CN1251041C - 频率检测电路和数据处理装置 - Google Patents

频率检测电路和数据处理装置 Download PDF

Info

Publication number
CN1251041C
CN1251041C CNB2003101147575A CN200310114757A CN1251041C CN 1251041 C CN1251041 C CN 1251041C CN B2003101147575 A CNB2003101147575 A CN B2003101147575A CN 200310114757 A CN200310114757 A CN 200310114757A CN 1251041 C CN1251041 C CN 1251041C
Authority
CN
China
Prior art keywords
detection signal
decline
clock
rising
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101147575A
Other languages
English (en)
Other versions
CN1514255A (zh
Inventor
岛崎真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1514255A publication Critical patent/CN1514255A/zh
Application granted granted Critical
Publication of CN1251041C publication Critical patent/CN1251041C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

根据本发明的频率检测电路，具有状态保持寄存器，用于储存关于检验目标时钟的上升信息以及下降信息，并且当表示从检验目标时钟的上升或者下降起的下一个边沿(下降或者上升)的信息没有被储存的时候，输出表示频率异常的误差检测信号，还具有上升/下降检测电路，用于分别检测检验目标时钟的上升和下降，并输出响应于所述上升的上升检测信号和响应于所述下降的下降检测信号，还有取样时钟生成电路，用于生成用于储存关于检验目标时钟的信息的取样时钟，该频率检测电路还具有边沿检测信号发生电路，用于输出作为基于上升检测信号和下降检测信号的检验目标时钟的边沿检测结果的边沿检测信号。

Description

频率检测电路和数据处理装置
技术领域
本发明涉及一种检测时钟信号的频率是否低于预定频率的频率检测电路。这一电路在时钟信号频率低于预定频率时输出误差检测信号。本发明进一步涉及一种装备了这种频率检测电路的数据处理装置。
背景技术
一种数据处理装置，比如与时钟信号同步运行的微型计算机，当时钟的频率显著发生偏离的时候可能发生故障。因而，提供了作为检测时钟信号的频率是否低于预定值的这种频率检测电路。检测输出用于复位CPU的运行。例如，在日本专利特许公开2002-55130中公开了具有此功能的电路。
该专利中所公开的频率检测电路，具有电容C和电阻R。在每一次时钟电平改变的时候对电容C进行充电和放电。在一个时钟周期之内没有完成充电或者放电的时候输出误差检测信号。
然而，常规的频率检测电路使用电容C和电阻R，从而存在着问题，即检测特性随着电源电压、环境温度、制造中的改变等而变化。从而精确检测时钟频率是否低于预定值是困难的。
同样，构成上述数据处理装置的模拟元件的特性随着使用条件比如在运输(shipment)之后的环境温度而改变，从而存在频率检测电路的检测特性改变的问题。
特别的，在上述常规的数据处理装置中，存在着当时钟频率低于预定频率(也就是，其中数据处理装置没有故障的预定频率内)的时候存在着问题，不能检测到其频率异常的问题。
发明内容
根据本发明的频率检测电路具有上升/下降检测电路，检测检验目标时钟的上升和下降并输出响应于所述上升的上升检测信号以及输出响应于所述下降的下降检测信号，还具有脉冲宽度检测/误差检测电路，用来检测来自所述上升以及下降检测信号的半周期检验目标时钟的脉冲宽度，并在该脉冲宽度长于预定时间的时候输出表示频率异常的误差检测信号。
同样，根据本发明的频率检测电路具有状态保持寄存器，其储存检验目标时钟的表示上升的上升信息以及表示下降的下降信息，并且当在从检验目标时钟的上升沿起的预定时间内没有储存下降信息或者在从检验目标时钟的下降沿起的预定时间内没有储存上升信息的时候，输出表示频率异常的误差检测信号，还具有上升/下降检测电路，用来检测检验目标时钟的上升和下降，并输出响应于所述上升的上升信息和响应于所述下降的下降信息，还具有边沿检测信号发生电路，生成关于上升检测信号和下降检测信号的上升信息和下降信息，并将包含这些信息的边沿检测信号输出到状态保持寄存器。
附图说明
通过下面所给出的详细的说明及相应的附图将更充分理解本发明，所给出的附图仅仅作为说明，从而不是对本发明的限定，其中：
图1是表示本发明的频率检测电路的一个实施例的电路图；
图2是表示如图1所示的频率检测电路在正常时间运行的时序图；
图3是表示如图1所示的频率检测电路在误差检测时间运行的时序图；
图4是表示其内配置有本发明的频率检测电路的数据处理装置的方框图。
具体实施方式
下面参照附图说明本发明的优选实施例。下面的描述说明了本发明的实施例，本发明不能解释成被限定在下面的描述中。
图1是表示构成本发明的数据处理装置的频率检测电路的一个实施例的电路图。
图1中所示的检验目标时钟是，例如当本实施例的数据处理装置由一种半导体集成电路装置构成的时候，基于从外部所提供的时钟的半导体集成电路中产生的并被提供于CPU、计时器、存储器、控制电路等的基本时钟。当然，检验目标时钟可以从半导体集成电路装置外部提供。在一优选的实施例中，参考时钟由设置在半导体集成电路中的环形振荡器产生。同样，如图1所示的参考时钟是其振荡频率不受外部时钟或者信号的影响的时钟，其独立地从包含在数据处理装置内部的振荡电路输出。
如图1所示，本实施例的频率检测电路构成为具有状态保持寄存器1，其储存检验目标时钟的状态(关于上升或者下降的信息)以及检测频率异常，检验目标时钟是频率检测目标的时钟，该频率检测电路还具有上升/下降检测电路2，输出响应于检验目标时钟的上升的上升检测信号和输出响应于下降的下降检测信号，还有取样时钟生成电路3，生成取样时钟以储存在状态保持寄存器1中的检验目标时钟的状态，以及边沿检测信号发生电路4，输出边沿检测信号，其是基于上升检测信号和下降检测信号的检验目标时钟的边沿检测结果。
上升/下降检测电路2构成为具有三个触发器21-23，它们串联在一起，并获取与参考时钟的上升或者下降同步的检验目标时钟值，该上升/下降检测电路2还具有两个延迟电路24、25，用于延迟触发器23的输出，还有脉冲信号发生电路26，用于输出上升检测信号(上升_检测)，其是在检验目标时钟的上升检测时刻参考时钟的一周期宽度的脉冲信号，以及输出下降检测信号(下降_检测)，其是在检验目标时钟的下降检测时刻参考时钟的一周期宽度的脉冲信号。
取样时钟生成电路3构成为具有分频电路31，将参考时钟信号分为一半，还具有分频电路32，将分频电路31的输出信号分为一半，以及脉冲信号发生电路33，输出由基于分频电路32的输出的参考时钟的半周期宽度的脉冲信号组成的取样时钟。这里，在本实施例中，示出取样时钟的周期设定为四倍于参考时钟的配置，但是取样时钟的周期并不限于此，其可以设定为2倍或者8倍、一般为n(其中n是2或者2以上的整数)倍的周期。
边沿检测信号发生电路4设定为具有上升边沿检测电路41，用于检测与参考时钟的下降同步的上升检测信号的“1”状态，还具有下降边沿检测电路42，用于检测与参考时钟的下降同步的下降检测信号的“1”的状态，以及或电路43，用于输出基于从上升边沿检测电路41、下降边沿电路42输出的检测结果和采样时钟的下降的边沿检测信号(电流_激发)，以及延迟电路44，用于使从或电路43输出的边沿检测信号延迟参考时钟的半个周期。从而边沿检测信号在采样时钟上升的时刻当检测出检验目标时钟的上升或者下降的时候确定为“1”状态，从而状态保持寄存器1能够确保捕获到检验目标时钟的状态。
如图1所示，状态保持寄存器1构成为具有移位寄存器110到115，它们与采样时钟同步地捕获从延迟电路44输出的边沿检测信号(电流_激发_d)，并且被串联连接，执行一位的移位，该状态保持寄存器1还有或非电路12，用于输出移位寄存器110到115的输出信号的或非，还有同步电路13，用于与参考时钟同步地输出或非电路12的输出信号作为误差检测信号。
顺便提及，图1示出了在每个移位寄存器110到115之间分别插入两个用于延迟信号的延迟电路14、15的结构。同样，图1示出了在状态保持寄存器1中设置的六个移位寄存器110到115的结构，并且移位寄存器的数目确定了检验目标时钟的频率异常的判据。例如，在六个移位寄存器的情况中，当检验目标时钟的半周期(从上升到下降的宽度或者从下降到上升的宽度)大于或者等于(参考时钟的一周期x4，也就是说图1电路中的取样时钟的1周期)乘6(移位寄存器的数目)的时候，输出误差检测信号。相似的，为了构造使得当半周期大于或者等于(参考时钟的周期x4，也就是说图1电路中的取样时钟的周期)乘m(其中m是2及其大于2的整数)的时候，输出误差检测信号，串联的移位寄存器的数目设定为m。
接下来，参照图2和3说明本发明的频率检测电路的运行。
图2是表示如图1所示的频率检测电路在正常时间运行的时序图，图3是表示如图1所示的频率检测电路在误差检测时间运行的时序图。
如图2所示，当检验目标时钟的频率在正常范围之内时，从上升/下降检测电路2输出响应于检验目标时钟上升的上升检测信号(上升_检测)并输出响应于检验目标时钟下降的下降检测信号(下降_检测)。
边沿检测信号发生电路4基于从上升/下降检测电路2所输出的上升检测信号(上升_检测)生成表示同步于参考时钟的下降的上升检测信号的“1”状态信号(上升_d_chk_clk)，，该边沿检测信号发生电路4还输出由该信号的上升到取样时钟的上升的脉冲宽度组成的边沿检测信号(电流激发)。
同样，信号(下降_d_chk_clk)表示下降检测信号的“1”状态，其同步于基于从上升/下降检测电路2输出的下降检测信号(下降_检测)的参考时钟的下降生成，以及输出边沿检测信号(电流_激发)，其由从这个信号的上升到取样时钟的上升的脉冲宽度组成。边沿检测信号被延迟参考时钟的半周期通过延迟电路44，其后被提供于状态保持寄存器1作为信号(电流_激发_d)。
状态保持寄存器1通过最高有效位的移位寄存器(图1的SR5)115同步于取样时钟的上升来捕获边沿检测信号(电流_激发_d)，并顺序的在每个取样时钟传送数据到下一步的移位寄存器。
也就是说，在时刻t11，最高有效位的移位寄存器(SR5)115捕获“1”，并且由从最低有效位移位寄存器(SR0)110到最高有效位的移位寄存器(SR5)115组成的六位移位寄存器的状态变成“2FH”。
接下来，在时刻t12，同步于取样时钟的上升，保存在移位寄存器(SR5)115中的“1”向右移动一位，六位的移位寄存器的状态变成“17H”。这样，顺序的向右(低位方向)移位“1”并且该状态在时刻t16变为“01H”。
然后，当所有移位寄存器110到115的输出变成“0”的时候，即移位寄存器110到115的数据(SR数据)变成“00H”，从或非电路12输出“1”。在图2中，在所有的移位寄存器110到115的输出变成“0”之前，从上升/下降检测电路2输出下降检测信号(下降_检测)，并且从边沿检测信号发生电路4提供了边沿检测信号(电流_激发_d)，从而或非电路12的输出保持为“0”。
因此，根据本实施例的频率检测电路的构成，当半周期检验目标时钟为预定的时间宽度或者更小时，不输出误差检测信号，并且安装了本发明的频率检测电路的数据处理装置正常运行。
另一方面，如图3所示，当检验目标时钟的半周期宽度变成预定时间宽度或者更长时，仅仅在预定的时间内从上升/下降检测电路2输出响应于检验目标时钟的上升的上升检测信号(上升_检测)。
边沿检测信号发生电路4基于从上升/下降检测电路2输出的上升检测信号(上升_检测)生成表示同步于参考时钟的下降的上升检测信号的“1”状态的信号(上升_d_chk_clk)，该边沿检测信号发生电路4输出边沿检测信号(电流_激发)，其由从该信号(上升_d_chk_clk)的上升到取样时钟的上升的脉冲宽度组成。
这里，由于下降检测信号(下降_检测)不从上升/下降检测电路2输出，仅仅将响应于检验目标时钟的上升的边沿检测信号(电流_激发_d)提供给状态保持寄存器1。
状态保持寄存器1同步于取样时钟的上升，用最高有效位的移位寄存器(图1的SR5)捕获从延迟电路44输出的边沿检测信号(电流_激发_d)，并且顺序地在每个取样时间将数据传送到下一步的移位寄存器。
在图3的实施例中，在预定的时间(6个取样时钟)没有提供响应于检验目标时钟的下降的边沿检测信号，从而移位寄存器110到115的输出变成“0”状态，也就是，出现移位寄存器110到115的数据(SR数据)变成“00H”状态，并且在这时，从或非电路12输出“1”。当从或非电路12输出“1”的时候，同步电路13同步于参考时钟输出“1”作为误差检测信号。
在上面的描述中，已经示出通过判断从检验目标时钟的上升到下降的时间宽度是否在预定时间内来确定频率异常的实例，但是，如图1所示的电路也可通过判断从检验目标时钟的下降到上升的时间宽度是否在预定时间内来确定频率异常。也就是说，由于检验目标时钟的占空比不是50％，在检验目标时钟的频率低的情况下，甚至当用从检验目标时钟的上升到下降的宽度没有检测出异常的时候，利用从检验目标时钟的下一个下降到上升的时间宽度可检测出异常。
这样，本实施例的频率检测电路在检验目标时钟的频率小于或者等于预定频率(这里为参考时钟频率的1/48)的时候输出误差检测信号。
换言之，当检验目标时钟的半周期(从上升到下降的宽度或者从下降到上升的宽度)大于或者等于(参考时钟的周期x4)乘6(移位寄存器的数目)时输出误差检测信号。
如上所述，根据本实施例的频率检测电路，当表示组成边沿检测信号的下降的信息不在从检验目标时钟的上升起的预定时间之内被储存于状态保持寄存器1中的时候，或者当表示组成边沿检测信号的上升的信息不在从检验目标时钟的下降起的预定时间之内被储存的时候，用上升/下降检测电路2分别检测检验目标时钟的上升和下降，并且输出误差检测信号，因而当检验目标时钟的半周期时间宽度长于预定值的时候就会从频率检测电路输出误差检测信号。
因此，当检验目标时钟的频率低于预定频率的时候，可以可靠的检测出它的频率异常。
在上面的描述中，示出了本发明的具有上升/下降检测电路、边沿检测信号发生电路以及状态保持寄存器的频率检测电路的实例，但是代替边沿信号发生电路和状态保持寄存器，本发明的频率检测电路能够利用脉冲宽度检测/误差检测电路来检测检验目标时钟的半周期的脉冲宽度，并在频率宽度长于预定时间的时候输出表示频率异常的误差检测信号。
接下来，参照图4描述采用本发明的频率检测电路的数据处理装置100。在图4中，数据处理装置100具有参考时钟生成电路101，用于输出参考时钟，还具有如图1所示的根据本发明的频率检测电路102，以及与检验目标时钟同步操作的CPU103。参考时钟生成电路构成为具有配置有逆变器的环形振荡器(未示出)。从上面的叙述中明显示出，参考时钟在数据处理装置中生成，从而参考时针的频率不受外部条件(外部电源电压，外部信号或者外部时钟，等等)的影响。频率检测电路102输入从外部提供的检验目标时钟以及在数据处理装置中产生的参考时钟，并当半周期检验目标时钟的时间宽度长于预定时间的时候，输出误差检测信号用于复位CPU103的运行。CPU由误差检测信号复位，从而当外部提供的检验目标时钟的频率显著发生偏移的时候，避免故障。
在上面，已经描述了采用从频率检测电路102输出误差检测信号复位CPU103的情形，但是在采用用收到的误差检测信号复位其它的信号处理电路比如DSP(数字信号处理机)的结构的情况下，也能够获得类似的实现方式。
在上面的叙述中很明显的是，根据本发明，在本发明的频率检测电路中，当表示下降的信息不在从检验目标时钟的上升起的预定时间之内被储存于状态保持寄存器中，或者表示上升的信息不在从检验目标时钟的下降起的预定时间之内被储存的时候，采用上升/下降检测电路分别检测检验目标时钟的上升和下降并且输出误差检测信号，从而，当半周期的检验目标时钟的时间宽度长于预定值的时候，从频率检测电路输出误差检测信号。因此，当检验目标时钟的频率低于预定频率的时候，可以稳定地检测出频率异常。
同样，在本发明的数据处理装置中，当从如上所述的频率检测电路输出误差检测信号的时候，信号处理电路比如CPU的运行就用误差检测信号复位，从而避免故障。

Claims (7)

1、一种检测检验目标时钟的频率异常的频率检测电路，包括：
一个状态保持寄存器，储存表示检验目标时钟上升的上升信息以及下降的下降信息，并且当在从检验目标时钟的上升起的预定时间内没有储存下降信息或者在从检验目标时钟的下降起的预定时间内没有储存上升信息的时候，输出表示频率异常的误差检测信号，
一个上升/下降检测电路，用于检测检验目标时钟的上升和下降并输出响应于所述上升的上升检测信号和响应于所述下降的下降检测信号，
一个取样时钟生成电路，用于生成取样时钟，同步于取样时钟在状态保持寄存器中储存关于检验目标时钟的上升信息和下降信息，以及
一个边沿检测信号发生电路，用于生成关于上升检测信号和下降检测信号的上升信息和下降信息并将包括这些信息的边沿检测信号输出到状态保持寄存器。
2、如权利要求1所述的频率检测电路，包括一个延迟电路，用于延迟边沿检测信号并且向状态保持寄存器输出边沿检测信号。
3、如权利要求1所述的频率检测电路，其中状态保持寄存器具有多个移位寄存器，其同步于取样时钟捕获从边沿检测信号发生电路中输出的边沿检测信号，并且顺序地在每一个所述的取样时钟传送数据到下一步，并且该多个移位寄存器被串联连接，该状态保持寄存器还有一个或非电路，输出每个移位寄存器输出信号的或非。
4、如权利要求3所述的频率检测电路，其中移位寄存器的步骤的数目设定为包含在预定时间之内的取样时钟的最大数目。
5、如权利要求3所述的频率检测电路，其中用于延迟信号的延迟电路位于每个移位寄存器之间。
6、如权利要求1所述的频率检测电路，其中边沿检测信号发生电路生成在上升检测信号的激活期间的从参考时钟的改变点到取样时钟的改变点的宽度，以及生成在下降检测信号的激活期间的从参考时钟的改变点到取样时钟的改变点的宽度，将它们分别作为边沿检测信号的脉冲宽度。
7、一种数据处理装置，包括：
一个参考时钟生成电路，用于输出参考时钟，
一个频率检测电路，用于输入从外部提供的检验目标时钟和参考时钟，并当半周期检验目标时钟的时间宽度长于预定时间的时候输出误差检测信号，
一个信号处理电路，在接收到从被频率检测电路输出的误差检测信号的情况下被复位，
其中频率检测电路进一步包括：
一个状态保持寄存器，储存表示检验目标时钟上升的上升信息以及下降的下降信息，并且当在从检验目标时钟的上升起的预定时间内没有储存下降信息或者在从检验目标时钟的下降起的预定时间内没有储存上升信息的时候，输出表示频率异常的误差检测信号，
一个上升/下降检测电路，用于检测检验目标时钟的上升和下降并输出响应于所述上升的上升检测信号和响应于所述下降的下降检测信号，
一个取样时钟生成电路，用于生成取样时钟，同步于取样时钟在状态保持寄存器中储存关于检验目标时钟的上升信息和下降信息，以及
一个边沿检测信号发生电路，用于生成关于上升检测信号和下降检测信号的上升信息和下降信息并将包括这些信息的边沿检测信号输出到状态保持寄存器。
CNB2003101147575A 2002-12-25 2003-12-25 频率检测电路和数据处理装置 Expired - Fee Related CN1251041C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002374756A JP3838972B2 (ja) 2002-12-25 2002-12-25 周波数検出回路及びデータ処理装置
JP374756/02 2002-12-25
JP374756/2002 2002-12-25

Publications (2)

Publication Number Publication Date
CN1514255A CN1514255A (zh) 2004-07-21
CN1251041C true CN1251041C (zh) 2006-04-12

Family

ID=32463547

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101147575A Expired - Fee Related CN1251041C (zh) 2002-12-25 2003-12-25 频率检测电路和数据处理装置

Country Status (4)

Country Link
US (1) US7134042B2 (zh)
EP (1) EP1434057A2 (zh)
JP (1) JP3838972B2 (zh)
CN (1) CN1251041C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102692537A (zh) * 2012-05-15 2012-09-26 辽宁省电力有限公司抚顺供电公司 电量测试仪复位方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875893B2 (en) * 2002-05-23 2005-04-05 Cephalon, Inc. Preparations of a sulfinyl acetamide
DE60329167D1 (de) * 2003-05-16 2009-10-22 Cephalon France Verfahren zur Herstellung von Modafinil
KR100594278B1 (ko) * 2004-06-03 2006-06-30 삼성전자주식회사 클럭 신호의 주파수를 검출하는 회로와 방법 및 이를구비하는 반도체 메모리 장치의 레이턴시 신호 발생 회로
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
KR100714872B1 (ko) 2005-08-26 2007-05-07 삼성전자주식회사 주파수 검출 회로, 주파수 검출 방법 및 상기 주파수검출회로를 포함하는 반도체 장치
JP4643551B2 (ja) * 2006-12-20 2011-03-02 富士通株式会社 周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラム
JP4942195B2 (ja) * 2007-02-27 2012-05-30 キヤノン株式会社 データ通信装置、データ通信システム及びデータ通信方法
JP4388571B2 (ja) * 2007-10-31 2009-12-24 Ｏｋｉセミコンダクタ株式会社 高速クロック検知回路
CN101587141B (zh) * 2008-05-21 2011-12-07 承永资讯科技股份有限公司 具有自动切换低通滤波器功能的测量装置
CN102129286B (zh) * 2010-01-15 2013-04-24 炬力集成电路设计有限公司 实时时钟电路及包含实时时钟电路的芯片和数码设备
DE102010000962A1 (de) * 2010-01-18 2011-07-21 Robert Bosch GmbH, 70469 Verfahren und Vorrichtung zur Überwachung eines Frequenzsignals
CN102116797A (zh) * 2010-12-29 2011-07-06 天津七六四通信导航技术有限公司 基于fpga的高准确度数字频率测量方法
JP5776927B2 (ja) * 2011-03-28 2015-09-09 ソニー株式会社 情報処理装置及び方法、並びにプログラム
CN102353837B (zh) * 2011-10-10 2013-12-18 国电联合动力技术有限公司 一种脉冲频率测量方法和装置
CN102692563B (zh) * 2012-05-18 2015-06-17 大唐微电子技术有限公司 时钟频率检测器
CN103777072B (zh) * 2012-10-24 2017-07-04 上海华虹集成电路有限责任公司 对多个时钟源的时钟频率进行监测的方法
CN102970167B (zh) * 2012-11-26 2016-06-29 华为技术有限公司 集群系统中网络节点的故障检测方法、网络节点和系统
KR102104332B1 (ko) * 2013-07-16 2020-04-27 삼성디스플레이 주식회사 게이트 구동부의 에러 검출 장치 및 이를 포함하는 표시 장치 및 이를 이용한 게이트 구동부의 에러 검출 방법
CN103365757B (zh) * 2013-07-29 2016-02-17 浙江中控技术股份有限公司 时钟检测方法及装置
US9209813B2 (en) * 2014-01-03 2015-12-08 Oracle International Corporation Coarse data aligner
CN104122441B (zh) * 2014-07-23 2016-08-24 上海华虹宏力半导体制造有限公司 频率检测装置
CN105892560A (zh) * 2016-03-29 2016-08-24 杭州和利时自动化有限公司 一种用于嵌入式系统的时钟检测方法及系统
CN108073806B (zh) * 2016-11-15 2021-08-20 华为技术有限公司 一种检测时钟频率的方法及装置
JP6844310B2 (ja) * 2017-02-27 2021-03-17 セイコーエプソン株式会社 周波数比測定装置および物理量センサー
TWI723693B (zh) * 2019-12-20 2021-04-01 新唐科技股份有限公司 偵測電路和錯誤信號偵測方法
CN112462848B (zh) * 2020-12-07 2024-04-09 深圳供电局有限公司 时钟偏差校正方法、装置及计算机设备
CN113360442A (zh) * 2021-05-28 2021-09-07 山东云海国创云计算装备产业创新中心有限公司 一种lpc总线的信号形成时间监测系统和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381416A (en) * 1993-11-08 1995-01-10 Unisys Corporation Detection of skew fault in a multiple clock system
US5657361A (en) * 1994-09-06 1997-08-12 Fujitsu Limited Variant frequency detector circuit
WO1999059051A1 (fr) * 1998-05-13 1999-11-18 Mitsubishi Denki Kabushiki Kaisha Dispositif et appareil pour detecter une defaillance d'horloge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102692537A (zh) * 2012-05-15 2012-09-26 辽宁省电力有限公司抚顺供电公司 电量测试仪复位方法

Also Published As

Publication number Publication date
US7134042B2 (en) 2006-11-07
CN1514255A (zh) 2004-07-21
US20040177290A1 (en) 2004-09-09
EP1434057A2 (en) 2004-06-30
JP3838972B2 (ja) 2006-10-25
JP2004205339A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
CN1251041C (zh) 频率检测电路和数据处理装置
US8358231B2 (en) Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
CN1222857C (zh) 产生内部时钟信号的电路和方法
US8988268B2 (en) Analog-digital converter and analog-digital conversion method
US7328383B2 (en) Circuit and method for testing embedded phase-locked loop circuit
CN101079627A (zh) 一种工作周期的修正电路
CN101242184A (zh) 基于数字延迟线的频率合成器及相关方法
WO2006038468A1 (ja) 位相差測定回路
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
CN101053197A (zh) 用于数字相位转换器的方法和装置
EP3566309B1 (en) Delay element circuit for ring oscillator and stall detection in self-clocked sar adc
CN1479186A (zh) 时钟倍增电路
US6707399B1 (en) Data realignment techniques for serial-to-parallel conversion
JP4819707B2 (ja) 冗長演算システムよび演算部
CN1773460A (zh) 错误检测并校正全速运行的代码模式的高频电路和方法
US6356142B1 (en) Digital filter tune loop
KR20050082955A (ko) 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
CN1235341C (zh) 可同步各半导体组件时钟信号源的方法及系统
CN1493883A (zh) 抖动测量装置与测量方法
JP5585792B2 (ja) 粉体センサ
US20070194820A1 (en) Phase delay detection apparatus and method with multi-cycle phase range of operation
CN117040535B (zh) 相位指示电路、转换器芯片及多芯片同步系统
CN1725124A (zh) 依据成像装置环境变化的环形振荡器设置装置及方法
CN113556121B (zh) 锁相回路装置与频率产生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20100125