CN1249968C - 数字无线通信系统 - Google Patents

Abstract

编码部分(101)对每个预定检错单元的数据进行检错编码。多元调制部分(102)将包含在多个检错单元中的编码数据安排在一个传输单元中，并且发射该传输单元。第一解码部分(114)对接收信号进行解码，并且针对每个检错单元检测解码信号中可能存在的任何错误。第二解码部分(115)根据第一解码部分(114)的检错结果修改每个比特的似然值。因此，通过使用高准确似然值改善多元调制信号的纠错能力，从而改善传输质量。

Description

数字无线通信系统

技术领域

本发明涉及一种使用M元(M-ary)调制的数字无线通信系统，特别涉及一种能够改善通过M元调制进行调制的信号的解调特性的数字无线通信系统。

背景技术

随着近来业务的多样化，出现在下行链路中传输更大数据量的要求。为满足这一要求，使用M元调制，其中在一个符号中安排多个比特。M元调制是一种用来将多个比特安排在一个符号中的调制方法。广为人知的M元调制方法包括：QPSK，其中在一个符号中安排2比特；8PSK，其中在一个符号中安排3比特；以及16QAM，其中在一个符号中安排4比特。

然而，采用M元调制的一个问题是安排在一个符号中的比特数越多，信号空间图中的信号点间距就越小，从而使得接收信号点确定和似然值(likelihood)计算变得困难，并且导致接收特性的恶化。

发明内容

本发明的目的是提供一种数字无线通信系统，其中，可以通过以高精确度计算似然值来改善纠错能力，并且可以实现接收特性的改善。

通过让发射装置以在一个传输单元中安排在多个独立检错单元中经过纠错编码的数据的方式执行发射，并且让接收装置针对每个独立检错单元执行对解码数据的检错，并且根据检错结果修改每个比特的似然值，实现上述目的。

附图说明

图1是根据本发明实施例1的无线通信系统的结构方框图；

图2是图1所示的发射装置的编码部分的内部结构方框图；

图3是图1所示的接收装置的第一解调部分和第一解码部分的内部结构方框图；

图4是图1所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图5是说明8PSK信号空间图的图；

图6是根据本发明实施例2的无线通信系统的结构方框图；

图7是图6所示的发射装置的编码部分的内部结构方框图；

图8是图6所示的接收装置的第一解调部分和第一解码部分的内部结构方框图；

图9是图6所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图10是根据本发明实施例3的无线通信系统的结构方框图；

图11是图10所示的发射装置的编码部分的内部结构方框图；

图12是图10所示的接收装置的第一解调部分和第一解码部分的内部结构方框图；

图13是图10所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图14是根据本发明实施例4的无线通信系统的结构方框图；

图15是图14所示的发射装置的编码部分的内部结构方框图；

图16是图14所示的接收装置的第一解调部分和第一解码部分的内部结构方框图；

图17是图14所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图18是根据本发明实施例5的无线通信系统的结构方框图；

图19是图18所示的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图20是图18所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图21是图18所示的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图22是根据本发明实施例6的无线通信系统的结构方框图；

图23是图22所示的接收装置的第一解调部分和第一解码部分的内部结构方框图；

图24是图22所示的接收装置的第二解调部分的内部结构方框图；

图25是根据本发明实施例7的无线通信系统的结构方框图；

图26是图25所示的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图27是图25所示的接收装置的第二解调部分的内部结构方框图；

图28是根据本发明实施例8的无线通信系统的接收装置的第二解调部分的内部结构方框图；

图29是根据本发明实施例9的无线通信系统的接收装置的第二解调部分的内部结构方框图；

图30是根据本发明实施例10的无线通信系统的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图31是根据本发明实施例10的无线通信系统的接收装置的第二解调部分的内部结构方框图；

图32是根据本发明实施例10的无线通信系统的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图33是根据本发明实施例11的无线通信系统的接收装置的第一解调部分和第一解码部分的结构方框图；

图34是根据本发明实施例11的无线通信系统的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图35是根据本发明实施例12的无线通信系统的接收装置的第二解调部分和第二解码部分的结构方框图；

图36是根据本发明实施例13的无线通信系统的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图37是根据本发明实施例13的无线通信系统的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图38是根据本发明实施例14的无线通信系统的结构方框图；

图39是图38所示的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图40是图38所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图41是根据本发明实施例15的无线通信系统的接收装置的第二解调部分的结构方框图；

图42是根据本发明实施例16的无线通信系统的结构方框图；

图43是图42所示的发射装置的编码部分的内部结构方框图；

图44是图42所示的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图45是说明16QAM信号空间图的图；

图46是图42所示的接收装置的第二解调部分的内部结构方框图；

图47是图42所示的接收装置的第二解码部分的内部结构方框图；

图48是根据本发明实施例17的无线通信系统的接收装置的第二解调部分的结构方框图；

图49是根据本发明实施例18的无线通信系统的结构方框图；

图50是图49所示的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图51是图49所示的接收装置的第二解调部分和第二解码部分的内部结构方框图；

图52A是示出根据本发明实施例18的接收装置的接收信号、复制品(replica)以及消除复制品之后的信号的信号布置图；

图52B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图53A是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图53B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图54A是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图54B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图55是示出根据本发明实施例18的接收装置的接收方法流程的流程图；

图56是示出根据本发明实施例18的接收装置的接收方法流程的流程图；

图57A是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图57B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图58A是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图58B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图59A是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图59B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图60A是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图60B是示出根据本发明实施例18的接收装置的接收信号、复制品以及消除复制品之后的信号的信号布置图；

图61是根据本发明实施例19的无线通信系统的结构方框图；

图62是根据本发明实施例20的无线通信系统的接收装置的第一解调部分、第一解码部分和重新编码部分的内部结构方框图；

图63是根据本发明实施例21的发射装置的结构方框图；

图64是根据本发明实施例21的发射装置的结构方框图；

图65是根据本发明实施例21的发射装置的结构方框图；

图66是根据本发明实施例21的发射装置的结构方框图；

图67是根据本发明实施例21的发射装置的结构方框图；

图68是根据本发明实施例22的无线通信系统的结构方框图；

图69是图68所示的接收装置的第一解调部分、第一解码部分和交织部分的内部结构方框图；

图70是根据本发明实施例23的无线通信系统的接收装置的第一解调部分、第一解码部分和交织部分的内部结构方框图；

图71是根据本发明实施例24的无线通信系统的接收装置的第一解调部分、第一解码部分和交织部分的内部结构方框图；

图72是根据本发明实施例25的无线通信系统的接收装置的第一解调部分、第一解码部分和交织部分的内部结构方框图；

图73A是说明本发明实施例26的重新发射方法的信号布置图；

图73B是说明本发明实施例26的重新发射方法的信号布置图；

图73C是说明本发明实施例26的重新发射方法的信号布置图；

图74A是说明本发明实施例26的重新发射方法的信号布置图；

图74B是说明本发明实施例26的重新发射方法的信号布置图；

图74C是说明本发明实施例26的重新发射方法的信号布置图；以及

图75是示出根据本发明实施例26的接收方装置的解调过程的流程图。

最佳实施方式

本发明人注意M元调制信号空间图中的每个比特映射状态，并且发现如果对于信号点的特定比特检测到错误，则通过确定没有检测到那个错误的比特，能够以高精确度获得其它比特的似然值，从而提出本发明。

也就是说，本发明的本质是让发射装置以在一个传输单元中安排作为多个独立检错单元经过纠错编码的数据的方式执行发射，并且让接收装置针对每个独立检错单元执行对解码数据的检错，并且根据检错结果修改每个比特的似然值，实现上述目的。

可能出现这样的情况：修改由根据实施例的接收装置曾经计算的似然值，并且获得新似然值。该修改之前的似然值称作“候选似然值”。

下面将参照附图对本发明的多个实施例进行详细说明。

(实施例1)

图1是根据本发明实施例1的无线通信系统的结构方框图。在图1所示的无线通信系统中，在发射装置100和接收装置110之间执行无线通信。除非另外指明，在下面实施例中以执行8PSK的情况为例进行描述。

在发射装置100中，编码部分101针对每个预定检错单元执行对发射数据的检错编码，并且针对每个预定纠错单元执行纠错编码。M元调制部分102对来自编码部分101的输出信号执行M元调制，并且通过天线103执行该信号的无线发射。

在接收装置110中，从天线111接收的信号首先存储到缓冲区112中，然后针对每个预定传输单元输出到第一解调部分113和第二解调部分115。在此，传输单元是执行一次调制处理操作和解调处理操作的单元。通常，调制处理和解调处理是逐符号执行的。在本实施例中，下面描述将假定逐符号地执行调制处理和解调处理。

第一解调部分113对接收信号进行解调，并且将解调结果输出到第一解码部分114。第一解码部分114对接收信号执行纠错解码，并且还对解调结果执行检错。该检错结果输出到第二解调部分115。第二解调部分115参考第一解码部分114的检错结果，并且再次对接收信号进行解调，并且将解调结果输出到第二解码部分116。第二解码部分116对第二解调部分115的解调结果执行纠错解码，并且获得接收数据。

图2是图1所示的发射装置100的编码部分101的内部结构方框图。图2中，发射数据首先输入到并行化电路(PALA)121。并行化电路121将发射数据并行化为3个序列，并且将经过并行化的发射数据输出到检错比特加入电路(EDB-ADD)122到124。

检错比特加入电路122到124针对每个预定检错单元将检错比特加到由并行化电路121并行化为3个序列的输入比特。通过这种方式，发射数据分配到3种独立的检错单元中。

纠错编码电路(EC-COD)125到127针对每个预定纠错单元对编码比特串执行纠错编码，并且将所得到的比特串输出到交织电路(INTER)128。交织电路128根据预定规则排列经过纠错编码的编码比特串，并且将所得到的比特串输出到M元调制部分102。

以这种方式逐序列地经过检错编码的发射数据让它的数据次序发生改变，然后每3个比特安排在一个符号中。因此，属于多个独立检错单元的比特混合在一个符号中。换句话说，M元调制部分102在一个传输单元(符号)中安排经过检错编码的数据。

图3是图1所示的接收装置110的第一解调部分113和第一解码部分114的内部结构方框图。图4是图1所示的接收装置110的第二解调部分115和第二解码部分116的内部结构方框图。

首先，将详细描述第一解调部分113的结构。

正交解调电路(QU-DEM)131将从缓冲区112输出的一个符号的接收信号分离为I信号和Q信号，并且将这些信号输出到硬判定电路(H-DEC)132和似然值计算电路(L-CAL)133。硬判定电路132对接收信号执行硬判定处理，并且计算每个比特的硬判定值。似然值计算电路133根据从硬判定电路132输出的硬判定值和从正交解调电路131输出的接收信号，计算每个比特的似然值(软判定值)。例如，似然值计算电路133可以通过计算接收信号点与最近识别轴的距离，确定似然值。通过这种计算而获得的似然值输出到在第一解码部分114中提供的解交织电路(DE-INT)141。

下一步，将详细描述第一解码部分114的结构。

解交织电路141根据在发射装置100中提供的交织电路128的排列规则所对应的预定规则，排列从似然值计算电路133输出的似然值(软判定值)，并且将数据恢复到它的原始次序。纠错解码电路(EC-DEC)142到144独立地对各自的软判定值执行纠错解码，并且将解码结果输出到检错电路(E-DET)145到147。检错电路145到147独立地执行检错，并且将检测结果输出到在第二解调部分115中提供的似然值计算部分153。

下一步，将详细描述第二解调部分115的结构。

正交解调电路(QU-DEM)151将从缓冲区112输出的一个符号的接收信号分离为I信号和Q信号，并且将这些信号输出到硬判定电路(H-DEC)152和似然值计算电路(L-CAL)153。硬判定电路152对接收信号执行硬判定处理，并且计算每个比特的硬判定值。算出的硬判定值输出到似然值计算电路153。似然值计算电路153首先以与似然值计算电路133相同的方式计算候选似然值，并且参考从第一解码部分114输出的检错结果，修改算出的候选似然值。换句话说，似然值计算电路153重新计算包含在检测出错误的检错单元中的比特的似然值。通过重新计算而获得的修改之后的似然值输出到在第二解码部分116中提供的解交织电路(DE-INT)161。

下一步，将详细描述第二解码部分116的结构。

解交织电路161根据在发射装置100中提供的交织电路128的排列规则所对应的预定规则，排列从似然值计算电路153输出的似然值(软判定值)，并且将数据恢复到它的原始次序。纠错解码电路(EC-DEC)162到164根据由似然值计算电路153重新计算的似然值，独立地对各自的软判定值执行纠错解码，并且将解码结果输出到检错电路(E-DET)165到167和串行化电路(SERI)168。检错电路165到167对各自的纠错解码结果执行检错。检测结果用来检测接收数据中是否存在错误。检测结果还发射到发射装置，并且用于自动重复请求(Automatic Repeat Request，ARQ)处理。串行化电路168串行化纠错解码结果，并且获得接收数据。

现在将参照图5对似然值计算电路153中的似然值计算进行详细描述。图5是说明8PSK信号空间图的图。如图所示，在8PSK中，8个信号点等间距(π/8间距)地安排在以I轴和Q轴的原点为圆心的圆上。这8个信号点如图5所示分配有000到111值。在本实施例中，分配给信号点的3比特值从图的左边开始顺序指定为“S0”、“S1”、“S2”。例如，对于表示“101”的信号点，S0＝1、S1＝0并且S2＝1；而对于表示“100”的信号点，S0＝1、S1＝0并且S2＝0。另外，在本实施例中，每个信号点比特中的最左比特称作最高位比特。也就是说，“S0”为最高位比特，“S1”为第二高位比特，并且“S2”为第三高位比特。“S2”也可以称作最低位比特。

在此，以下面的情况为例进行描述，对于似然值计算，当在点e位置观察到接收信号时，属于三种检错单元的比特安排在一个接收符号中，并且最高2位比特(即“S0”和“S1”)由第一解码部分114确定为没有错误。当对于最高2位比特没有检测到错误时，确认最高2位比特为“10”(即S0＝1和S1＝0)，因此接收信号为“101”或“100”。假定当在点e观察到接收信号时，S1是错误的，但是该错误已通过第一解码部分114中的纠错解码进行过纠正，并且没有检测到错误。

采用一般相位调制方法如8PSK，似然值是通过计算接收信号点(在此为点e)与最近识别轴(在此为Y轴)的距离来确定的，但是通过参考最高2位比特的检错结果，看出接收信号为“101”或“100”，因此，识别轴改为识别“101”或“100”值的X轴，并且采用点e与X轴的距离作为似然值。通过这种方式，可以更准确地计算最低位比特S2的似然值。

下面将描述具有上述结构的无线通信系统的操作。

首先，在发射装置100中，发射数据由并行化电路121进行并行化，并且由检错比特加入电路122到124针对每个预定检错单元加入检错比特。然后，由纠错编码电路125到127针对每个预定纠错单元执行纠错编码，由交织电路128根据预定规则修改数据次序，由M元调制部分102执行8PSK调制，并且结果信号输出到天线103。

在接收装置中，接收信号从缓冲区112输出到第一解调部分113和第二解调部分115。接收信号经过第一解调部分113的正交解调，然后执行似然值计算，并且该信号根据第一解码部分114中的似然值经过解码和检错。也就是说，接收信号由正交解调电路131分离为I信号和Q信号，并且经过硬判定电路132的硬判定处理。在似然值计算电路133中，根据硬判定结果和经过正交解调之后的接收信号，计算接收信号软判定值(似然值)，并且算出的似然值输出到解交织电路141。软判定值由解交织电路141根据预定规则进行排列，并且经过纠错解码电路142到144的纠错解码和检错电路145到147的检错解码。检错解码结果输出到似然值计算电路153。

而且，接收信号在第二解调部分115中经过正交调制，然后重新计算似然值，并且在第二解码部分116中根据重新计算的似然值执行解码和检错。也就是说，接收信号由正交解调电路151分离为I信号和Q信号，并且经过硬判定电路152的硬判定处理。由正交解调电路151分离的I信号和Q信号以及由硬判定电路152获得的硬判定值输出到似然值计算电路153。在似然值计算电路153中，根据所输入的I信号、Q信号、硬判定值和检错结果重新计算似然值。重新计算的似然值与没有重新计算的似然值一起输出到解交织电路161。

在解交织电路161中，数据次序恢复到交织之前的次序。在纠错解码电路162到164中，使用重新计算的似然值执行纠错解码。解调结果独立地经过检错电路165到167的各自纠错解码。而且，解调结果由串行化电路168进行串行化，并且作为接收数据获得该串行化数据。

因此，根据本实施例，以在一个传输单元中安排作为多个独立检错单元经过纠错编码的数据的方式执行发射，并且在接收装置中，针对每个独立检错单元执行对解码数据的检错，并且根据检错结果修改每个比特的似然值，因此改善纠错能力并且提高解调结果不出现错误的可能性。而且，当根据本实施例的无线通信系统与ARQ结合在一起时，以更少的重新发射实现无错通信，从而能够减小重新发射次数，因此提高传输效率。

而且，在本实施例中，当检错单元和纠错单元相同时，第二解码部分116没有必要为在第一解码部分114中没有检测到错误的单元中所包含的比特再次执行纠错解码，从而能够减小计算量。另外，使检错单元和纠错单元相同有助于与混合型ARQ(其中结合纠错码和ARQ)的结合。

在本实施例中，通过将发射数据分配到经过各自检错编码的3个序列，提供三种独立检错单元，但是也可以提供多个独立检错单元。也就是说，本发明的发射装置可以将属于独立多个检错单元的比特安排在一个符号中。例如，通过M元调制可以将属于2种检错单元的比特安排在一个符号中，或者通过M元调制可以将属于4种检错单元的比特安排在一个符号中。而且，包含在一个符号中的检错单元数目可以针对每个调制单元(逐符号地)进行适当的修改。

(实施例2)

本发明的实施例2是实施例1的一个变体，并且描述多个检错单元合在一起作为一个纠错单元的情况。

图6是根据本发明实施例2的无线通信系统的结构方框图。在图6所示的无线通信系统中，在发射装置200和接收装置210之间执行无线通信。在发射装置200中，编码部分201的结构不同于图1所示的编码部分101，并且在接收装置210中，第一解码部分214和第二解码部分216不同于图1所示的第一解码部分114和第二解码部分116。

图7是图6所示的发射装置200的编码部分201的内部结构方框图。图7中与图2相同的部分分配有与图2相同的代码，并且省略它们的详细说明。在图7所示的编码部分201中，由检错比特加入电路122到124加入检错比特的发射数据由串行化电路221进行串行化，并且经过纠错编码电路222的纠错编码，并且由交织电路223根据预定规则修改它的数据次序，由并行化电路224并行化为3个序列，并且输出到M元调制部分102。

图8是图6所示的接收装置210的第一解调部分113和第一解码部分214的内部结构方框图。图9是图6所示的接收装置210的第二解调部分115和第二解码部分216的内部结构方框图。图8和图9中与图3或图4相同的部分分配有与图3或图4相同的代码，并且省略它们的详细说明。

由第一解调部分113中的似然值计算电路133逐比特获得的软判定值(似然值)由串行化电路241进行串行化，并且在解交织电路242中根据在发射装置200中提供的交织电路223的排列规则所对应的预定规则进行排列。纠错解码电路243使用从该解交织电路242输出的似然值执行纠错解码。解码结果由并行化电路244并行化为3个序列，并且经过并行化的解码结果分别输出到检错电路145到147。

在第二解调部分115中，参考从第一解码部分214输出的检错结果，重新计算似然值，并且重新计算的似然值输出到串行化电路261。重新计算的似然值(软判定值)由串行化电路261进行串行化，并且在解交织电路262中根据在发射装置200中提供的交织电路223的排列规则所对应的预定规则进行排列。纠错解码电路263使用从该解交织电路262输出的似然值执行纠错解码。解码结果由并行化电路264并行化为3个序列，并且经过并行化的解码结果分别输出到检错电路165到167。

因此，根据本实施例，在纠错编码电路222中，属于多个检错单元的比特串变为一个纠错单元，并且对该纠错单元执行纠错编码，从而纠错单元与针对每个检错单元独立地执行纠错编码的情况相比更大。由于纠错解码电路243和263使用该大纠错单元执行纠错解码，因此可以改善纠错能力。当使用turbo码作为纠错码时，纠错能力的改善尤其显著。

在本实施例中，在三种纠错单元全合在一起成为一个纠错单元之后执行纠错编码，但是本发明不限于此，并且使用其中多个纠错单元合在一起的纠错单元执行纠错编码也是可能的。

(实施例3)

本发明的实施例3是实施例1的一个变体，并且所描述的情况是通过提供根据比特位置而不同的检错单元，并且针对每个检错单元执行交织，使得包含在一个符号中的独立检错单元数目与安排在一个符号中的比特数目相同。

图10是根据本发明实施例3的无线通信系统的结构方框图。在图10所示的无线通信系统中，在发射装置300和接收装置310之间执行无线通信。在发射装置300中，编码部分301的结构不同于图1所示的编码部分101，并且在接收装置310中，第一解码部分314和第二解码部分316不同于图1所示的第一解码部分114和第二解码部分116。

图11是图10所示的发射装置的编码部分301的内部结构方框图。图11中与图2相同的部分分配有与图2相同的代码，并且省略它们的详细说明。在图11中，并行化电路121对发射数据进行并行化，并且将该经过并行化的发射数据输出到检错比特加入电路122到124。在此，假定输出到检错比特加入电路122的比特S0由M元调制部分102置为最高位比特。还假定输出到检错比特加入电路123的比特S1由M元调制部分102置为第二高位比特，并且输出到检错比特加入电路124的比特S2由M元调制部分102置为第三高位比特。也就是说，S0、S1和S2属于不同的检错单元。为说明起见，在本描述以下，S0所属的检错单元将指定为检错单元A，S1所属的检错单元将指定为检错单元B，并且S2所属的检错单元将指定为检错单元C。

检错比特加入电路122到124针对每个预定检错单元对从并行化电路121输出的比特S0到S2执行检错编码。具体地说，检错比特加入电路122将一个检错比特加到每个预定检错单元的输入比特S0，并且获得编码比特串P0；检错比特加入电路123将一个检错比特加到每个预定检错单元的输入比特S1，并且获得编码比特串P1；并且检错比特加入电路124将一个检错比特加到每个预定检错单元的输入比特S2，并且获得编码比特串P2。编码比特串P0到P2分别输出到对应纠错编码电路125到127。

纠错编码电路125到127针对每个预定纠错单元对从对应检错比特加入电路122到124输出的P0到P2执行纠错编码，并且将经过纠错编码的数据分别输出到对应交织电路321到323。交织电路321到323根据预定规则排列各自的输入编码比特串，并且将经过排列的数据输出到M元调制部分102。M元调制部分102以从交织电路321输出的比特作为最高位比特S0，以从交织电路322输出的比特作为第二高位比特S1，并且以从交织电路323输出的比特作为第三高位比特S2，执行8PSK调制。

图12是图10所示的接收装置310的第一解调部分113和第一解码部分314的内部结构方框图。图13是图10所示的接收装置310的第二解调部分115和第二解码部分316的内部结构方框图。图12和图13中与图3或图4相同的部分分配有与图3或图4相同的代码，并且省略它们的详细说明。

在第一解调部分113的似然值计算电路133中，为S0到S2计算接收信号似然值(软判定值)。S0似然值(软判定值)输出到解交织电路341，S1似然值输出到解交织电路342，并且S2似然值输出到解交织电路343。

解交织电路341根据对应于交织电路321的规则排列输入比特串，并且将经过排列的比特串输出到对应纠错解码电路142。解交织电路342根据对应于交织电路322的规则排列输入比特串，并且将经过排列的比特串输出到对应纠错解码电路143。解交织电路343根据对应于交织电路323的规则排列输入比特串，并且将经过排列的比特串输出到对应纠错解码电路144。纠错解码电路142到144对各自的输入比特串执行纠错解码。

在第二解调部分115中，参考从第一解码部分314输出的检错结果，重新计算似然值。例如，如果检错电路145和检错电路146在S0或S1中没有检测到错误，并且只有检错电路147在S2中检测到错误，则根据由硬判定电路152获得的S0和S1的硬判定值，信号点限制到2点，并且使用识别这两个所限信号点的识别轴重新计算S0到S2的似然值。

以这种方式重新计算的接收信号似然值(软判定值)输出到对应解交织电路361到363。也就是说，重新计算的S0似然值输出到解交织电路361，重新计算的S1似然值输出到解交织电路362，并且重新计算的S2似然值输出到解交织电路363。

解交织电路361根据对应于交织电路321的规则，排列输入比特串，并且将经过排列的比特串输出到对应纠错解码电路162。解交织电路362根据对应于交织电路322的规则，排列输入比特串，并且将经过排列的比特串输出到对应纠错解码电路163。解交织电路363根据对应于交织电路323的规则，排列输入比特串，并且将经过排列的比特串输出到对应纠错解码电路164。纠错解码电路162到164对各自的输入比特串执行纠错解码。

因此，根据本实施例，当使用在一个符号中安排3比特的8PSK调制时，发射数据并行化为3个序列，并且由检错比特加入电路122到124逐序列地加入检错码。因此，安排在一个符号中的比特数目与独立检错单元的数目相同。另外，交织电路321到323逐序列地(即，针对每个独立检错单元)对数据进行排列，并且M元调制部分102以从交织电路321输出的比特为最高位比特，以从交织电路322输出的比特为第二高位比特，并且以从交织电路323输出的比特为第三高位比特，执行8PSK调制。因此，包含在3种独立纠错单元中的比特安排在一个符号中。也就是说，在通过调制处理顺序生成的每个符号中，包含在一个符号中的独立检错单元数目与安排在一个符号中的比特数目相同。

因此，即使在检错电路145到147中只有一个独立检错单元确定为无错时，似然值计算电路153也以根据无错比特限制信号点的方式重新计算似然值，从而能够更准确地计算似然值。

另外，采用8PSK，最高2位比特的容错性好于第三高位比特，因此即使接收条件恶化，也可以正确地接收最高2位比特。在这种情况下，通过似然值计算电路153使用识别根据正确接收的比特而限制的信号点的识别轴重新计算似然值，并且纠错解码电路164使用重新计算的准确似然值执行纠错解码，第三高位比特中的错误得以纠正的可能性提高。

而且，在本实施例中，因为所发射的数据使用根据比特位置而不同的检错单元在发射装置中经过检错处理，所以通过针对每个检错单元使用不同解调模式在接收装置中独立地执行解调处理，在接收装置中执行解调而无需通知如调制方法的信息是可能的。也就是说，在根据本实施例的无线通信系统中，使用日本专利申请2000-189411号所示的分级解调是可能的，该申请的发明人就是本发明人。

(实施例4)

本发明的实施例4是实施例3的一个变体，并且所描述的情况是逐符号地修改符号中的比特位置。

图14是根据本发明实施例4的无线通信系统的结构方框图。在图14所示的无线通信系统中，在发射装置400和接收装置410之间执行无线通信。在发射装置400中，编码部分401的结构不同于图10所示的编码部分301，并且在接收装置410中，第一解码部分414和第二解码部分416不同于图10所示的第一解码部分314和第二解码部分316。

图15是图14所示的发射装置的编码部分401的内部结构方框图。图15中与图11相同的部分分配有与图11相同的代码，并且省略它们的详细说明。在图15中，交织电路321到323对属于与各自序列对应的检错单元的比特串进行排列。具体地说，交织电路321对属于检错单元A的比特串进行排列，交织电路322对属于检错单元B的比特串进行排列，并且交织电路323对属于检错单元C的比特串进行排列。属于检错单元A到C的比特S0到S2输出到比特位置扰码器(BP-SCR)421。

比特位置扰码器421根据预定规则修改S0到S2的比特位置，并且将比特位置经过修改的S0到S2输出到M元调制部分102。例如，比特位置扰码器421可以将符号K中的比特位置分配：“S0：最高位比特，S1：第二高位比特，S2：第三高位比特”修改为随后符号K+1中的比特位置分配：“S0：第二高位比特，S1：第三高位比特，S2：最高位比特”。这种比特位置修改是逐符号进行的。

M元调制部分102执行8PSK调制，其中，由比特位置扰码器421输出的S0到S2分配到它们的修改后位置。

图16是图14所示的接收装置410的第一解调部分113和第一解码部分414的内部结构方框图。图17是图14所示的接收装置410的第二解调部分115和第二解码部分416的内部结构方框图。图16和图17中与图12或图13相同的部分分配有与图12或图13相同的代码，并且省略它们的详细说明。

在第一解调部分113的似然值计算电路133中，为S0到S2计算接收信号似然值(软判定值)。S0、S1和S2似然值(软判定值)输出到比特位置解扰器(BP-DES)441。

比特位置解扰器441根据预定规则修改从似然值计算电路133输出的似然值的比特位置，并且将似然值输出到对应于修改后比特位置的解交织电路341到343。该预定规则对应于发射装置中的比特位置扰码器421的规则。例如，当计算上面对发射装置的比特位置扰码器421的描述中所提及的符号K+1的似然值时，比特位置解扰器441输出S2似然值作为最高位比特的似然值，S0似然值作为第二高位比特的似然值，并且S1似然值作为第三高位比特的似然值。比特位置解扰器441对以这种方式输入的比特位置的似然值进行排列，并且将S0输出到解交织电路341，将S1输出到解交织电路342，并且将S2输出到解交织电路343。

另外，比特位置解扰器461根据预定规则修改由似然值计算电路153重新计算的似然值的比特位置，并且将似然值输出到对应于修改后比特位置的解交织电路361到363。

因此，根据本实施例，不仅获得如实施例3所获得的相同效果，还获得下述有利效果。也就是，通过在比特位置扰码器421中修改属于检错单元A到C的比特S0到S2的比特位置，扰乱属于各个检错单元的比特S0到S2的容错性是可能的。也就是说，通常分配给最低位比特的S2在调制之前分配给预定符号中的最高位比特或第二高位比特。另外，通常分配给最高位比特的S0分配给第二高位比特或最低位比特。类似的模式也应用于通常分配给最二高位比特的S1。通过这种方式，属于各个检错单元的比特的容错性变得一致，并且可以预期整体接收特性的改善。

(实施例5)

本发明的实施例5是实施例3的一个变体，并且所描述的情况是在接收装置中对经过纠错解码的信号进行重新编码，并且使用重新编码的信号修改候选似然值。

图18是根据本发明实施例5的无线通信系统的结构方框图。在图18所示的无线通信系统中，在发射装置300和接收装置510之间执行无线通信。接收装置510具有其中图10所示的接收装置310加有重新编码部分517的结构。重新编码部分517对由第一解码部分314进行过解码的数据进行再次编码。

图19是图18所示的接收装置510的第一解调部分113、第一解码部分314和重新编码部分517的内部结构方框图。图20是图18所示的接收装置510的第二解调部分115和第二解码部分316的内部结构方框图。图19和图20中与图12或图13相同的部分分配有与图12或图13相同的代码，并且省略它们的详细说明。

在图19所示的接收装置510的重新编码部分517中，纠错编码电路571到573对从对应纠错解码电路142到144输出的解调结果再次执行纠错编码，并且将编码比特串输出到对应交织电路574到576。交织电路574到576根据预定规则对从对应纠错编码电路571到573输出的编码比特串进行排列。经过排列的编码比特串输出到在第二解调部分115中提供的似然值计算电路153。在此排列数据次序时所使用的预定规则与在发射装置中提供的交织电路321到323所使用的规则相同。

在图20所示的接收装置510的第二解调部分115中，似然值计算电路153使用由交织电路574到576重新交织的编码比特串，修改根据来自正交解调电路151的解调结果和来自硬判定电路152的硬判定结果而计算的候选似然值。例如，似然值计算电路153可以逐序列地(即，针对每个独立检错单元)将来自正交解调电路151的解调结果与从交织电路574到576输出的编码比特串进行比较，并且使解调结果和编码比特串确定为相同的检错单元的候选似然值高于其它检错单元的似然值。

因此，根据本实施例，第二解调部分115使用由交织电路574到576重新交织的编码比特串，修改候选似然值，并且将修改后的高精确度候选似然值作为似然值输出到第二解码部分316。通过这种方式，第二解码部分316使用从第二解调部分115输出的高精确度似然值执行纠错解码，从而能够改善纠错能力。

在本实施例中，如图21所示将开关577到579加到重新编码部分517，并且仅对于检错电路145到147没有检测到错误的检错单元使用交织结果进行似然值修改，也是可能的。

通过这种方式，以仅反映对应于没有检测到错误的检错单元的交织结果的方式修改似然值，从而能够计算更精确的似然值。

(实施例6)

本发明的实施例6是实施例2的一个变体。当例如在根据实施例2的无线通信系统中存在六个独立检错单元时，将属于所有检错单元的比特安排在相同的符号中是不可能的，因此，即使对于特定检错单元没有检测到错误，也可能不能够执行反映安排在与属于那个检错单元的比特所安排的符号不同的符号中的比特的检错结果的似然值重新计算。

因此，在本实施例中，所描述的情况是通过根据是否检测到错误将重新计算的似然值与补偿系数相乘，可以更准确地获得似然值。

图22是根据本发明实施例6的无线通信系统的结构方框图。在图22所示的无线通信系统中，在发射装置200和接收装置610之间执行无线通信。在接收装置610中，第一解码部分614和第二解调部分615不同于图6所示的第一解码部分214和第二解调部分115。

图23是图22所示的第一解调部分113和第一解码部分614的内部结构方框图。图24是图22所示的接收装置610的第二解调部分615的内部结构方框图。图23和图24中与图7或图8相同的部分分配有与图7或图8相同的代码，并且省略它们的详细说明。

第一解码部分614中的解交织电路641根据在发射装置200中提供的交织电路223的排列规则所对应的预定规则对来自串行化电路241的输出信号进行排列，并且将表示解交织电路641的输出比特串中的数据次序的解交织模式顺序输出到第二解调部分615中的与电路661到663。例如，如果设置了三个独立检错单元，解交织电路641以S0、S1、S2、S0、S1、S2的次序输出比特串，因此在输出S0的时刻将“1”输出到与电路661，在输出S1的时刻将“1”输出到与电路662，并且在输出S2的时刻将“1”输出到与电路663。另外，检错电路145到147将表示检错结果的信号输出到似然值计算电路153以及与电路661到663。在此假定，检错电路145到147在没有检测到错误时输出“1”作为检错结果，并且在检测到错误时输出“0”作为检错结果。

与电路661到663计算从检错电路145到147输出的检错结果和从解交织电路641输出的解交织模式的与操作，并且将各自的计算结果输出到对应选择电路(SELE)664到666。例如，如果在解交织电路641输出S0的时刻检错电路145没有在S0中检测到错误，将“1”作为检错结果输入到与电路661，并且将“1”作为交织模式进行输入。在这种情况下，与电路661将“1”输出到选择电路664。另一方面，如果在解交织电路641输出S0的时刻检错电路145在S0中检测到错误，将“0”作为检错结果输入到与电路661，并且将“1”作为交织模式进行输入。在这种情况下，与电路661将“0”输出到选择电路664。同样应用于其它选择电路665和666的输出。也就是说，当在检错电路145到147中没有在对应检错单元的比特中检测到错误时，与电路661到663在对那个检错单元的比特进行处理的时刻，输出“1”。

“1”和“α”输入到选择电路664到666。“α”是大于或等于1的任一实数。选择电路664到666在从对应与电路661到663输出“1”时，将“α”输出到对应乘法器667到669，并且在从对应与电路661到663输出“0”时，将“1”输出到对应乘法器667到669。

乘法器667到669将对应选择电路664到666的输出值(即，“α”或“1”)与从似然值计算电路153输出的似然值进行相乘。相乘结果输出到在第二解码部分216中提供的串行化电路261。

因此，在根据本实施例的接收装置中，当在检错电路145到147中没有检测到错误时，通过将对应于没有检测到错误的那个比特的似然值与“α”(≥1)相乘，执行似然值修改。通过这种方式，执行似然值修改，从而使没有检测到错误的比特似然值大于检测到错误的比特似然值，因此能够获得高精确度似然值。

(实施例7)

本发明的实施例7是实施例6的一个变体，它与实施例6的不同之处在于使用对解码结果进行重新编码和重新交织的比特串执行似然值修改。

图25是根据本发明实施例7的无线通信系统的结构方框图。在图25所示的无线通信系统中，在发射装置200和接收装置710之间执行无线通信。接收装置710具有在图22所示的接收装置610的第一解码部分614和第二解调部分615之间加有重新编码部分717的结构。

图26是图25所示的接收装置710的第一解调部分113、第一解码部分614和重新编码部分717的内部结构方框图。图27是图25所示的接收装置710的第二解调部分615的内部结构方框图。图26和图27中与图23或图24相同的部分分配有与图23或图24相同的代码，并且省略它们的详细说明。

纠错编码电路771对从纠错解码电路243输出的解码结果再次执行纠错编码，并且将编码比特串输出到交织电路772。交织电路772根据预定规则对从纠错编码电路771输出的编码比特串进行排列。经过排列的编码比特串输出到在第二解调部分615中提供的似然值计算电路153。在交织电路772中排列数据次序时所使用的预定规则与在发射装置中提供的交织电路223所使用的规则相同。

似然值计算电路153使用由交织电路772重新交织的编码比特串，修改根据来自正交解调电路151的解调结果和来自硬判定电路152的硬判定结果而计算的似然值(候选似然值)。例如，似然值计算电路153可以逐序列地(即，针对每个独立检错单元)将来自正交解调电路151的解调结果与从交织电路772输出的编码比特串进行比较，并且使解调结果和编码比特串相同的检错单元的候选似然值高于其它检错单元的似然值。

因此，根据本实施例，使用重新交织的编码比特串，修改候选似然值。通过这种方式，使用高精确度似然值执行纠错解码，从而能够改善纠错能力。

(实施例8)

本发明的实施例8所描述的情况是当采用8PSK没有在第一纠错解码结果的第三高位比特中检测到错误时，使用那个检错结果计算更准确的似然值-即，根据低阶(low-order)比特的判定值，修改高阶(high-order)比特的似然值(候选似然值)。

现在将再次参照图5说明本实施例的似然值修改原理。在图5所示的信号点中，同一象限的两点之间的不同处仅在于第三高位比特。例如，考虑第一象限的两个信号点“100”和“101”，它们的最高2位比特均为“10”，并且它们之间的不同处仅在于第三低位比特是“0”还是“1”。当接收符号确定为这两个信号点中的“100”点时，在该信号点，Q轴为判定轴的最高位比特与I轴为判定轴的第二高位比特相比离判定轴更近，因此更可能出错。另一方面，当接收符号确定为“101”时，最高位比特与第二高位比特相比出错的可能性更小。因此，在8PSK中，在最高位比特的容错性与第二高位比特的容错性之间存在相关性，如果一个高，另一个则低，并且该最高2位比特的容错性根据第三高位比特的值发生转变。

因此，在本实施例中，当对于第三高位比特没有检测到错误时，通过根据相关确定结果将最高2位比特的似然值与补偿系数相乘，执行似然值修改。具体地说，当第三高位比特为“0”时，将第二高位比特乘以较大的补偿系数，并且当第三高位比特为“1”时，将最高位比特乘以较大的补偿系数。

图28是根据本发明实施例8的无线通信系统的接收装置的第二解调部分615的内部结构方框图。图28中与图27相同的部分分配有与图27相同的代码，并且省略它们的详细说明。

除了第二解调部分615的内部结构之外，根据本实施例的无线通信系统的结构与图25所示的实施例7相同。

检错电路145的非和解交织模式输入到与电路661。检错电路146的非和解交织模式输入到与电路662。检错电路147的非和解交织模式输入到与电路663。“α”和“β”输入到选择电路664和665。“α”和“β”之间的关系是α≥β。

当从与电路661和与电路663输出“1”，并且从交织电路772输出的S2为“1”时，选择电路664将“β”输出到乘法器667。当从与电路661和与电路663输出“1”，并且从交织电路772输出的S2为“0”时，选择电路664将“α”输出到乘法器667。

当从与电路662和与电路663输出“1”，并且从交织电路772输出的S2为“1”时，选择电路665将“α”输出到乘法器668。当从与电路662和与电路663输出“1”，并且从交织电路772输出的S2为“0”时，选择电路665将“β”输出到乘法器668。

乘法器667和乘法器668通过将从似然值计算电路153输出的S0和S1与从对应选择电路664和665输出的补偿系数相乘，执行似然值修改。

因此，根据本实施例，通过参考第三高位比特修改最高2位比特的似然值，可以获得高精确度似然值。

(实施例9)

实施例9是实施例8的一个变体，其中，修改与最高位比特和第二高位比特相乘的系数值。

现在将再次参照图5说明本实施例的补偿系数计算原理。参照图5，任意信号点到I轴的距离与到Q轴的距离之比为Sin(π/8)比Cos(π/8)，或者Cos(π/8)比Sin(π/8)。因此，当在第一纠错解码结果的第三高位比特中没有检测到错误时，通过根据第三高位比特是“0”还是“1”将最高2位比特的系数与Sin(π/8)或Cos(π/8)相乘，可以获得更准确的似然值。具体地说，当第三高位比特为“0”时，信号点到I轴的距离与到Q轴的距离之比为Cos(π/8)比Sin(π/8)。因此，在这种情况下，最高位比特的似然值与Sin(π/8)相乘，并且第二高位比特与Cos(π/8)相乘。另一方面，当第三高位比特为“1”时，信号点到I轴的距离与到Q轴的距离之比为Sin(π/8)比Cos(π/8)。因此，在这种情况下，最高位比特的似然值与Cos(π/8)相乘，并且第二高位比特与Sin(π/8)相乘。

图29是根据本发明实施例9的无线通信系统的接收装置的第二解调部分615的内部结构方框图。图29中与图28相同的部分分配有与图28相同的代码，并且省略它们的详细说明。除了第二解调部分615的内部结构之外，根据本实施例的无线通信系统的结构与图25所示的实施例7相同。

“Sin(π/8)”、“Cos(π/8)”和“α”输入到选择电路664和665。

当从与电路661和与电路663输出“1”，并且从交织电路772输出的S2为“1”时，选择电路664将“Cos(π/8)”输出到乘法器667。当从与电路661和与电路663输出“1”，并且从交织电路772输出的S2为“0”时，选择电路664将“Sin(π/8)”输出到乘法器667。当从与电路661输出“1”并且从与电路663输出“0”时，选择α。

当从与电路662和与电路663输出“1”，并且从交织电路772输出的S2为“1”时，选择电路665将“Sin(π/8)”输出到乘法器668。当从与电路662和与电路663输出“1”，并且从交织电路772输出的S2为“0”时，选择电路665将“Cos(π/8)”输出到乘法器668。当从与电路662输出“1”并且从与电路663输出“0”时，选择α。

乘法器667和乘法器668通过将从似然值计算电路153输出的S0和S1与从对应选择电路664和665输出的补偿系数相乘，执行似然值修改。乘法器669通过将从似然值计算电路153输出的S2与补偿系数α相乘，执行似然值修改。

因此，根据本实施例，通过参考第三高位比特修改最高2位比特的似然值，可以获得高精确度似然值。

(实施例10)

本发明的实施例10是实施例5的一个变体。

现在将再次参照图5说明本实施例的补偿系数计算原理。参照图5，8PSK的一个特性是当最高位比特确定为出错时，第二高位比特和第三高位比特是不太可能出错的。也就是说，当最高位比特确定为出错时，对应接收信号点位于Q轴的附近，例如点d所示。当在点d接收到实际应确定为“010”的信号时，最高位比特确定为出错。然而，当接收信号点位于Q轴的附近时，那个接收信号点远离于I轴，因此，第二高位比特不太可能出错。另外，当接收信号点位于Q轴的附近时，那个接收信号点也远离于X轴和Y轴，因此，第三高位比特也不太可能出错。

因此，在8PSK中，同一符号中的比特容错性存在这样的相关性：当最高位比特易于出错时(即，当最高位比特的容错性低时)，在第二高位比特或第三高位比特中不太可能出错(即，这些比特的容错性高)。

除了重新编码部分517和第二解调部分115的内部结构之外，根据本实施例的无线通信系统的结构与图18所示的实施例5相同。图30是根据本发明实施例10的无线通信系统的接收装置的第一解调部分113、第一解码部分314和重新编码部分517的内部结构方框图。图30中与图19相同的部分分配有与图19相同的代码，并且省略它们的详细说明。

在本实施例中，当属于由第一解码部分314确定为无错的检错单元的比特在纠错的前后不同时，通过将包含在与那个比特相同的符号中的其它比特的似然值与一个或多个补偿系数进行相乘，增加那些其它比特的似然值。这样做的原因是当属于由第一解码部分314确定为无错的检错单元的比特在纠错的前后不同时，很可能是那个比特被第一解调部分113错误地确定，并且那个被错误确定的比特经过纠错。

乘法器581到583将从第一解调部分113中的似然值计算电路133输出的纠错之前的比特与从对应交织电路574到576输出的纠错之后的比特进行相乘。这些乘法器设计为当运算结果为负时输出“0”，并且当运算结果为正数时输出“1”。当纠错解码电路142到144进行过纠错的比特在纠错的前后具有不同的值时，因为相乘结果为负，所以乘法器581到583对于这些比特输出“0”。另一方面，纠错解码电路142到144没有进行过纠错的比特在纠错的前后具有相同的值，从而，因为相乘结果为正，所以乘法器581到583对于这些比特输出“1”。也就是说，乘法器581到583的输出值表示纠错解码电路142到144是否执行过纠错。

图31是根据本发明实施例10的无线通信系统的接收装置的第二解调部分115的内部结构方框图。在图31所示的第二解调部分115中，与电路681到683计算从乘法器581到583输出的相乘结果和从对应解交织电路341到343输出的解交织模式的与操作，并且将各自的计算结果输出到对应选择电路684到686。例如，如果纠错解码电路142没有执行纠错，在解交织电路341输出S0的时刻，作为乘法器输出将“1”输入到与电路681，并且作为交织模式输入“1”。在这种情况下，与电路681将“1”输出到选择电路684。另一方面，如果纠错解码电路142执行了纠错，在解交织电路341输出S0的时刻，作为乘法器输出将“0”输入到与电路681，并且作为交织模式输入“1”。在这种情况下，与电路681将“0”输出到选择电路684。类似的模式也应用于与电路682和683的输出。也就是说，当检错电路145到147没有执行纠错时，对应的与电路681到683在对没有执行过纠错的那个比特进行处理的时刻输出“1”。

“α”和“1”输入到选择电路684到686，其中，α≥1。当从与电路681输出“1”，并且从检错电路145输出“0”时，选择电路684将“α”输出到乘法器687和乘法器688。另一方面，当从与电路681输出“1”，并且从检错电路145输出“1”时，选择电路684将“1”输出到乘法器687和乘法器688。也就是说，当为S0执行过纠错时，从选择电路684输出“α”。

当从与电路682输出“1”，并且从检错电路146输出“0”时，选择电路685将“α”输出到乘法器687和乘法器689。另一方面，当从与电路682输出“1”，并且从检错电路146输出“1”时，选择电路685将“1”输出到乘法器687和乘法器689。也就是说，当为S1执行过纠错时，从选择电路685输出“α”。

当从与电路683输出“1”，并且从检错电路147输出“0”时，选择电路686将“α”输出到乘法器688和乘法器689。另一方面，当从与电路683输出“1”，并且从检错电路147输出“1”时，选择电路686将“1”输出到乘法器688和乘法器689。也就是说，当为S2执行过纠错时，从选择电路686输出“α”。

乘法器687将选择电路684的输出与选择电路685的输出进行相乘，并且将相乘结果输出到乘法器690。乘法器688将选择电路684的输出与选择电路686的输出进行相乘，并且将相乘结果输出到乘法器691。乘法器689将选择电路685的输出与选择电路686的输出进行相乘，并且将相乘结果输出到乘法器692。

乘法器690通过将乘法器687的输出与从似然值计算电路153输出的S2相乘，执行似然值修改。乘法器691通过将乘法器687的输出与从似然值计算电路153输出的S1相乘，执行似然值修改。乘法器692通过将乘法器687的输出与从似然值计算电路153输出的S0相乘，执行似然值修改。

例如，当为S0执行过纠错，并且没有为S1或S2执行过纠错时，选择电路684输出“α”，并且选择电路685和选择电路686输出“1”。因此，乘法器687将S2与“1”相乘，乘法器688将S1与“α”相乘，并且乘法器689将S0与“α”相乘。

因此，根据本实施例，通过参考是否为每个比特执行过纠错修改每个比特的似然值，可以获得高精确度的似然值。

在本实施例中，如图32所示将开关577到579加到重新编码部分517，并且仅对于检错电路145到147没有检测到错误的检错单元使用交织结果进行似然值修改，也是可能的。

通过这种方式，根据本实施例，以仅反映对应于没有检测到错误的检错单元的交织结果的方式修改似然值，从而能够计算更精确的似然值。

(实施例11)

本发明的实施例11是实施例1的一个变体，它与实施例1的不同之处在于根据每个比特的容错性修改由似然值计算电路153重新计算的似然值。

如实施例8所示，在8PSK中，最高位比特的容错性与第二高位比特的容错性之间存在相关性，其中，如果一个高，另一个则低。也就是说，在8PSK中，如果最高位比特的容错性高，第二高位比特的容错性则低，相反，如果最高位比特的容错性低，第二高位比特的容错性则高。

因此，在本实施例中，通过考虑由似然值计算电路153计算的似然值中最高位比特的似然值和第二高位比特的似然值，并且将该最高2位比特中每一个比特的似然值除以另一个似然值的绝对值，增加最高2位比特之间的似然值差异。也就是说，将最高位比特的似然值除以第二高位比特的似然值，并且第二高位比特的似然值乘以最高位比特的似然值。通过这种方式，改善纠错精确度。

除了第一解码部分114、第二解调部分115和第二解码部分116的内部结构之外，根据本实施例的的无线通信系统的结构与图1所示的实施例1相同。图33是根据本发明实施例11的无线通信系统的接收装置的第一解调部分113和第一解码部分114的结构方框图。图34是根据本发明实施例11的无线通信系统的接收装置的第二解调部分115和第二解码部分116的内部结构方框图。图33和图34中与图3或图4相同的部分分配有与图3或图4相同的代码，并且省略它们的详细说明。根据本实施例的无线通信系统的发射装置与图2所示的发射装置相同，因此在此省略发射装置的描述。

在图33所示的接收装置中，检错电路145对经过纠错解码的最高位比特执行检错，并且将检错结果输出到开关电路158。检错电路146对经过纠错解码的第二高位比特执行检错，并且将检错结果输出到开关电路159。纠错解码电路144对第三高位比特执行纠错解码，并且将解码结果输出到检错电路167和串行化电路168。

绝对值计算电路154计算从似然值计算电路153输出的第二高位比特的似然值的绝对值，并且将该值输出到除法电路156。绝对值计算电路155计算从似然值计算电路153输出的最高位比特的似然值的绝对值，并且将该值输出到除法电路157。

除法电路156将从似然值计算电路153输出的最高位比特除以从绝对值计算电路154输出的第二高位比特的似然值的绝对值，并且将相除结果输出到开关电路158。除法电路157将从似然值计算电路153输出的第二高位比特除以从绝对值计算电路155输出的最高位比特的似然值的绝对值，并且将相除结果输出到开关电路159。

开关电路158根据从检错电路145输出的最高位比特的检错结果，将从除法电路156输出的相除结果或从似然值计算电路153输出的最高位比特的似然值输出到解交织电路161。也就是说，当检错结果表示存在错误时，开关电路158将除法电路156的相除结果输出到解交织电路161。开关电路159根据从检错电路146输出的第二高位比特的检错结果，将从除法电路157输出的相除结果或从似然值计算电路153输出的第二高位比特的似然值输出到解交织电路161。也就是说，当检错结果表示存在错误时，开关电路159将除法电路157的相除结果输出到解交织电路161。

因此，根据本实施例，通过将最高2位比特中每一个比特的似然值除以另一个的似然值的绝对值，可以增加最高2位比特之间的似然值差异。使用以这种方式计算的似然值执行纠错能够改善纠错能力。

(实施例12)

本发明的实施例12是实施例11的一个变体，它与实施例11的不同之处在于仅对于属于在第一解码部分114中没有检测到错误的检错单元的比特执行实施例11所示的似然值修改。

除了第二解调部分115的内部结构之外，根据本实施例的的无线通信系统的结构与实施例11相同。图35是根据本发明实施例12的无线通信系统的接收装置的第二解调部分115和第二解码部分116的结构方框图。图35中与图34相同的部分分配有与图34相同的代码，并且省略它们的详细说明。

在图35所示的接收装置中，逻辑非电路351计算从检错电路146输出的用“1”或“0”表示的检错结果的逻辑非，并且将计算结果输出到与电路353。逻辑非电路352计算从检错电路145输出的用“1”或“0”表示的检错结果的逻辑非，并且将计算结果输出到与电路354。

与电路353计算从检错电路145输出的检错结果和逻辑非电路351的输出值的与操作，并且将计算结果输出到开关电路158。与电路354计算从检错电路146输出的检错结果和逻辑非电路352的输出值的与操作，并且将计算结果输出到开关电路159。

当在第二高位比特中没有检测到错误并且在最高位比特中检测到错误时，开关电路158将除法电路156的相除结果输出到解交织电路161。在其它情况下，开关电路158将由似然值计算电路153计算的似然值输出到解交织电路161。当在最高位比特中没有检测到错误并且在第二高位比特中检测到错误时，开关电路159将除法电路157的相除结果输出到解交织电路161。在其它情况下，开关电路159将由似然值计算电路153计算的似然值输出到解交织电路161。

因此，根据本实施例，仅对于最高位比特和第二高位比特中没有检测到错误的比特执行似然值修改，从而能够以更高的精确度计算似然值。

(实施例13)

本发明的实施例13是实施例10与实施例12的组合，其中，仅对于属于在第一解码部分314中没有执行过纠错的检错单元的比特执行实施例12所示的似然值修改。

除了重新编码部分517和第二解调部分115的内部结构之外，根据本实施例的的无线通信系统的结构与图18所示的实施例5相同。图36是根据本发明实施例13的无线通信系统的接收装置的第一解调部分113、第一解码部分314和重新编码部分517的内部结构方框图。图37是根据本发明实施例13的无线通信系统的接收装置的第二解调部分115和第二解码部分316的内部结构方框图。图36和37中与图20、图30或图35相同的部分分配有与图20、图30或图35相同的代码，并且省略它们的详细说明。

纠错解码电路142对最高位比特执行纠错解码，并且将解码结果输出到检错电路145和纠错编码电路571。纠错解码电路143对第二高位比特执行纠错解码，并且将解码结果输出到检错电路146和纠错编码电路572。纠错解码电路144对第三高位比特执行纠错解码，并且将解码结果输出到检错电路147和串行化电路168。

纠错编码电路571对从纠错解码电路142输出的解码结果再次执行纠错编码，并且将编码比特串输出到交织电路574。纠错编码电路572对从纠错解码电路143输出的解码结果再次执行纠错编码，并且将编码比特串输出到交织电路575。交织电路574根据预定规则对在纠错编码电路571中经过纠错编码的编码比特串进行排列。交织电路575根据预定规则对在纠错编码电路572中经过纠错编码的编码比特串进行排列。

乘法器581和582将从第一解调部分113中的似然值计算电路133输出的纠错之前的比特与从对应交织电路574或575输出的纠错之后的比特进行相乘。这些乘法器设计为当运算结果为负时输出“0”，并且当运算结果为正时输出“1”。当纠错解码电路142和143进行过纠错的比特在纠错的前后具有不同的值时，因为相乘结果为负，所以乘法器581和582对于这些比特输出“0”。另一方面，纠错解码电路142和143没有进行过纠错的比特在纠错的前后具有相同的值，从而，因为相乘结果为正，所以乘法器581和582对于这些比特输出“1”。也就是说，乘法器581和582的输出值表示纠错解码电路142和143是否执行过纠错。

与电路353计算从检错电路145输出的检错结果、逻辑非电路351的输出值和从乘法器581输出的比较结果信号的与操作，并且将计算结果输出到开关电路158。与电路354计算从检错电路146输出的检错结果、逻辑非电路352的输出值和从乘法器582输出的比较结果信号的与操作，并且将计算结果输出到开关电路159。

当在第二高位比特中没有检测到错误、在最高位比特中检测到错误，并且在对最高位比特进行纠错编码的前后信号码没有变化时，开关电路158将除法电路156的相除结果输出到解交织电路361。在其它情况下，开关电路158将由似然值计算电路153计算的似然值输出到解交织电路361。当在最高位比特中没有检测到错误、在第二高位比特中检测到错误，并且在对第二高位比特进行纠错编码的前后信号码没有变化时，开关电路159将除法电路157的相除结果输出到解交织电路362。在其它情况下，开关电路159将由似然值计算电路153计算的似然值输出到解交织电路362。

因此，根据本实施例，仅对于最高位比特和第二高位比特中的在第一解码部分314中没有检测到错误且没有执行过纠错的比特执行似然值修改，从而能够以更高的精确度计算似然值。

(实施例14)

图38是根据本发明实施例14的无线通信系统的结构方框图。在图38所示的无线通信系统中，在发射装置300和接收装置810之间执行无线通信。

图39是图38所示的接收装置810的第一解调部分113、第一解码部分814和重新编码部分517的内部结构方框图。图40是图38所示的接收装置810的第二解调部分815和第二解码部分816的内部结构方框图。图39和图40中与图19或图20相同的部分分配有与图19或图20相同的代码，并且省略它们的详细说明。

纠错解码电路142独立地对各个软判定值执行纠错解码，并且纠错解码电路142将解码结果输出到检错电路145、纠错编码电路571和串行化电路863。

纠错编码电路571到573对从对应纠错解码电路142到144输出的解调结果再次执行纠错编码，并且将编码比特串输出到对应交织电路574到576。交织电路574到576根据预定规则对从对应纠错编码电路571到573输出的编码比特串进行排列。在此排列数据次序时所使用的预定规则与在发射装置中提供的交织电路321到323所使用的规则相同。

由交织电路574和575排列的编码比特串输出到在第二解调部分815中提供的或电路851，并且由交织电路576排列的编码比特串输出到在第二解调部分815中提供的似然值计算电路153。

检错电路145和146将检错结果输出到或电路851，并且检错电路147将检错结果输出到似然计算电路153。

或电路851计算从检错电路145输出的最高位比特所属的检错单元的检错结果和从检错电路146输出的第二高位比特所属的检错单元的检错结果的或操作，并且将计算结果输出到开关电路852和开关电路853。

在此假定检错电路145到147在没有检测到错误时输出“1”，并且在检测到错误时输出“0”。或电路851在最高2位比特的任一个中没有检测到错误时输出“1”。

当从或电路851输出“1”时，开关电路852将S0从交织电路574输出到象限确定电路(QU-DET)854。当从或电路851输出“1”时，开关电路853将S 1从交织电路575输出到象限确定电路854。

象限确定电路854根据从开关电路852和853输出的最高2位比特(即，S0和S1)确定接收信号点所属的I-Q平面象限。也就是说，当最高2位比特为“10”时，接收信号点确定为处于第一象限，当最高2位比特为“00”时，处于第二象限，当最高2位比特为“01”时，处于第三象限，并且当最高2位比特为“11”时，处于第四象限。

似然值计算电路153根据象限确定电路854的确定结果修改第三高位比特S2的似然值。现在参照图5描述本实施例中的似然值修改。当在第一解调部分113中确定点e为接收信号时，在点e接收的信号的S2的似然值用到离点e最近的识别轴(在此为Y轴)的距离表示。

在此假定最高2位比特由第二解调部分815解码为“10”，并且这两个比特都没有出错，接收信号点由象限确定电路854确定为处于第一象限。通过参考象限确定电路854的确定结果，似然值计算电路153识别接收信号为“101”或“100”，因此将识别轴修改为识别“101”或“100”的X轴，并且使点e到X轴的距离为似然值。也就是说，似然值计算电路153通过为最低位比特S2改变判定轴，执行似然值修改。

解交织电路363根据对应于交织电路323的规则对输入比特串进行排列，并且将经过排列的比特串输出到对应纠错解码电路164。纠错解码电路164根据各个输入比特串执行纠错编码。串行化电路863对来自纠错解码电路142和143以及纠错解码电路164的纠错解码结果进行串行化，并且获得接收数据。

因此，根据本实施例，可以根据最高2位比特的检错结果将最低位比特S2的似然值修改为更精确的似然值。

(实施例15)

本发明的实施例15是实施例14的一个变体，它与实施例14的不同之处在于以属于在第一解码部分814中没有检测到错误的纠错单元的比特的似然值与检测到错误的纠错单元的似然值相比反映程度更大的方式执行似然值修改。

除了第二解调部分815的内部结构之外，根据本实施例的的无线通信系统的结构与图18所示的实施例14相同。图41是根据本发明实施例15的无线通信系统的接收装置的第二解调部分815的结构方框图。图41中与图40相同的部分分配有与图40相同的代码，并且省略它们的详细说明。

在图41所示的接收装置中，当检错电路145在S0中没有检测到错误时，开关电路855输出“α”，并且当检测到错误时，输出“1”。当检错电路146在S1中没有检测到错误时，开关电路856输出“α”，并且当检测到错误时，输出“1”。在此，α≥1。

乘法器857和858将对应开关电路855和856的输出值与正交解调电路151的输出值进行相乘。相乘结果输出到似然值计算电路153。似然值计算电路153根据从乘法器857和858输出的相乘结果和从硬判定电路152输出的硬判定值，执行似然值计算。

因此，根据本实施例，没有检测到错误的比特在似然值计算电路153的似然值计算中反映程度高，从而能够以更高的精确度计算似然值。

(实施例16)

在本发明的实施例16中，描述当使用16QAM作为调制方法时的似然值重新计算。在图42所示的无线通信系统中，在发射装置900和接收装置910之间执行无线通信。

在发射装置900中，编码部分901针对每个预定检错单元执行对发射数据的检错编码，并且针对每个预定纠错单元执行纠错编码。M元调制部分902对来自编码部分901的输出信号执行16QAM调制，并且通过天线903执行该信号的无线发射。

在接收装置910中，从天线911接收的信号首先存储到缓冲区912中，然后针对每个预定传输单元输出到第一解调部分913和第二解调部分915。

第一解调部分913对接收信号进行解调，并且将解调结果输出到第一解码部分914。第一解码部分914对接收信号执行纠错解码，并且还对解调结果执行检错。经过纠错解码的数据输出到重新编码部分917。检错结果输出到第二解调部分915。

第二解调部分915参考由重新编码部分917重新编码的数据和第一解码部分914的检错结果，并且再次对接收信号进行解调，并且将解调结果输出到第二解码部分916。第二解码部分916对第二解调部分915的解调结果执行纠错解码，并且获得接收数据。

图43是图42所示的发射装置900的编码部分901的内部结构方框图。图43中，发射数据首先输入到并行化电路921。并行化电路921将发射数据并行化为4个序列，并且将经过并行化的发射数据输出到检错比特加入电路922到925。检错比特加入电路922到925针对每个预定检错单元将检错比特加到通过并行化电路921并行化为4个序列的输入比特。通过这种方式，发射数据分配到4种独立的检错单元中。

由检错比特加入电路922到925加入检错比特的发射数据由串行化电路926进行串行化，由纠错编码电路927进行纠错编码，由交织电路928根据预定规则改变它的数据次序，由并行化电路929并行化为4个序列，并且输出到M元调制部分902。

图44是图42所示的接收装置910的第一解调部分913、第一解码部分914和重新编码部分917的内部结构方框图。

正交解调电路931将从缓冲区912输出的一个符号的接收信号分离为I信号和Q信号，并且将这些信号输出到硬判定电路932和似然值计算电路933。硬判定电路932对接收信号执行硬判定处理，并且计算每个比特的硬判定值。似然值计算电路133根据从硬判定电路932输出的硬判定值和从正交解调电路931输出的接收信号，计算每个比特的似然值(软判定值)。通过这种计算而获得的似然值输出到在第一解码部分914中提供的串行化电路941。

由第一调制部分913中的似然值计算电路933为每个比特获得的软判定值(似然值)由串行化电路941进行串行化，并且由解交织电路942根据在发射装置900中提供的交织电路928的排列规则所对应的预定规则进行排列。纠错解码电路943使用从该解交织电路942输出的似然值，执行纠错解码，并且将所得到的信号输出到并行化电路944和纠错编码电路971。解码结果由并行化电路944并行化为4个序列，并且经过并行化的解码结果输出到检错电路945到948。检错电路945到948独立地执行检错，并且将检测结果输出到第二解调部分915。

纠错编码电路971对从纠错解码电路943输出的解码结果再次执行纠错编码，并且将编码比特串输出到交织电路972。交织电路972根据预定规则对从纠错编码电路971输出的编码比特串进行排列。经过排列的编码比特串输出到第二解调部分915。在交织电路972中排列数据次序时所使用的预定规则与在发射装置900中提供的交织电路928所使用的规则相同。

现在将参照图45对本实施例的似然值修改原理进行详细说明。图45是说明16QAM信号空间图的图。如图所示，在16QAM中，16个信号点均匀地安排在I-Q平面上。这16个信号点分配有0000到1111的4比特值。在本实施例中，分配给信号点的4比特值从左到右指定为“S0”、“S1”、“S2”和“S3”。在16QAM中，“S3”是最低位比特。

参照图45，对于最高位比特，当第三高位比特为“1”时(当S2＝1时)比当第三高位比特为“0”时(当S2＝0时)，信号点到判定轴(即，Q轴)的距离更小。另外，对于第二高位比特，当第四高位比特为“1”时比当第四高位比特为“0”时，该信号点到判定轴的距离更小。

因此，在本实施例中，根据最低2位比特(S2和S3)修改最高2位比特(S0和S1)的似然值。具体地说，当第三高位比特(S2)为“1”时，修改最高位比特(S0)的似然值，从而使其变小，相反，当第三高位比特(S2)为“0”时，修改最高位比特(S0)的似然值，从而使其变大。当第四高位比特(S3)为“1”时，修改第二高位比特(S1)的似然值，从而使其变小，相反，当第三高位比特(S3)为“0”时，修改第二高位比特(S1)的似然值，从而使其变大。

下一步，将使用图46对图42所示的接收装置910的第二解调部分915的内部结构进行详细描述。

正交解调电路951将从缓冲区912输出的一个符号的接收信号分离为I信号和Q信号，并且将这些信号输出到硬判定电路952和似然值计算电路953。硬判定电路952对接收信号执行硬判定处理，并且计算每个比特的硬判定值。似然值计算电路953计算候选似然值，并且参考从第一解码部分914输出的检错结果，修改算出的候选似然值。

解交织电路942将表示解交织电路942的输出比特串中的数据次序的解交织模式顺序输出到与电路954到955。例如，如果设置了四个独立检错单元，解交织电路64在输出S2的时刻将“1”输出到与电路954，并且在输出S3的时刻将“1”输出到与电路954。在此假定检错电路947和948在没有检测到错误时，输出“1”作为检错结果，并且在检测到错误时，输出“0”。

与电路954和955计算从对应检错电路947和948输出的检错结果和从解交织电路942输出的解交织模式的与操作，并且将各自的计算结果输出到对应选择电路956和957。也就是说，当检错电路947或948没有检测到错误时，对应与电路954或955在对那个检错单元的比特进行处理的时刻，输出“1”。

“α”和“β”分别输入到选择电路956和957，其中，α≥β。当从对应与电路954和955输出“1”，并且从交织电路972输出的最低2位比特值(S2和S3)为0时，选择电路956和957将“α”输出到对应乘法器958和959，并且在其它情况下，将“β”输出到对应乘法器958和959。

乘法器958和959将对应选择电路956或957的输出值(即“α”或“β”)与从似然值计算电路953输出的S0或S1的似然值进行相乘。相乘结果输出到在第二解码部分916中提供的串行化电路961。

图47是图42所示的接收装置910的第二解码部分916的内部结构方框图。

重新计算的似然值(软判定值)由串行化电路961进行串行化，并且由解交织电路962根据在发射装置900中提供的交织电路928的排列规则所对应的预定规则进行排列。纠错解码电路963使用从该解交织电路962输出的似然值，执行纠错解码。解码结果由并行化电路964并行化为4个序列，并且经过并行化的解码结果分别输出到检错电路965到968。

因此，在根据本实施例的接收装置中，与没有检测到错误的比特存在预定关系的似然值变大。具体地说，当对于第三高位比特没有检测到错误并且它的值为“1”时，最高位比特的似然值变大；并且当对于第四高位比特没有检测到错误并且它的值为“1”时，第二高位比特的似然值变大。通过这种方式，在16QAM中，当在最低2比特没有检测到错误时以更高的精确度获得最高2位比特的似然值是可能的。

(实施例17)

本发明的实施例17是实施例16的一个变体，它与实施例16的不同之处在于，对最高2位比特检测是否进行过纠错，并且如果执行了纠错，则修改最低2位比特的似然值。

现在将再次参照图45说明本实施例中的似然值修改原理。参照图45，16QAM的一个特性是当错误地确定最高位比特时，那个信号点位于Q轴的附近，例如点C的情况所示。如果在点C接收到应确定为“1111”的信号，则错误地确定最高位比特。然而，当接收信号点在Q轴的附近时，那个接收信号点远离于作为第三高位比特的判定轴的L轴和M轴，因此在第三高位比特中不太可能出错。

另外，当错误地确定第二高位比特时，那个接收信号点位于I轴的附近。然而，当接收信号点在I轴的附近时，那个接收信号点远离于作为第四高位比特的判定轴的N轴和P轴，因此在第四高位比特中不太可能出错。

因此，在16QAM中，同一符号中的比特容错性存在这样的相关性：当最高位比特易于出错时(即，当最高位比特的容错性低时)，在第三高位比特中不太可能出错(即，第三高位比特的容错性高)。而且，同一符号中的比特容错性存在这样的相关性：当第二高位比特易于出错时(即，当第二高位比特的容错性低时)，在第四高位比特中不太可能出错(即，第四高位比特的容错性高)。

而且，经过纠错的比特在纠错之前是错误的，因此很可能是在判定轴的附近被接收。

因此，在本实施例中，通过将纠错解码之前的比特与纠错解码之后的比特进行比较，对最高2位比特检测是否进行过纠错，并且如果执行了纠错，将正值加到算出的似然值，因为在这种情况下最低2位比特将接近于“1”。

在实施例16中，所描述的过程是，当在最低2位比特中没有检测到错误时，修改最高2位比特的似然值，但是实施例16中的似然值修改在本质上是采用16QAM中同一符号中比特之间的上述容错相关性。

图48是根据本发明实施例17的无线通信系统的接收装置的第二解调部分915的结构方框图。图48中与图46相同的部分分配有与图46相同的代码，并且省略它们的详细说明。

解交织电路942将表示解交织电路942的输出比特串中的数据次序的解交织模式顺序输出到与电路954到955。例如，如果设置了四个独立检错单元，解交织电路942在输出S0的时刻将“1”输出到与电路954，并且在输出S1的时刻将“1”输出到与电路954。在此假定检错电路947和948在没有检测到错误时，输出“1”作为检错结果，并且在检测到错误时，输出“0”。

与电路954和955计算从对应检错电路945和946输出的检错结果和从解交织电路942输出的解交织模式的与操作，并且将各自的计算结果输出到对应选择电路956和957。也就是说，当检错电路945或946没有检测到错误时，对应与电路954或955在对那个检错单元的比特进行处理的时刻，输出“1”。

“α”和“0”分别输入到选择电路956和957。当从对应与电路954和955输出“1”，并且从交织电路972输出的最高2位比特(S0和S1)为0时，选择电路956和957将“α”输出到对应乘法器958和959，并且在其它情况下，将“0”输出到对应乘法器958和959。

乘法器958和959将对应选择电路956或957的输出值(即“α”或“0”)与从似然值计算电路953输出的S2或S3的似然值进行相乘。相乘结果输出到在第二解码部分916中提供的串行化电路961。

因此，根据本实施例，考虑16QAM中最高2位比特与最低2位比特之间的关系，并且当对最高位比特执行过纠错时，通过将正值加到最低2位比特的似然值，修改最低2位比特的似然值。通过这种方式，可以更准确地计算似然值，从而能够改善纠错能力。

(实施例18)

本发明的实施例18是实施例1的一个变体，它与实施例1的不同之处在于，在第一解码部分114中，使用没有检测到错误的比特生成复制品(replica)，并且在通过从接收信号中减去复制品来抑制干扰波之后执行解调。

图49是根据本发明实施例18的无线通信系统的结构方框图。在图49所示的无线通信系统中，在发射装置100和接收装置1010之间执行无线通信。图49中与图1相同的部分分配有与图1相同的代码，并且省略它们的详细说明。图49所示的接收装置1010具有其中图1所示的接收装置110加有重新编码部分1017、M元调制部分1018、复制品生成部分1019以及加法器1020的结构。另外，在接收装置1010中，第二解码部分116的内部结构不同于图1所示的第二解码部分116。

重新编码部分1017对由第一解码部分114进行过解码的数据进行再次编码，并且将所得到的数据输出到M元调制部分1018。M元调制部分1018通过执行与发射装置100中的M元调制部分102相同的调制处理来生成符号，并且将所生成的符号输出到复制品生成部分1019。在本实施例中，在M元调制部分102中执行8PSK调制，因此在M元调制部分1018中也执行8PSK调制。

对于输入到复制品生成部分1019的符号，在M元调制部分1018中仅安排没有检测到错误的比特。复制品生成部分1019通过将从M元调制部分1018输出的符号与脉冲响应相乘(信道估计)，生成没有检测到错误的比特的复制品。

加法器1020从由缓冲区112输出的接收信号中减去由复制品生成部分1019生成的复制品。第二解调部分115对来自加法器1020的输出信号进行解码。

图50是图49所示的第一解调部分113、第一解码部分114和重新编码部分1017的内部结构方框图。图51是图49所示的第二解调部分115和第二解码部分1016的内部结构方框图。图50和图51中与图3或图4相同的部分分配有与图3或图4相同的代码，并且省略它们的详细说明。

纠错解码电路142到144将纠错解码结果输出到对应纠错编码电路1071到1073、开关电路1061到1063和开关电路1074到1076。

纠错编码电路1071到1073对从对应纠错解码电路142到144输出的解码结果再次执行纠错编码，并且将编码比特串输出到对应开关电路1074到1076。开关电路1074到1076参考从对应检错电路145到147输出的检错结果，并且对于没有检测到错误的比特，执行输出到交织电路1077。

交织电路1077根据预定规则再次排列没有检测到错误的比特所对应的输入比特串，并且将结果输出到M元调制部分1018。交织电路1077还将表示要生成复制品的符号的信号输出到复制品生成部分1019。

第二解码部分1016中的纠错解码电路162到164对解交织之后的比特执行纠错解码。在纠错解码电路162到164的解码结果中，对应开关电路1061到1063仅将在对应纠错解码电路142到144中没有检测到错误的比特输出到检错电路165到167和串行化电路168。

在其中数据流在M元调制之前经过纠错编码的传统通信系统中，除非无错状态的检测对于组成符号的所有比特都是可能的，不能生成复制品。在本实施例中，另一方面，如上所述，仅为没有检测到错误的比特生成复制品是可能的。因而，即使只在一个比特中没有检测到错误，也可以通过从接收信号中减去没有检测到错误的比特的复制品来减小干扰能量。

图52到图54是用于说明上述内容的信号布置图。图52A和图52B示出仅在S2中没有检测到错误的情况。图53A和图53B示出在S0和S1中没有检测到错误的情况，并且图54A和图54B示出在S0和S2中没有检测到错误的情况。图52A、图53A和图54A示出8PSK中的接收信号和复制品，并且图52B、图53B和图54B是示出在8PSK中从接收信号减去复制品之后的信号的信号布置图。

在图52A、图53A和图54A中，信号点11-1到11-8表示接收信号。图52A的信号点21-1到21-2、图53A的信号点31-1到31-4以及图54A的信号点41-1到41-4表示复制品。在图54的情况下，根据S2存在两种复制品可能性-信号点41-1和41-2以及信号点41-3和41-4，在本例中，信号点41-1和41-2的概率相当高。

图52B的信号点22-1到22-8、图53B的信号点32-1到32-8以及图54B的信号点42-1到42-4表示从接收信号减去复制品之后的信号。

在图52到54中，在消除复制品的前后，平均符号功率，即原点与信号点间距离的均方根，大约为0.57倍、0.15倍以及0.15倍(在信号点42-1和42-2的情况下)或0.85倍(在信号点42-3和42-4的情况下)。

因此，根据本实施例，通过仅为没有检测到错误的比特生成复制品，并且从接收信号中减去复制品，可以有效地抑制干扰。因而，通过根据经过干扰抑制的接收信号执行解调处理，能以高精确度执行解调处理。

当生成复制品时，应使所提供的干扰功率最低。这相当于使所提供的平均符号功率最小。为了获得这种复制品，使用最小二乘法。最小二乘法如下面方程(1)所示。

方程(1)

$A=\frac{1}{N}\underset{X=1}{\overset{N}{\mathrm{\Σ}}}{|S\left(X\right)-R|}^2$

$\frac{\∂A}{\∂R}=0$

在方程(1)中，S(X)是候选信号，R是复制品，并且N是S(X)的数目。当计算对所有可能获得的S(X)减去R之后的平均功率，并且以对R求偏导为0的方式获得复制品R时，复制品的实数部分是候选S(X)实数部分的平均值，并且其虚数部分是候选S(X)虚数部分的平均值。

例如，在图52A中，如果确认S0处于Q轴的左边，则Q轴左边的4点的平均值为最优复制品。类似地，如果如图54A所示确认S0和S2，则存在2个候选点，并且2点的平均值为最优复制品。确定最优复制品的上述方法对于任何类型的调制方法都是相同的。

另外，在减去复制品之前的阶段，存在通过在检测到错误的信号内减去复制品来对错误进行纠正的情况。在这种情况下，通过在加入最新获得的没有检测到错误的比特之后再次生成复制品，并且在从接收信号中减去该复制品之后再次执行解调，可以进一步减小干扰功率，并且改善纠错编码能力。如果对计算量存在限制，在特定次数之后，就不再继续。该接收方法的流程如图55的流程图所示。在图55中，k表示重复次数，i表示检错单元号，M表示检错单元的总数，并且Z表示重复最大次数。

通过减除复制品能够减小干扰功率，当导频符号在那个干扰范围之内，通过在减除复制品之后使用导频符号执行信道估计，改善信道估计精确度。然后，通过每次减去复制品时执行信道估计并更新信道估计，可以进一步改善能力。该接收方法的流程如图56所示。在图56中，信道估计功能加到图55中的功能，虽然仅在开始图55的处理流程之前执行一次信道估计，但是在图56中，还在处理流程循环中执行信道估计。在图56中，k表示重复次数，i表示检错单元号，M表示检错单元的总数，并且Z表示最大重复次数。

本实施例还可以应用于不同于8PSK的调制方法。下面描述本实施例应用于16QAM的情况。当使用16QAM时，图49到图50中的每块具有4个序列。

图57到图60是用于16QAM的信号布置图。图57示出仅在S0中没有检测到错误的情况。图58示出在S0和S1中没有检测到错误的情况，图59示出在S0和S2中没有检测到错误的情况，并且图60示出在S0、S1和S2中没有检测到错误的情况。图57A、图58A、图59A和图60A示出16QAM中的接收信号和复制品，并且图57B、图58B、图59B和图60B是示出在16QAM中从接收信号减去复制品之后的信号的信号布置图。

在图57A、图58A、图59A和图60A中，信号点51-1到51-16表示接收信号。图57A的信号点61-1和61-2、图58A的信号点71-1到71-4、图59A的信号点81-1到81-4以及图60A的信号点91-1到91-8表示复制品。

图57B的信号点62-1到62-16、图58B的信号点72-1到72-16、图59B的信号点82-1到82-16以及图60B的信号点92-1到92-16表示从接收信号减去复制品之后的信号。

在图57到60中，在消除复制品的前后，平均符号功率，即原点与信号点间距离的均方根，为0.6倍、0.2倍、0.5倍以及0.1倍。

(实施例19)

本发明的实施例19是实施例18的一个变体，它与实施例18的不同之处在于在接收时执行路径合并。

图61是根据本发明实施例19的无线通信系统的结构方框图。在图61所示的无线通信系统中，在发射装置100和接收装置1110之间执行无线通信。图61中与图49相同的部分分配有与图49相同的代码，并且省略它们的详细说明。图61中的接收装置1110具有其中图49所示的接收装置1010加有路径合并电路1111、延迟电路1112和路径合并电路1113的结构。接收装置1110的结构还包括复制品生成部分1019和两个加法器1020。

路径合并电路1111对从缓冲区112输出的接收信号主波和从延迟电路1112输出的延迟波执行路径合并。复制品生成部分1019-1根据来自M元调制部分1018的输出信号，生成主波的复制品，并且复制品生成部分1019-2根据来自M元调制部分1018的输出信号，生成延迟波的复制品。

加法器1020-1从由缓冲区112输出的主波减去由复制品生成部分1019-1生成的延迟波复制品，并且将结果输出到路径合并电路1113。加法器1020-2从由缓冲区112输出的延迟波减去由复制品生成部分1019-2生成的延迟波复制品，并且将结果输出到路径合并电路1113。路径合并电路1113合并来自加法器1020-1和1020-2的输出信号，并且将所得到的信号输出到第二解调部分115。

因此，根据本实施例，当通过合并多个路径执行接收时，为各个路径生成复制品，并且在每个路径中，从接收信号中仅减去所生成复制品中与相应路径不同的路径的复制品。通过这种方式，防止正交解调中的确定规则由于减去路径自身的复制品而被无意改变是可能的。通过从接收信号中减去相互不同路径的复制品，并且合并以这种方式经过干扰抑制的多个路径的接收信号，抑制干扰，从而能够改善接收质量。

(实施例20)

本发明的实施例20是实施例18的一个变体，它与实施例18的不同之处在于还使用检测到错误的比特生成复制品。

图62是根据本发明实施例20的无线通信系统的接收装置的第一解调部分113、第一解码部分114和重新编码部分1017的内部结构方框图。图62中与图50相同的部分分配有与图50相同的代码，并且省略它们的详细说明。

当在检错电路145到147中没有检测到错误时，对应开关电路1171到1173将“α”输出到对应乘法器1174到1176。另一方面，当在检错电路145到147中检测到错误时，对应开关电路1171到1173将“β”输出到对应乘法器1174到1176。在此，α≥β。

乘法器1174到1176将来自对应开关电路1171到1173的输出值与来自纠错编码电路1071到1073的输出比特进行相乘。通过这种方式，乘法器1174到1176根据在由纠错编码电路1071到1073生成的编码比特串中是否存在错误，分配权值。

(实施例21)

在实施例18到20中，如果在一个符号中存在没有检测到错误的比特，则可以使用它生成复制品，并且通过从接收信号中减去该复制品，生成经过纠错的比特。如果纠正更多的比特错误，就可以生成更准确的复制品，并且如果重复这一过程，就可以纠正更多的比特错误。

因此，当在发射装置的检错单元中预先分配质量(quality)差异时，高质量比特是以几乎无错的方式进行解码的，并且通过生成复制品并且将它从接收信号中减去，预期也可以纠正低质量比特的顺序错误，并且可以改善整体纠错能力。因此，预先分配质量差异给多个检错单元信号在改善纠错能力上是极其有效的。实施例21描述预先将质量差异分配给多个检错单元信号的情况。

图63是根据本发明实施例21的发射装置的结构方框图，并且示出根据发射功率分配质量差异的情况。在图63中，发射数据首先输入到并行化电路1201。并行化电路1201将发射数据并行化为2个序列，并且将其输出到检错比特加入电路1202和1203。检错比特加入电路1202和1203针对每个预定检错单元将检错比特加到来自并行化电路1201的输入比特。乘法器1204放大从检错比特加入电路1203输出的编码比特串，并且相对于检错比特加入电路1202分配质量差异。M元调制部分1205对从检错比特加入电路1202和乘法器1204输出的编码比特串执行M元调制，对调制信号执行预定无线发射处理，如向上转换和频率转换，并且通过天线1206执行结果信号的无线发射。通过上述结构，根据发射功率将质量差异分配给发射数据是可能的。

在此，当使用其中质量逐比特不同的调制方法如16QAM或8PSK时，每个比特的质量原本就不同。图64是根据本发明实施例21的发射装置的结构方框图，示出在16QAM中将不同检错单元的信号分配给高阶比特(S0、S1)和低阶比特(S2、S3)的情况。

图64中与图63相同的部分分配有与图63相同的代码，并且省略它们的详细说明。并行化电路1211将从检错比特加入电路1202输出的编码比特串的高阶比特(S0，S1)并行化为2个序列，并且将其输出到16QAM调制部分1213。并行化电路1212将从检错比特加入电路1203输出的编码比特串的低阶比特(S2，S3)并行化为2个序列，并且将其输出到16QAM调制部分1213。16QAM调制部分1213对从并行化电路1211和并行化电路1212输出的编码比特串执行16QAM调制，对调制信号执行预定无线发射处理，如向上转换和频率转换，并且通过天线1206执行结果信号的无线发射。

在这种情况下，分配给高阶比特的检错单元信号的质量更好，并且即使在使用差精确度的信道估计和处于存在大量多径干扰的条件下时，在一定的程度上对高阶比特进行解调也是可能的。只要在具有高阶比特的检错单元中没有检测到错误，使用它生成复制品是可能的，因此对具有低阶比特的检错单元中的比特执行无错解调也是可能的。

另外，检错单元越大，检测到错误的可能性就越大，并且通过设置多个检错单元大小(size)，可以为每个检错单元分配质量差异。图65是根据本发明实施例21的发射装置的结构方框图，示出通过设置多个检错单元大小分配质量差异的情况。图65中与图63相同的部分分配有与图63相同的代码，并且省略它们的详细说明。

在图65中，检错比特加入电路1221和1222针对每个预定检错单元将检错比特加到来自并行化电路1201的输入比特。然而，输入到检错比特加入电路1221的比特数目是输入到检错比特加入电路1222的比特数目的两倍。因此，输入到检错比特加入电路1222的比特检测到错误的概率更低。混合部分1223混合从检错比特加入电路1221和检错比特加入电路1222输出的编码比特串，并且将所得到的比特串输出到M元调制部分1205。通过上述结构，根据检错单元大小将质量差异分配给发射数据是可能的。

另外，在纠错编码处理中，根据编码速率和码选择方法为每个检错单元分配质量差异是可能的。图66是根据本发明实施例21的发射装置的结构方框图，示出根据编码速率和码选择方法为每个检错单元分配质量差异的情况。图66中与图63相同的部分分配有与图63相同的代码，并且省略它们的详细说明。

在图66中，卷积编码电路1231对从检错比特加入电路1202输出的编码比特串执行编码速率为1/2的卷积编码，并且卷积编码电路1232对从检错比特加入电路1203输出的编码比特串执行编码速率为3/4的卷积编码。因为卷积编码电路1231的编码速率更小，所以它的质量好于卷积编码电路1232。通过上述结构，改变编码速率来为发射数据分配质量差异是可能的。

采用CDMA，传输质量可以通过码片数目(扩频因子)和功率(每个纠错单元的功率比)进行精细的控制。因此通过控制这些因子为每个检错单元分配质量差异是可能的。图67是根据本发明实施例21的发射装置的结构方框图，示出根据扩频因子分配质量差异的情况。图67中与图63相同的部分分配有与图63相同的代码，并且省略它们的详细说明。

在图67中，扩频电路1241使用扩频因子16对从检错比特加入电路1202输出的编码比特串进行扩频，并且扩频电路1242使用扩频因子32对从检错比特加入电路1203输出的编码比特串进行扩频。因为扩频电路1242的扩频因子更大，所以它的质量好于扩频电路1241。通过上述结构，改变扩频因子来为发射数据分配质量差异是可能的。

因此，根据本实施例，在发射装置中可以将预定质量差异分配给多个检错单元信号，从而能够改善接收装置的纠错能力。

(实施例22)

本发明的实施例22是实施例18的一个变体，其中，当消除干扰时，仅为预先知道其平均质量好的比特消除干扰，而与检错单元无关。在消除干扰的初始阶段，特别是如果使用很可能出错的比特生成复制品，实际上将增加干扰，因此该方法是非常有效的。例如，预先知道质量好包括如实施例21所示的情况，其中，分配轻微的质量差异或者由于M元调制例如16QAM的固有质量差异。

在本实施例中，以8PSK为例进行描述。图68是根据本发明实施例22的无线通信系统的结构方框图。在图68所示的无线通信系统中，在发射装置100和接收装置1310之间执行无线通信。图68中与图49相同的部分分配有与图49相同的代码，并且省略它们的详细说明。图68的接收装置1310具有其中图49所示的接收装置1010加有交织部分1317而不是重新编码部分1017的结构。图69是图68所示的第一解调部分113、第一解码部分114和交织部分1317的内部结构方框图。图69中与图50相同的部分分配有与图50相同的代码，并且省略它们的详细说明。

在8PSK中，已知S0和S1的平均质量好，而S2的平均质量差。因此，在图68所示的接收装置1310中，从解交织电路141输出的S0和S1还输出到交织部分1317的交织电路1371。

交织电路1371使用与在发射装置中提供的交织电路128相同的规则对比特串S0和S1进行排列。M元调制部分1018通过执行与在发射装置中提供的M元调制部分102相同的调制处理来生成符号，并且将所生成的符号输出到复制品生成部分1019。

对于输入到复制品生成部分1019的符号，在M元调制部分1018中仅安排S0和S1。复制品生成部分1019通过将从M元调制部分1018输出的符号与脉冲响应相乘(信道估计)，生成比特S0和S1的复制品。随着阶段的发展，如果整体质量变好，切换到对所有比特执行该过程也是可能的。

因此，根据本实施例，通过仅为预先知道其平均质量好的比特生成复制品，并且从接收信号中减去复制品，可以有效地抑制干扰。因而，通过根据其中经过干扰抑制的接收信号执行解调处理，可以执行高精确度解调处理。

在发射方装置中可以执行任何类型的编码。因此，采用16QAM等，可以仅为高阶比特减小干扰功率，但是不为低阶比特减小干扰功率，因此仅使用S0和S1是特别有效的。这同样适用于64QAM，但是由于64QAM中存在三个质量等级，因此随着阶段的发展顺序增加反映-模式S0和S1、S0到S3、S3到S5中-比特的数目，可以预期到效果。

(实施例23)

本发明的实施例23几乎与实施例22相同，而它与实施例22的不同之处在于，即使在高质量比特中也只选择具有高似然值的比特之后，生成复制品。这是考虑到这样的事实：即使对于平均质量高的比特，也不是所有比特都具有相同的质量。例如，采用8PSK，虽然S0和S1的平均质量高，但是它们的质量根据低阶比特S2而不同。

图70是根据本发明实施例23的无线通信系统的接收装置的第一解调部分113、第一解码部分114和交织部分1317的内部结构方框图。图70中与图69相同的部分分配有与图69相同的代码，并且省略它们的详细说明。

在图70所示的交织部分1317中，确定电路1372和1373确定S0和S1的似然值与阈值的大小关系，并且控制开关电路1374和1375，从而仅为其似然值大于阈值的比特将来自解交织电路141的输出信号输出到交织电路1371。

通过以这种方式从高质量的比特中根据似然值作进一步的选择之后生成复制品，并且从接收信号中减去复制品，可以有效地抑制干扰。因而，通过根据经过干扰抑制的接收信号执行解调处理，可以执行高精确度解调处理。

根据在解调的时候到判定轴的距离等，获得似然值，它是用来从较高等级中选择一定数目和是否超过特定阈值的基础，采用哪一种方法进行选择都是可能的。

(实施例24)

如同实施例23，本发明的实施例24考虑这样的事实：即使对于平均质量高的比特，也不是所有比特都具有相同的质量，但是不同之处在于，通过与高质量比特的进一步相乘生成复制品来消除干扰。

在本实施例中，以16QAM为例进行描述。图71是根据本发明实施例24的无线通信系统的接收装置的结构方框图。在图71所示的无线通信系统中，在发射装置100和接收装置1410之间执行无线通信。图71中与图69相同的部分分配有与图69相同的代码，并且省略它们的详细说明。在16QAM中，I路(I-side)和Q路(Q-side)信号是独立的，因此接收装置1410从S0创建I路复制品，并且从S1创建Q路复制品。

在图71所示的接收装置1410中，I路复制品生成部分1411生成S0的复制品，并且乘法器1412将I路复制品生成部分1411的输出信号与S0的似然值进行相乘。类似地，Q路复制品生成部分1413生成S1的复制品，并且乘法器1414将Q路复制品生成部分1413的输出信号与S1的似然值进行相乘。然后，加法器1415将来自乘法器1412的输出信号和来自乘法器1414的输出信号相加在一起，并且将所得到的信号输出到加法器1020。

通过以这种方式将高质量比特的复制品与它的似然值作进一步的相乘来生成复制品，并且从接收信号中减去复制品，比特的完善性(soundness)越大，干扰消除效果就越大，从而能够有效地抑制干扰。因而，通过根据经过干扰抑制的接收信号执行解调处理，可以执行高精确度解调处理。在从具有低似然值的比特生成的复制品的情况下，它的大小是小的，从而干扰消除效果也小，因此即使确定是错误的，破坏也将是微小的，并且对解调精确度的影响也小。

(实施例25)

本实施例组合实施例17到21以及实施例22到24。由于没有检测到错误的单元信号明显正确，因此没有检测到错误的所有信号即使质量差，也都用于生成复制品。此时，可以执行实施例23或实施例24中的似然值反映类型。而且，降低检测到错误的单元信号的似然值也是有效的。

图72是根据本发明实施例25的无线通信系统的接收装置的第一解调部分113、第一解码部分114和交织部分1317的内部结构方框图，并且示出当组合实施例18和实施例22时使用8PSK的例子。图72中与图69相同的部分分配有与图69相同的代码，并且省略它们的详细说明。

开关电路1376根据检错电路147的检测结果仅将没有检测到错误的S2输出到交织电路1371。

通过以这种方式使用没有检测到错误的低质量比特，进一步提高错误抑制效果。如果这与实施例19相结合，则进一步提高效果，其中，没有检测到错误的单元比特可以用于生成复制品而与似然值的大小无关。如果与实施例20相结合，则进一步提高效果，其中，因为没有检测到错误的单元比特的完善性是完美的，所以可以使用似然值1来生成复制品而与接收似然值无关。

(实施例26)

在本实施例中，描述本发明的数字无线通信系统中的一种重新发射方法，在该系统中，设有多个检错单元，并且针对每个检错单元对数据进行检错编码，在该方法中，检测到错误的单元的比特在重新发射时分配到相同的比特，并且新发射数据分配到没有检测到错误的单元的比特所分配的比特。如果此时不存在新数据，可以采用减小M元值的数目的方式执行重新发射。

图73A、图73B和图73C是说明本实施例的重新发射方法的信号布置图。图73A、图73B和图73C示出在16QAM中仅有S0和S1为没有检测到错误的单元的情况。图73A示出开始发射的数据(1，1，1，1)，并且图73B示出对S0和S1最新发射和对S2和S3重新发射的数据(0，1，1，1)。图73C示出合并重新发射的S2和S3(1，1)的状态。

可以看出图73C中信号间的距离明显大于图73A(噪声幅度为sqrt(2)倍，但信号间的距离为两倍，因此特性提高3dB)。另外，因为这些比特是最低2位比特S2和S3，所以可以看出它们在第一象限中用QPSK类型映射表示。在16QAM的情况下，存储规则如下所示(其中，RI表示接收信号的实数部分，RQ表示接收信号的虚数部分，MI表示要存储的信号的实数部分，并且MQ表示要存储的信号的虚数部分。)

MI：如果S0＝0，则[如果RI＞0，则MI＝0，否则MI＝-MI]

           否则，[如果RI＜0，则MI＝0，否则MI＝MI]

MQ：如果S1＝1，则[如果RQ＞0，则MQ＝0，否则MQ＝-MQ]

           否则，[如果RQ＜0，则MQ＝0，否则MQ＝MQ]

当执行合并时，首先为接收信号的实数部分和虚数部分获得绝对值。

通过以这种方式重新发射检测到错误的单元的比特来执行合并，质量改善和错误消失的可能性提高。如果仍然检测到错误，可以再次执行重新发射，并且可以执行任意次数。这可以认为是一种称作混合型ARQ的技术。

图73A、图73B和图73C示出重新发射信号的大小与初始信号的大小相同的例子，但是即使大小由于衰落波动等而不同，使用也仍然是可能的。另外，在本发明中，调制方法和合并方法是无关紧要的。

而且，在图73A、图73B和图73C中，所示出的情况例子是在S0和S1中没有检测到错误，但是在仅S0的情况下，信号点保持为第一象限和第四象限中的8个候选点，并且能以高精确度执行S1、S2和S3的解调。在仅S1的情况下，信号点保持为第一象限和第二象限中的8个候选点，并且能以高精确度执行S0、S2和S3的解调。并且在S0和S2的情况下，4个候选点保持在Q轴上，并且能以高精确度执行S1和S3的解调。采用64QAM或更高的M元数目，对于低阶比特，通过在高阶比特解调的时候计算接收信号的绝对值，然后通过减去固定值将它转换为新接收信号，从而判定轴通过原点，当继续向下的时候重复这一过程，并且当到达检测到错误的阶段时执行与上述相同的操作，获得类似的效果。

另外，当使用上述实施例17到25所示的干扰消除类型执行重新发射时，通过在接收信号内减去没有检测到错误的单元，然后执行映射转换，存储转换之后的信号，并且执行重新发射信号的合并，可以改善重新发射之后的信号质量，而且可以减小接收缓冲区的容量。

这样的原因是使用传统系统，如果一个符号中混合有要重新发射的比特和不要重新发射的比特，则逐比特地执行分析，并且为每个比特获得似然值，并且必须保存这些似然值，而当使用本实施例时，仅需要保存消除干扰之后的接收符号。

例如，采用16QAM，考虑仅在S0中没有检测到错误的单元的情况，通常不仅对S1、S2和S3中的每个，还对重新发射信号存储软判定值，并且，需要逐比特地执行分析，然后执行各个序列的合并，但是执行对除S0之外的符号的映射转换并且对它进行存储是可能的，并且当重新发射时，在S0中放置新信息，并且在S1、S2和S3中放置与第一次相同的信号，并且合并这两个信号，在这种情况下，只需要一般存储方法的缓存区容量的1/3。对于合并，可以使用最大比合并等。在本例中，可以使用一般解调对在与重新发射数据相同的信号中发送的新S0进行解调。另外，如果根据合并之后的信号存在没有检测到错误的单元，可以使用它执行实施例1到25中的似然值更新和干扰消除类型。

(实施例27)

本发明的实施例27是实施例26的一个变体，并且描述一种方法，其中，当具有不同质量的比特分配给不同检错单元，并且在高质量比特中没有检测到错误，而在低质量比特中检测到错误时，检测到错误的单元的比特在重新发射时分配到高质量比特，并且新发射数据在发射时分配到由于上述分配改变而变空的比特。如果此时不存在新数据，可以采用减小M元值的方式执行重新发射。

图74A、图74B和图74C是说明本实施例的重新发射方法的信号布置图。图74A、图74B和图74C示出在16QAM中仅有S0和S1为没有检测到错误的单元的情况。图74A示出开始发射的数据(1，1，1，1)，并且图74B示出对S0和S1重新发射并且对S0和S1最新发射的数据(1，1，0，1)(第一次发射的S2和S3的数据置于S0和S1)。图74C示出合并重新发射数据的状态。

可以看出图74C中信号间的距离明显大于图74A(噪声幅度为sqrt(2)倍，但是当重新发射时分配改为高质量比特，从而信号幅度为两倍或四倍，并且性能平均提高7dB)。另外，因为当重新发射时这些比特为最高2位比特S0和S1，所以使用以原点为中心的QPSK类型映射进行调制是可能的。在16QAM的情况下，存储规则如下所示(其中，RI表示接收信号的实数部分，RQ表示接收信号的虚数部分，MI表示要存储的信号的实数部分，并且MQ表示要存储的信号的虚数部分。)另外，rf表示基准大小(信号点间的距离)。MI：如果S0＝0，则MI＝MI+rf

            否则，MI＝-(MI-rf)

MQ：如果S1＝0，则MQ＝MQ+rf

           否则，MQ＝-(MQ-rf)

当执行合并时，对接收信号自身进行合并。

通过以这种方式将检测到错误的单元的比特分配到高质量比特进行重新发射来执行合并，质量改善和错误消失的可能性得以进一步的提高。如果仍然检测到错误，可以再次执行重新发射，并且可以执行任意次数。这可以认为是一种称作混合型ARQ的技术。

图74A、图74B和图74C示出重新发射信号的大小与初始信号的大小相同的例子，但是即使大小由于衰落波动等而不同，使用也仍然是可能的。另外，在本发明中，调制方法和合并方法是无关紧要的。

而且，在图74A、图74B和图74C中，所示出的情况例子是在S0和S1中没有检测到错误，但是在仅S0的情况下，第一次在S2中的信息第二次在S0中，并且通过与上述相同的合并类型进行高精确度解调是可能的；并且对于S1和S3，加入两个相同的项，因此3dB高精确度解调是可能的，并且在S2中存在新信息。在仅S1的情况下，第一次在S3中的信息第二次在S1中，并且通过与上述相同的合并类型进行高精确度解调是可能的；并且对于S0和S2，加入两个相同的项，因此3dB高精确度解调是可能的，并且在S3中存在新信息。并且在S0和S2的情况下，对于S1和S3，加入两个相同的项，因此3dB高精确度解调是可能的，并且在S0和S2中存在新信息。采用64QAM或更高的M元数目，对于低阶比特，通过在高阶比特解调的时候计算接收信号的绝对值，然后通过减去固定值将它转换为新接收信号，从而判定轴通过原点，当继续向下的时候重复这一过程，并且当到达检测到错误的阶段时执行与上述相同的操作，获得类似的效果。

另外，如在实施例26中，当使用上述实施例17到25所示的干扰消除类型执行重新发射时，通过在接收信号内减去没有检测到错误的单元，然后执行映射转换，存储转换之后的信号，并且执行重新发射信号的合并，可以改善重新发射之后的信号质量，而且，可以减小接收缓冲区的容量。

例如，采用16QAM，考虑仅在S0中没有检测到错误的单元的情况，通常不仅对S1、S2和S3中的每个，还对重新发射信号存储软判定值，并且，需要逐比特地执行分析，然后执行各个序列的合并，但是执行对除S0之外的符号的映射转换并且对它进行存储是可能的，并且当重新发射时，在S0中放置原来放在S2中的信息，在S1和S3中放置与第一次相同的信号，在S2中放置新信息，并且合并这两个信号，在这种情况下，只需要一般存储方法的缓存区容量的1/3。对于合并，可以使用最大比合并等。在本例中，可以使用一般解调对在与重新发射数据相同的信号中发送的新S2进行解调。另外，如果根据合并之后的信号存在没有检测到错误的单元，可以使用它执行实施例1到25中的似然值更新和干扰消除类型。

(实施例28)

本实施例涉及一种当发射放在具有质量差异的信号序列中的各个检错单元的信号时发送反馈值的方法。例如，如果假定存在七种质量差异，并且还存在与之对应的七个检错单元，则需要7比特反馈值来表示在各个检错单元中是否检测到错误。然而，如果存在相当大的质量差异，则对于高质量检错单元检测到错误的概率低，但是对于低质量检错单元没有检测到错误的概率低。而且，当如在上面实施例17到25中使用干扰消除器时，如果较高质量比特是未知的，则可能发生不能提取较低质量的比特。在这些情况下，简单地表示从较高质量项到哪点不存在错误是足够的。因此，即使存在7种检错单元，3比特信息也是足够的(足以表示8种情况，从“全部有问题”到“直到第7项都没有问题”)。

图75是示出根据本实施例的接收方装置的解调过程的流程图，其中，从较高质量项开始解调，并且当检测到错误时停止解调。因为在检测到错误的点可以因此不继续解调，所以这避免在能够执行解调的可能性很小时徒劳地执行计算，从而能够减小功耗。在图75中，I表示信号序列号，并且IMX表示信号序列号的最大值。

如果还使用实施例26和27的混合型ARQ类型，即使中途不继续计算，当重新发射时也可以合并接收信号，从而防止徒劳工作。另外，即使实际上所发射的检错单元数目是未知的，也只是对没有检测到错误的信号进行解调，并且仅执行一次多余的处理。使用实施例17到25中所使用的干扰消除类型进行合并也是可能的。

如上所述，根据本发明，发射装置以在一个传输单元中安排作为多个独立检错单元经过纠错编码的数据的方式执行发射，因此通过让接收装置针对每个独立检错单元对解码数据执行检错，并且根据检错结果修改每个比特的似然值，能够以高精确度计算似然值。通过使用以这种方式获得的似然值执行纠错解码，可以提高接收质量。而且，结合本发明和ARQ也改善传输效率。

本申请基于2001年2月27日提交的日本专利申请2001-106494号、2001年5月22日提交的日本专利申请2001-153098号和2001年6月11日提交的日本专利申请2001-176368号，在此将其全部内容引作参考。

工业应用

本发明适用于使用M元调制的数字无线通信系统中。

Claims (26)

1.一种数字无线通信系统，包括：

发射方装置，包括：

检错编码部分，在每个发送序列中设置多个检错单元，并且针对每个检错单元执行数据的检错编码；

M元调制部分，将分别在所述多个检错单元中经过检错编码的数据安排在一个传输单元中；和

发射部分，针对每个所述传输单元执行数据的无线发射；

以及

接收方装置，包括：

接收部分，接收从所述发射方装置发射的信号；

第一解码部分，对接收信号进行解码；

检错部分，针对每个检错单元检测所述第一解码部分的解码结果的错误；

复制品生成部分，使用属于在所述检错部分中没有检测到错误的检错单元的比特，生成复制品；

干扰消除部分，从接收信号中减去在所述复制品生成部分中生成的复制品；

似然值生成部分，对在所述干扰消除部分中消除了干扰的接收信号进行解调，并且生成候选似然值；

似然值修改部分，根据所述检错部分的检错结果，修改所述候选似然值；和

第二解码部分，使用在所述似然值修改部分中修改的似然值，执行纠错解码。

2.如权利要求1所述的数字无线通信系统，其中，所述似然值修改部分根据低阶比特的判定值，修改高阶比特的候选似然值。

3.如权利要求1所述的数字无线通信系统，其中，当所述M元调制部分采用使用2m(m为自然数)个信号点来确定接收信号的相位调制作为调制方法时，所述似然值修改部分根据低阶比特的判定值修改高阶比特的候选似然值。

4.如权利要求3所述的数字无线通信系统，其中，所述似然值修改部分根据第三高位比特的判定值，修改最高位比特的候选似然值和第二高位比特的候选似然值，从而其中一个似然值变大，而另一个似然值变小。

5.如权利要求1所述的数字无线通信系统，其中，当所述M元调制部分采用使用2m(m为自然数)个信号点来确定接收信号的相位幅度调制作为调制方法时，所述似然值修改部分根据低阶比特的判定值修改高阶比特的候选似然值。

6.如权利要求5所述的数字无线通信系统，其中，当所述M元调制部分采用16QAM作为调制方法时，所述似然值修改部分根据第三高位比特的判定值修改最高位比特的候选似然值，并且根据第四高位比特的判定值修改第二高位比特的候选似然值。

7.如权利要求1所述的数字无线通信系统，其中，所述复制品生成部分使根据属于没有检测到错误的检测单元的比特而确定的所有候选点的平均值为复制品。

8.如权利要求1所述的数字无线通信系统，其中，所述复制品生成部分对从接收信号中减去复制品之后的信号进行解调，并且如果与前面解调结果相比检错单元数目减小，再次生成包括属于不再检测到错误的单元的比特在内的新复制品，并且再次重复解调过程。

9.如权利要求1所述的数字无线通信系统，其中，所述接收方装置根据从接收信号中减去复制品之后的信号，更新信道估计。

10.如权利要求1所述的数字无线通信系统，其中，所述发射方装置为每个检错单元使用不同的质量，执行数据的无线发射。

11.如权利要求10所述的数字无线通信系统，其中，所述发射方装置通过控制发射功率，为每个检错单元分配质量差异。

12.如权利要求10所述的数字无线通信系统，其中，所述发射方装置在使用传输质量逐比特不同的调制方法时，通过逐比特地独立设置检错单元，为每个检错单元分配质量差异。

13.如权利要求10所述的数字无线通信系统，其中，所述发射方装置通过设置多个检错单元的大小，为每个检错单元分配质量差异。

14.如权利要求10所述的数字无线通信系统，其中，所述发射方装置通过使用多个纠错编码方法，为每个检错单元分配质量差异。

15.如权利要求10所述的数字无线通信系统，其中，所述发射方装置通过控制扩频比，为每个检错单元分配质量差异。

16.如权利要求1所述的数字无线通信系统，其中，所述复制品生成部分，仅使用由多个不同质量的比特组成的调制方法的高质量比特生成复制品。

17.如权利要求1所述的数字无线通信系统，其中，所述复制品生成部分，仅使用由多个不同质量的比特组成的调制方法的高质量比特中具有高似然值的比特生成复制品。

18.如权利要求1所述的数字无线通信系统，其中，所述复制品生成部分，选择由多个不同质量的比特组成的调制方法的高质量比特，并且生成其大小与所选比特的似然值成正比的复制品。

19.如权利要求1所述的数字无线通信系统，其中，所述复制品生成部分，生成由多个不同质量的比特组成的调制方法的高质量比特和属于没有检测到错误的检错单元的比特的复制品。

20.如权利要求1所述的数字无线通信系统，其中，发射方装置将接收方装置检测到错误的检错单元的比特再次分配到相同的比特，并且重新发射那个比特，并且将新信息分配到所述接收方装置没有检测到错误的单元的比特所分配的比特，并且发射那个比特。

21.如权利要求20所述的数字无线通信系统，其中，所述接收方装置存储在那个电平执行映射转换之后没有检测到错误的信号，并且还在执行合并之前执行重新发射信号的转换。

22.如权利要求1所述的数字无线通信系统，其中，发射方装置将接收方装置检测到错误的检错单元的比特重新分配到没有检测到错误的单元的比特所分配的更高阶比特，并且将新信息分配到那个比特先前所分配的比特。

23.如权利要求22所述的数字无线通信系统，其中，所述接收方装置存储在那个电平执行映射转换之后没有检测到错误的信号，并且直接执行重新发射信号的合并。

24.如权利要求1所述的数字无线通信系统，其中，发射方装置将不同检错单元的信号放在多个具有不同质量的序列中，并且执行对其的发射，并且接收方装置只向所述发射方装置报告从高质量单元开始依次有多少单元被正确接收。

25.一种接收装置，包括：

接收部分，接收经过针对每个检错单元的检错编码、经过检错编码之后成为相互不同的检错单元、并且安排在一个传输单元中的数据；

第一解码部分，对接收信号进行解码；

检错部分，针对每个检错单元检测所述第一解码部分的解码结果的错误；

复制品生成部分，使用属于在所述检错部分中没有检测到错误的检错单元的比特，生成复制品；

干扰消除部分，从接收信号中减去在所述复制品生成部分中生成的复制品；

似然值生成部分，对在所述干扰消除部分中消除了干扰的接收信号进行解调，并且生成候选似然值；

似然值修改部分，根据所述检错部分的检错结果，修改所述候选似然值；以及

第二解码部分，使用在所述似然值修改部分中修改的似然值，执行纠错解码。

26.一种数据传输方法，其中：

在发射方装置中：

设置多个检错单元，并且针对每个检错单元执行数据的检错编码；

将分别在所述多个检错单元中经过检错编码的数据安排在一个传输单元中；和

针对每个所述传输单元执行数据的无线发射；

以及

在接收方装置中：

执行对从所述发射方装置发射的信号的无线接收；

对接收信号进行解码；

针对每个检错单元检测解码结果的错误；

使用属于在所述检错部分中没有检测到错误的检错单元的比特，生成复制品；

从接收信号中减去在所述复制品生成部分中生成的复制品；

对消除了干扰的接收信号进行解调，并且根据检错结果，修改所生成的候选似然值；以及

使用修改后的似然值，执行纠错解码。

Images