CN1231769A - 矩阵结构的led－陈列 - Google Patents

矩阵结构的led－陈列 Download PDF

Info

Publication number
CN1231769A
CN1231769A CN97198228.7A CN97198228A CN1231769A CN 1231769 A CN1231769 A CN 1231769A CN 97198228 A CN97198228 A CN 97198228A CN 1231769 A CN1231769 A CN 1231769A
Authority
CN
China
Prior art keywords
led
array
conductive layer
listed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97198228.7A
Other languages
English (en)
Inventor
E·尼尔施尔
W·维格莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1231769A publication Critical patent/CN1231769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

本发明涉及半导体衬底上的LED－阵列,特别适合在印刷机上使用,能够采用简单的方式对LED单独进行控制。为此要将LED通过分隔的方式分段设在印刷电路之中,连接到半导体上面的导电层上。分列控制的方式通过设在半导体衬底上面的导电层实现,导电层通过沟槽(10)分隔成单独的印刷电路。

Description

矩阵结构的LED-阵列
本发明涉及在半导体衬底上的LED的多列和行的LED阵列。其中的LED可分别单独控制，为此在半导体衬底的第一导电层上做成共用的电源接线端子。
按矩阵结构使用LED(发光二极管)，也称发光二极管业已广为传播。这种LED-阵列例如在LED显示屏和LED印刷机中找到用途。在此情况下，在一种半导体衬底上制成LED，在半导体衬底上做成共用的电源接线端子。为了使LED能够分别单独进行控制，还要将每个LED连接到线束的接头上。因此，需要有大量的线束供这种工艺使用，从而导致对LED的触点以及线束的接线工艺有严格的要求。由于存在这些难点，使收益受到越制。
本发明任务的基础是按照开头中的方式在一片半导体衬底上制造LED-阵列，使用尽可能少的线束接头，可以用特别简单的方法制造。
按照本发明就可以这样完成任务，即在半导体衬底中第一导电层的下面至少设置一层半绝缘层，并将第一层导电层用沟槽这样隔断，即要使沟槽至少要通到半绝缘层；要使第一绝缘层在构成长条状的印刷电路的情况下沿着LED成列的导电连接路径被隔断，使第一绝缘层的每条印刷电路都连接在一个电源接头上，用来将LED的分段连接接头连接到敷设在半导体衬底上的、连续的第二导电层上。这层导电层在形成另外的分列印刷电路的情况下又沿横向分割的，在敷设在半导体衬底上的、连续的第二导电层和敷设在半导体衬底上的第一导电层之间敷设一层绝缘层。
因此，本发明的基本思想在于，通过在两个平面上的两种印刷电路使LED能够分别进行单独控制。下层的印刷电路通过沟槽隔断，分割成所需的单独印刷电路。采用这种方式，可以大大减少必需的线束接头，制成外型尺寸特别小的LED-阵列。
LED-阵列优选这样的结构，即在半导体衬底中的第一导电层上构成供LED用的p-连接触点；在半导体衬底上的第二层导电层上构成供LED用的n-连接触点。通过利用半导体的特性的层件，使这种措施的实现特别简单。
在半导体衬底上的第二导电层优选金属制造，因为在半导体衬底上的金属化处理的制造方法特别容易，而又特别适合于作为制造p-连接触点使用。设在半导体衬底上的第二导电层和设在半导体衬底中的第一导电层之间的绝缘层也可以优选氧化物的层件。例如可以采用Al2O3。还可以改用例如Si3N4。
在一个优选实施例中，半导体衬底是用砷化镓(GaAs)制成的。在半导体的第二导电层是用p-掺杂GaAs制成的，至少半绝缘层是用非掺杂半绝缘GaAs层制成的。原则上还可以采用硅工艺制造LED-阵列。
用于隔断半导体衬底中第二导电层的沟槽优选分割蚀刻法制造。然后接着再沿着沟槽的走势在导电层之间制造绝缘层。在半导体衬底上的第二导电层也可以沿着沟槽的走势制造，然而仍然优选填充工艺将沟槽填实，然后跨越沟槽敷设第二导电层。
在本发明的一个实施例的优选改进方案中，采用跨接孔法在半导体的第一导电层中制成连接触点。这样可以在芯片上任意形成多个接头。采用这种方法既可以越过背面也可以越过平行走向的电源接线端子在LED侧的一端形成连接接头。在本发明的另一个改进方案中，采用绝缘埋层工艺制造至少半绝缘层。
按照本发明的LED-阵列可以在显示屏和多种其他用途中应用。然而本发明的LED阵列的特别优选用途是备有两列LED的LED-印刷机，用LED列构成一条印刷生产线。其中的两列LED优选交错排列的方式，借以平衡由工艺造成的LED的几何距离，能够形成一条畅通的印刷生产线。每对LED所需的两个连接触点优选设在LED-阵列对面的一端，这是因为采用这种方式能够使连接触点的连接特别简单。
在这种用途的场合下，所需线束接头的个数将减少到50％+2的线束接头。
以下参照四个实施例对本发明作详细说明。示意图所示如下所列：
图1按照实施例1采用分离刻蚀法制成按照本发明的LED阵列的俯视图；
图2如图1的LED阵列的横向剖面图；
图3按照实施例2采用充填技术制成按照本发明的LED阵列的俯视图；
图4如图3的LED阵列的横向剖面图；
图5按照实施例3采用跨孔技术制成按照本发明的LED阵列的俯视图；
图6如图5的LED阵列的横向剖面图；
图7按照实施例4采用预埋绝缘层技术制成按照本发明的LED阵列的俯视图；
图8如图7的LED阵列的横向剖面图；
在俯视图1中示出LED1到6，其中的1,3,5形成第一列；2,4,6形成第二列。在平行列中相邻的LED通过一层共用的n-金属化层连接，分别在各自的一端设有一个连接触点7。另外，还在LED-阵列对面的两端设有p-连接触点8和9。通过p-连接触点8将电位A导向LED的第一列(LED1,LED3,LED5；)，通过第二个p-连接触点9将电位B导向LED的第二列(LED2,LED4,LED6)。
图2是沿着连接图1所示LED1和2连线的剖面图。在一层半绝缘的GaAs层14上设有一层用p-掺杂GaAs层制成的导电层，有一个沟槽10将p-掺杂GaAs层分隔成两段，其中，p-掺杂GaAs层12连接在电位A上；p-掺杂GaAs层13连接在电位B上。在p-掺杂GaAs层上面形成一层n-掺杂GaAs区15，它与p-掺杂GaAs层构成pn-结，并且构成LED1和LED2。金属层16接触连接LED1和2，其终端截至n-连接触点，构成沟槽10的结构。如图1所示，LED1和2的端子与LED3和4的端子彼此电绝缘。金属层16和下方的导电p-连接触点被氧化物层11隔开。从而使其仅只和LED1和2保持接触。p-连接触点8用来将电位A引导到p-掺杂GaAs层12。p-连接触点9用来将电位B引导到p-掺杂GaAs层13。
在制造该LED-阵列时，先在半绝缘GaAs层14上外延生长一层p-掺杂GaAs层12,13，然后敷设一层n-掺杂GaAs层15。这样就在该处形成一个pn-结，用来构成LED1和2的结构。在第一道蚀刻工序中分割出LED1和2，然后再进行蚀入p-掺杂GaAs层12、13(也称为外延层)的蚀刻。在第三道工序中，制造沟槽10，将此时分离出p-掺杂外延层割断，借以制成供两个LED列使用的电位连接层12和13。在其上面敷设一层绝缘层，后者可以利用例如氧化铝(Al2O3)或者氮化硅(Si3N4)制造。在此以后，敷设一层金属层16，用它来分别接触连接两个相邻的LED。
在图3和图4中所示，是利用分离和填充工艺制成的一个LED阵列。因此，在图中采用与图1和2中所用的标号，其所指的意义也和图1和2中所指的相似。其与图1和2中不同指点在于此图中的沟槽10是在氧化淀积之后再用填充工艺进行的，此时用填充材料17将沟槽填满，这样就可以特别容易进行金属化加工和金属层的结构化加工，借以在有沟槽的状态下形成接触连接。除此以外，在进行n-掺杂GaAs层15的蚀刻，形成LED1和2时，还要留出一个区段18，在这上面形成n-连接触点7结构。这样就可以使连接触点7和LED1和2处于同一高度。在此过程中形成的小沟19也同样采用填充工艺填满，这样就可以使整个长度的n-金属化在同一个水平面上进行。就像在图1和2中的实施例1所描述的那样，金属化加工还包括LED2,4,6的范围，但不超出这个范围。
在图1至4中所示的实施例是在LED-阵列的两端设置p-连接触点8和9，并且直接和下方的导电层12和13接触连接。特别在阵列大于两列时使用的另一种接触连接方式是如图5,6所示的接触孔工艺(跨孔工艺)。p-连接触点8和9在图中位于LED-阵列的同一端，但却不设在同一水平面上。电位B的p-连接触点9是采用一种跨接孔工艺通过一个跨接孔20引导到半绝缘GaAs层14，然后引导到备有一层导电层21电路的半导体衬底的背面或者通过电路引导到p-掺杂GaAs层13。芯片背面的导电层21采用由氧化铝或氮化硅构成的背面钝化层25加以保护。导电引线21通过第二跨接孔穿过半绝缘GaAs层14引向外加的P+-掺杂GaAs层23,24。两者直接与p-掺杂GaAs层13连接。用于改善与导电引线21接触连接的附加的p+-GaAs层24通过跨接孔22引进，并且像p-掺杂GaAs层13那样准确地被沟槽10隔断。p+-GaAs层23接在电位A,p+-GaAs层24接在电位B。如果有多列LED，那就必须在芯片的背面敷设彼此互相平行的不同的印刷电路21，通过跨孔分别与相应的LED-列接触连接。除了供电位B用的p-连接触点9以外，还需要在半绝缘GaAs层14上敷设另一列p-连接触点。也可以改用连接触点，通过跨接孔接在芯片的背面。
本发明的另一个LED-阵列的实施例如图7和8所示。其中要将至少半绝缘GaAs层做成绝缘埋层结构，而不是像上述示例那样做成衬底。此处是使用p-掺杂GaAs层26，在上面外延生成一个p-掺杂GaAs层14。在上面接着按照通常的方式做成p-或p+-GaAs层12,13和一层n-掺杂GaAs层15。这些层件也是外延生长的。如上所述，进行分离LED和LED列的蚀刻和沟槽的蚀刻，必须达到半绝缘GaAs层13，也就是如图中所示，要达到p-掺杂GaAs衬底26，半绝缘GaAs层13在此处要做成埋设绝缘层。p-连接触点8接触连接p+-GaAs层12，借以构成供LED1用的p-接点。供电位B用的p-连接触点9直接设置在较低的水平面上的p-掺杂GaAs衬底26上，以衬底作导体使用，形成接至LED2的接点。这是通过一个p-扩散区27做成的。用来跨过半绝缘GaAs层14，连接p-掺杂GaAs衬底26和p+-GaAs层13。
参考符号表
1至6            LED
7               n-连接触点
8               p-连接触点(电位A)
9               p-连接触点(电位B)
10              沟槽
11              氧化层
12              p-掺杂GaAs层(电位A)
13              p-掺杂GaAs层(电位B)
14              半绝缘GaAs层
15              n-掺杂GaAs层
16              金属层
17              填充材料
18              在n-连接触点下方的区段
19              小沟
20              跨孔
21              电路
22              跨孔
23              p+-掺杂GaAs层(电位A)
24              p+-掺杂GaAs层(电位B)
25              背面钝化层
26          p-掺杂GaAs衬底
27          p-掺杂扩散区

Claims (14)

1．设在半导体衬底上的具有多行和多列的LED的LED-阵列，其中的LED(1,2,3,…6)分别可控，为此通过在半导体衬底上的第一导电层作导电连接，其特征在于：
在半导体衬底上的第一导电层下面设置一至少半绝缘层，
第一导电层通过沟槽(10)以此方式断流，使沟槽(10)至少抵达半绝缘层，将第一导电层在形成分开的印刷电路的情况下隔断成与LED(1,3,5；2,4,6)的分列电接头相对应的长条形状，
第一导电层的每条印刷电路与一个连接端子相连接，
在半导体衬底上设有连续的第二导电层，用来连接LED的分列连接接头(1,2,3,4,5,6)，该导电层在形成另外的分开的印刷电路的情况下沿横向隔断，
在第二导电层的下方和在第一导电层的上方设有绝缘层。
2．如权利要求1的LED-阵列，其特征在于：
半导体衬底中的第一导电层构成LED(1至6)的p-连接触点；
半导体衬底上面的第二导电层构成LED(1至6)的n-连接触点。
3．如权利要求1或2中的LED-阵列，其特征在于：
半导体衬底上的第二导电层是用金属层(16)构成的。
4．如上列权利要求之一的LED-阵列，其特征在于：
绝缘层是一层氧化物层(11)。
5．如上列权利要求之一的LED-阵列，其特征在于：
第二导电层是由p-掺杂的GaAs(12,13)构成的。
6．如上列权利要求之一的LED-阵列，其特征在于：
至少半绝缘层是由半绝缘GaAs层(14)构成的。
7．如上列权利要求之一的LED-阵列，其特征在于：
沟槽(10)是用分离蚀刻法制成的。
8．如上列权利要求之一的LED-阵列，其特征在于：
绝缘层的通长与沟槽(10)适配。
9．如上列权利要求之一的LED-阵列，其特征在于：
沟槽(10)是用填充技术填实的。
10．如上列权利要求之一的LED-阵列，其特征在于：
半导体中的第一导电层的连接触点(8,9)是用接触孔技术制成的。
11．如上列权利要求之一的LED-阵列，其特征在于：
至少半绝缘层是用掩埋绝缘层技术制成的。
12．如上列权利要求之一的LED-阵列，其特征在于：
LED-阵列是应用于备有两列LED的LED-印刷机中。
13．如上列权利要求之一的LED-阵列，其特征在于：
两列LED沿纵向彼此错开设置。
14．如上列权利要求之一的LED-阵列，其特征在于：
含有两个连接触点(8,9)，连接触点设在LED-阵列对面的一侧。
CN97198228.7A 1996-08-07 1997-07-31 矩阵结构的led－陈列 Pending CN1231769A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19631907A DE19631907A1 (de) 1996-08-07 1996-08-07 LED-Array in Matrixanordnung
DE19631907.2 1996-08-07

Publications (1)

Publication Number Publication Date
CN1231769A true CN1231769A (zh) 1999-10-13

Family

ID=7802052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97198228.7A Pending CN1231769A (zh) 1996-08-07 1997-07-31 矩阵结构的led－陈列

Country Status (5)

Country Link
EP (1) EP0917736A1 (zh)
JP (1) JP2000516035A (zh)
CN (1) CN1231769A (zh)
DE (1) DE19631907A1 (zh)
WO (1) WO1998006134A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383949A (zh) * 2012-05-04 2013-11-06 奇力光电科技股份有限公司 发光二极管结构及其制造方法
CN103700682A (zh) * 2012-05-04 2014-04-02 奇力光电科技股份有限公司 发光二极管结构及其制造方法
CN104218133A (zh) * 2014-08-26 2014-12-17 华灿光电股份有限公司 一种发光二极管芯片及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011318A1 (de) * 2000-03-13 2001-09-20 Visicontrol Ges Fuer Elektroni Vorrichtung zur Prüfung und/oder Vermessung von Prüflingen
GB0302580D0 (en) 2003-02-05 2003-03-12 Univ Strathclyde MICRO LEDs
US7994524B1 (en) * 2007-09-12 2011-08-09 David Yaunien Chung Vertically structured LED array light source

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0011418A1 (en) * 1978-11-20 1980-05-28 THE GENERAL ELECTRIC COMPANY, p.l.c. Manufacture of electroluminescent display devices
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
JPH04336260A (ja) * 1991-05-14 1992-11-24 Eastman Kodak Japan Kk 発光ダイオードプリンタヘッド
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383949A (zh) * 2012-05-04 2013-11-06 奇力光电科技股份有限公司 发光二极管结构及其制造方法
CN103700682A (zh) * 2012-05-04 2014-04-02 奇力光电科技股份有限公司 发光二极管结构及其制造方法
CN104218133A (zh) * 2014-08-26 2014-12-17 华灿光电股份有限公司 一种发光二极管芯片及其制造方法

Also Published As

Publication number Publication date
JP2000516035A (ja) 2000-11-28
EP0917736A1 (de) 1999-05-26
WO1998006134A1 (de) 1998-02-12
DE19631907A1 (de) 1998-02-12

Similar Documents

Publication Publication Date Title
US5449926A (en) High density LED arrays with semiconductor interconnects
DE10213464B4 (de) Auf einem hochohmigen Substrat gebildetes monolithisches LED-Array
CN1770486A (zh) 半导体发光器件及其制造方法
CN1314082C (zh) 双掩模沟槽肖特基整流器及其制造方法
CN102959741A (zh) 光电子器件及其制造方法
CN102428581A (zh) 光电子器件
CN100367510C (zh) 具有边缘结构的半导体器件
CN103889643A (zh) 用于分割半导体器件复合件的方法
CN105702821A (zh) 半导体发光器件及其制造方法
CN1231769A (zh) 矩阵结构的led－陈列
KR100422028B1 (ko) 발광 다이오드 어레이 및 그 형성 방법
CN100442537C (zh) 半导体器件的端子结构及其制造方法
CN102856481A (zh) 半导体发光器件封装件
JP3340626B2 (ja) 発光ダイオードアレイ及びその製造方法
CN108172668B (zh) 一种发光二极管
CN114586184A (zh) 一种高压发光二极管
JP3681306B2 (ja) 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ
JP4114236B2 (ja) 半導体発光装置
US11581369B2 (en) Semiconductor switch element and method of manufacturing the same
US10593588B2 (en) Electronic circuit comprising electrically insulating trenches
US4757357A (en) Light-emitting diode matrix with semi-insulating zones
CN111415931A (zh) 一种led芯片结构及其制作方法
CN114270544A (zh) 具有减少的吸收的器件和用于制造器件的方法
CN1723568A (zh) 半导体电路装置
CN217507377U (zh) 一种GaN基发光二极管结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication