CN103700682A - 发光二极管结构及其制造方法 - Google Patents

Abstract

本发明公开一种发光二极管结构及其制造方法，包含绝缘基板、发光二极管芯片、内连线层、第一电性电极垫、第二电性电极垫、绝缘反射层、第一电性接合垫及第二电性接合垫。发光二极管芯片包含邻接的平台结构与第一电性半导体层暴露部分、及第一隔离沟槽设于平台结构中。内连线层连接相邻二发光二极管芯片。第一电性电极垫及第二电性电极垫分别与二发光二极管芯片电连接。绝缘反射层覆盖内连线层、平台结构、第一电性电极垫与第二电性电极垫。第一电性接合垫及第二电性接合垫位于绝缘反射层上，且分别与第一电性电极垫及第二电性电极垫电连接。

Description

发光二极管结构及其制造方法

技术领域

本发明涉及一种发光结构，且特别是涉及一种发光二极管(LED)结构及其制造方法。

背景技术

目前，为了提升发光二极管整体的发光效率，而发展出利用打线方式来串联多个发光二极管芯片。由于打线方式有成本高生产良率低的问题，因此进一步发展出利用内建金属来进行多个发光二极管芯片的串联。

请参照图1，其是绘示一种传统串联的发光二极管结构的局部剖视图。此传统的串联发光二极管结构100是利用内建金属来串联多个发光二极管芯片。串联发光二极管结构100包含数个串联的发光二极管芯片，例如发光二极管芯片106a与106b。其中，这些发光二极管芯片106a与106b设置在绝缘基板102的表面104上。相邻的二发光二极管芯片106a与106b之间以隔离沟槽122隔开。而每个发光二极管芯片106a与106b包含依序堆叠在绝缘基板102的表面上的未掺杂半导体层108、第一电性半导体层110、主动层112、第二电性半导体层114与透明导电层116。

发光二极管芯片106a与106b均具有平台结构128与第一电性半导体层110的暴露部分130。发光二极管芯片106a的第一电性电极垫118a与第二电性电极垫120a分别设于第一电性半导体层110的暴露部分130与平台结构128上。同样地，发光二极管芯片106b的第一电性电极垫118b与第二电性电极垫120b分别设于第一电性半导体层110的暴露部分130与平台结构128上。

在发光二极管结构100中，绝缘层124覆盖在隔离沟槽122内，且延伸于此隔离沟槽122的开口外侧的发光二极管芯片106a的第一电性半导体层110、与发光二极管芯片106b的透明导电层116上，以电性隔离相邻的二发光二极管芯片106a与106b。而为了串联相邻的二发光二极管芯片106a与106b，发光二极管结构100具有内连线层126。内连线层126自发光二极管芯片106a的第一电性电极垫118a上，经由位在第一电性半导体层110的暴露部分130上方与隔离沟槽122内的绝缘层124，而延伸至相邻发光二极管芯片106b上的绝缘层124与第二电性电极垫120b上，以电性串联相邻的发光二极管芯片106a与106b。

由于此种串联式的发光二极管结构100利用较高的电压来加以驱动，因此驱动电路具有较高的效率。其次，相较于多个独立的发光二极管芯片，串联式的发光二极管结构100的电极垫面积小，因此发光二极管结构100具有较大的出光面积。再者，由于串联式的发光二极管结构100的电流可分散流动于每个小发光二极管芯片，因此电流分布较单一个大面积的发光二极管芯片均匀，故串联式的发光二极管结构100的发光效率较佳。

然而，由于这种传统的串联式发光二极管结构100的隔离沟槽122的底部需向下延伸至绝缘基板102的表面104。因此，隔离沟槽122的深宽比过高，导致绝缘层124的材料不易填入，而容易产生沉积不连续的情形，使得绝缘层124中易有破孔生成。故，后续沉积导电的内连线层126时，内连线层126的导电材料可能会填入绝缘层124的破孔中，而造成短路现象。

在串联式发光二极管结构100中，只要有其中一个发光二极管芯片106a或106b有短路现象，整个串联的发光二极管结构100就无法运转。因此，串联式发光二极管结构100的生产良率不佳。

此外，隔离沟槽122的深宽比过高也容易使内连线层126的沉积不连续，如此一来将造成内连线层126断线。在串联式发光二极管结构100中，只要有其中一个发光二极管芯片106a或106b有断线现象，整个串联的发光二极管结构100同样无法运转。因此，此种串联式发光二极管结构100的生产良率不佳。

发明内容

因此，本发明的一目的在于提供一种发光二极管结构，其由多个发光二极管芯片串联而成，而具有排列密与高光效等优势。

本发明的另一目的在于提供一种发光二极管结构及其制造方法，其包含绝缘反射层覆盖在每个发光二极管芯片的内连线、平台结构与第一电性半导体层暴露部分上，因此可利用倒装方式进行封装，而达到高散热、免打线与低热阻等功效。

本发明的又一目的在于提供一种发光二极管结构及其制造方法，其内连线层是从相邻发光二极管芯片之一者的第一电性半导体层的暴露部分，直接经由另一者的平台结构的侧面而延伸至此平台结构上。因此，可大幅降低内连线层的深宽比，而可有效提升内连线层沉积时的阶梯覆盖能力，进而可避免内连线层沉积时产生断线。

本发明的再一目的在于提供一种发光二极管结构及其制造方法，其发光二极管芯片的平台结构可具有梯形倾斜侧面，因此可进一步提升内连线层的阶梯覆盖能力，而更有效解决内连线层断线的问题。

本发明的再一目的在于提供一种发光二极管结构及其制造方法，其发光二极管芯片的发光区域与相邻的发光二极管芯片的第一电性半导体层之间以隔离沟槽隔开，且隔离沟槽中仅填充绝缘层而无导电材料。再加上，隔离沟槽的开口上可额外设置电流阻障层来加以电性隔绝。因此，纵使隔离沟槽内的绝缘层沉积不连续，在隔离沟槽内无导电材料的情况下，发光区域中也不会有短路的问题产生。

本发明的再一目的在于提供一种发光二极管结构及其制造方法，其内连线层可直接从相邻发光二极管芯片之一者上方的介电层中的接触孔经由介电层上方延伸至另一者上方的介电层中的接触孔。因此，导电材料可不需要填充在相邻二发光二极管芯片之间的隔离沟槽中，因而可解决内连线层断线的问题。

本发明的再一目的在于提供一种发光二极管结构及其制造方法，其可有效解决短路与断线的问题，因此可大幅提升串联发光二极管结构的生产良率，进而可降低制作成本。

本发明的再一目的在于提供一种发光二极管结构及其制造方法，其可有效解决短路与断线的问题，因此可无需仰赖逆向漏电流的检测手段，而通过顺逆向电流的检测，即可顺利确认发光二极管结构中的短路缺陷。

根据本发明的上述目的，提出一种发光二极管结构。此发光二极管结构包含一绝缘基板、多个发光二极管芯片、多个内连线层、一第一电性电极垫、一第二电性电极垫、一绝缘反射层、一第一电性接合垫以及一第二电性接合垫。每一发光二极管芯片包含一外延层，此外延层包含依序堆叠在绝缘基板的一表面上的一第一电性半导体层、一主动层以及一第二电性半导体层，且每一发光二极管芯片包含邻接的一平台结构与一第一电性半导体层暴露部分、以及一第一隔离沟槽，第一隔离沟槽设于平台结构中。前述的多个内连线层分别连接发光二极管芯片的相邻二者。第一电性电极垫及第二电性电极垫分别设于发光二极管芯片的一第一者与一第二者上，且分别与第一者的第一电性半导体层暴露部分及第二者的第二电性半导体层电连接。绝缘反射层覆盖在前述的内连线层、平台结构、第一电性电极垫与第二电性电极垫上。其中，此绝缘反射层具有至少一第一贯穿孔与至少一第二贯穿孔分别暴露出部分的第一电性电极垫与第二电性电极垫。第一电性接合垫位于部分的绝缘反射层上，且经过至少一第一贯穿孔而与第一电性电极垫电连接。第二电性接合垫位于另一部分的绝缘反射层上，并与第一电性接合垫分离，且经过至少一第二贯穿孔而与第二电性电极垫电连接。

依据本发明的一实施例，上述每一发光二极管芯片还包含一绝缘层，此绝缘层填入第一隔离沟槽中，以封住第一隔离沟槽的一开口。

依据本发明的另一实施例，上述每一发光二极管芯片还包含一电流阻障层介于平台结构上的内连线层与绝缘层之间。

依据本发明的又一实施例，上述每一发光二极管芯片还包含一透明导电层延伸于平台结构的第二电性半导体层上，且介于平台结构上的内连线层与电流阻障层之间。

依据本发明的再一实施例，上述每一发光二极管芯片还包含一介电层设于外延层上，且每一发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿介电层。此外，第一隔离沟槽介于发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。再者，每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中。而且，绝缘反射层还覆盖在介电层上。

依据本发明的再一实施例，上述每一发光二极管芯片还包含一透明导电层介于介电层与外延层之间。其次，第一电性接触孔的一底部暴露出第一电性半导体层暴露部分。而且，第二电性接触孔的一底部暴露出该透明导电层。

依据本发明的再一实施例，上述每一发光二极管芯片还包含至少一电流阻障层介于第二电性接触孔的底部与外延层之间。

依据本发明的再一实施例，在上述每一发光二极管芯片中，外延层具有一凹槽，凹槽的一底部暴露出第一电性半导体层暴露部分，第一电性接触孔暴露出凹槽的底部的一部分，且介电层覆盖在凹槽的一侧壁上。

依据本发明的再一实施例，上述每一发光二极管芯片还包含至少一绝缘衬层覆盖在第一电性接触孔的一侧壁上。

根据本发明的上述目的，另提出一种发光二极管结构的制造方法，包含下列步骤。提供一绝缘基板。形成一外延结构。其中，外延结构包含依序堆叠在绝缘基板的一表面上的一第一电性半导体层、一主动层与一第二电性半导体层。形成多个第一隔离沟槽与多个第二隔离沟槽于外延结构中，以定义出多个发光二极管芯片的多个外延层。其中，第一隔离沟槽分别与第二隔离沟槽邻接。移除部分的第二电性半导体层与部分的主动层，以定义出每一发光二极管芯片的一平台结构与一第一电性半导体层暴露部分。其中，每一发光二极管芯片包含一第一隔离沟槽，且此第一隔离沟槽设于平台结构中。形成多个内连线层、一第一电性电极垫及一第二电性电极垫。其中，这些内连线层分别连接发光二极管芯片的相邻二者。第一电性电极垫及第二电性电极垫分别设于这些发光二极管芯片的一第一者与一第二者上，且第一电性电极垫及该第二电性电极垫分别与第一者的第一电性半导体层暴露部分及第二者的第二电性半导体层电连接。形成一绝缘反射层覆盖在内连线层、平台结构、第一电性电极垫与第二电性电极垫上。其中，绝缘反射层具有至少一第一贯穿孔与至少一第二贯穿孔分别暴露出部分的第一电性电极垫与部分的第二电性电极垫。形成一第一电性接合垫于部分的绝缘反射层上。其中，第一电性接合垫经过至少一第一贯穿孔而与第一电性电极垫电连接。形成一第二电性接合垫于另一部分的绝缘反射层上。其中，第二电性接合垫与第一电性接合垫分离。而且，第二电性接合垫经过至少一第二贯穿孔而与第二电性电极垫电连接。

依据本发明的一实施例，于形成第一隔离沟槽与第二隔离沟槽于外延结构中之后，上述发光二极管结构的制造方法还包含形成多个介电层分别覆盖在外延层上。其中，每一发光二极管芯片具有一第一电性接触孔与一第二电性接触孔贯穿介电层，且第一隔离沟槽介于发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。

依据本发明的另一实施例，于形成介电层前，上述发光二极管结构的制造方法还包含：形成多个透明导电层分别介于介电层与外延层之间；以及形成多个电流阻障层分别位于外延层与透明导电层之间。其中，在每一发光二极管芯片中，第一电性接触孔的一底部暴露出第一电性半导体层，且第二电性接触孔的一底部暴露出透明导电层。这些电流阻障层的位置是对应的设置于上述的第二电性接触孔的底部下。

根据本发明的上述目的，又提出一种发光二极管结构。此发光二极管结构包含一绝缘基板、多个发光二极管芯片、多个内连线层、一第一电性电极垫、一第二电性电极垫、一绝缘层、一第一电性接合垫以及一第二电性接合垫。每一发光二极管芯片包含一外延层。此外延层包含依序堆叠在绝缘基板的一表面上的一第一电性半导体层、一主动层以及一第二电性半导体层，且每一发光二极管芯片包含邻接的一平台结构与一第一电性半导体层暴露部分、以及一第一隔离沟槽，第一隔离沟槽设于平台结构中。前述的多个内连线层分别连接发光二极管芯片的相邻二者。第一电性电极垫及第二电性电极垫分别设于发光二极管芯片的第一者与第二者上，且分别与第一者的第一电性半导体层暴露部分及第二者的第二电性半导体层电连接。绝缘层覆盖在前述内连线层、平台结构、第一电性电极垫与第二电性电极垫上。其中，绝缘层具有至少一第一贯穿孔与至少一第二贯穿孔分别暴露出部分的第一电性电极垫与第二电性电极垫。第一电性接合垫位于部分的绝缘层上，且经过前述至少一第一贯穿孔而与第一电性电极垫电连接。第二电性接合垫位于另一部分的绝缘层上，并与第一电性接合垫分离，且经过前述至少一第二贯穿孔而与第二电性电极垫电连接。

依据本发明的一实施例，上述的绝缘层是一布拉格反射镜(DBR)。

依据本发明的另一实施例，上述的发光二极管结构还包含一绝缘反射层。每一发光二极管芯片还包含一介电层设于外延层上。每一发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿介电层。第一隔离沟槽介于发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。绝缘反射层覆盖在每一发光二极管芯片的第一电性接触孔的一侧壁、第二电性接触孔的一侧壁、与介电层的一上表面上。每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中。

依据本发明的又一实施例，上述的发光二极管结构还包含一绝缘反射层。每一发光二极管芯片还包含一介电层设于外延层上。每一发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿介电层。第一隔离沟槽介于此发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。外延层具有一凹槽，此凹槽的一底部暴露出第一电性半导体层暴露部分。第一电性接触孔暴露出凹槽的底部的一部分。绝缘反射层覆盖在每一凹槽的一侧壁、与每一外延层的一上表面上。每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中。

依据本发明的再一实施例，上述的发光二极管结构还包含一绝缘反射层。每一发光二极管芯片还包含一介电层设于外延层上。每一发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿介电层。第一隔离沟槽介于此发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。外延层具有一凹槽，此凹槽的一底部暴露出第一电性半导体层暴露部分，第一电性接触孔暴露出凹槽的底部的一部分。介电层覆盖在凹槽的一侧壁上。绝缘反射层覆盖在每一外延层的一上表面上。每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中。

依据本发明的再一实施例，上述的发光二极管结构还包含一绝缘反射层。每一发光二极管芯片还包含一介电层设于外延层上。每一发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿介电层。第一隔离沟槽介于此发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。外延层具有一凹槽，此凹槽的一底部暴露出第一电性半导体层暴露部分，第一电性接触孔暴露出凹槽的底部的一部分。介电层覆盖在凹槽的一侧壁上。绝缘反射层覆盖在每一介电层的一上表面上。每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1是一种传统串联的发光二极管结构的局部剖视图；

图2是本发明的一实施方式的一种发光二极管结构的上视示意图；

图3是沿着图2的AA’剖面线所获得的发光二极管结构的剖视图；

图4是沿着图2的BB’剖面线所获得的发光二极管结构的剖视图；

图5是本发明的另一实施方式的一种发光二极管结构的剖视图；

图6是本发明的又一实施方式的一种发光二极管结构的剖视图；

图7是本发明的再一实施方式的一种发光二极管结构的剖视图；

图8是本发明的再一实施方式的一种发光二极管结构的剖视图；

图9是本发明的再一实施方式的一种发光二极管结构的剖视图；

图10是本发明的再一实施方式的一种发光二极管结构的剖视图；

图11A至图11G是本发明的一实施方式的一种发光二极管结构的制作工艺剖视图；

图12A至图12D是本发明的另一实施方式的一种发光二极管结构的制作工艺剖视图；

图13A至图13C是本发明的又一实施方式的一种发光二极管结构的制作工艺剖视图。

符号说明

100    发光二极管结构

102    绝缘基板

104    表面

106ａ  发光二极管芯片

106ｂ  发光二极管芯片

108    未掺杂半导体层

110    第一电性半导体层

112    主动层

114    第二电性半导体层

116    透明导电层

118ａ  第一电性电极垫

118ｂ  第一电性电极垫

120ａ  第二电性电极垫

120ｂ  第二电性电极垫

122    隔离沟槽

124    绝缘层

126    内连线层

128    平台结构

130    暴露部分

200    发光二极管结构

200ａ  发光二极管结构

200ｂ  发光二极管结构

200ｃ  发光二极管结构

200ｄ  发光二极管结构

200ｅ  发光二极管结构

200ｆ  发光二极管结构

202    绝缘基板

204    表面

206    未掺杂半导体层

208    第一电性半导体层

210    主动层

212    第二电性半导体层

214    外延层

214ａ  外延结构

216    隔离沟槽

218    绝缘层

220    绝缘反射层

222    电流阻障层

224    透明导电层

226    内连线层

228    发光二极管芯片

228ａ  发光二极管芯片

228ｂ  发光二极管芯片

228ｃ  发光二极管芯片

228ｄ  发光二极管芯片

228ｅ  发光二极管芯片

228ｆ  发光二极管芯片

228ｇ  发光二极管芯片

228ｈ  发光二极管芯片

230    平台结构

232    第二电性接合垫

234    暴露部分

236    第二电性电极垫

238    第一电性电极垫

240    隔离沟槽

242    绝缘层

244    电流阻障层

246    侧面

248    开口

250    开口

252    第一电性接合垫

254    贯穿孔

256    贯穿孔

258    测试垫

260    贯穿孔

262    介电层

264    第一电性接触孔

266    第二电性接触孔

268    绝缘衬层

270    底部

272    接触插塞

274    接触插塞

276    凹槽

278    上表面

280    底部

282    绝缘衬层

284    底部

286    绝缘衬层

288    上表面

290    绝缘层

292    蚀刻停止层

294    硬掩模层

296    光致抗蚀剂层

298    光致抗蚀剂层

300    光致抗蚀剂层

α     夹角

θ     夹角

具体实施方式

请参照图2至图4，其中图2是绘示依照本发明的一实施方式的一种发光二极管结构的上视示意图，图3是绘示沿着图2的AA’剖面线所获得的发光二极管结构的剖视图，图4是绘示沿着图2的BB’剖面线所获得的发光二极管结构的剖视图。在本实施方式中，发光二极管结构200可为高压发光二极管(High Voltage LED；HV LED)。

发光二极管结构200是由数个发光二极管芯片228相互串联而成。如图2所示的示范实施例，发光二极管结构200是由16个发光二极管芯片228所组成。每个发光二极管芯片228的周围均设有隔离沟槽216与240，以电性隔离任二相邻的发光二极管芯片228。此外，相邻的发光二极管芯片228之间则通过导电的内连线层226来电连接，以将所有的发光二极管芯片228予以串联。

请一并参照图2与图3，发光二极管结构200主要包含绝缘基板202、数个发光二极管芯片228、数个内连线层226、第一电性电极垫238、第二电性电极垫236、绝缘反射层220、第一电性接合垫252以及第二电性接合垫232。绝缘基板202的材料可例如为蓝宝石。在一些例子中，绝缘基板202可为图案化蓝宝石基板(PSS)，亦即此绝缘基板202的表面204上形成有多个图案结构(未绘示)。通过这些图案结构的设置，可提升发光二极管芯片228的光取出效率。

这些发光二极管芯片228是设置在绝缘基板202的表面204上。每个发光二极管芯片228包含外延层214。在图3所示的实施例中，外延层214包含依序成长堆叠在绝缘基板202的表面204上的未掺杂半导体层206、第一电性半导体层208、主动层210与第二电性半导体层212。在本发明中，第一电性与第二电性为不同的电性。例如，第一电性与第二电性的其中一者为n型，另一者则为p型。在另一实施例中，外延层214也可没有包含未掺杂半导体层206。

在一些例子中，主动层210可例如为多组相互交替堆叠的量子井(quantum well)和阻障层(barrier layer)所组成的多重量子井(Multiple QuantumWell；MQW)结构。在一例子中，未掺杂半导体层206、第一电性半导体层208、主动层210与第二电性半导体层212的材料可例如为氮化镓系列材料。

每个发光二极管芯片228包含互相邻接的平台结构230与暴露部分234。平台结构230包含部分的未掺杂半导体层206、部分的第一电性半导体层208、部分的主动层210与部分的第二电性半导体层212。由于，暴露部分234是在外延层214中定义平台结构230时，经移除一部分的第二电性半导体层212与一部分的主动层210，甚至下方的一部分的第一电性半导体层208，而暴露出第一电性半导体层208后所形成的部分。因此，暴露部分234为第一半导体层208遭暴露出的部分，且暴露部分234包含一部分的未掺杂半导体层206与一部分的第一电性半导体层208，但并未包含主动层210与第二电性半导体层212。

在一实施例中，如图3所示，平台结构230的剖面形状可例如呈梯形，且具有倾斜的侧面246。通过使平台结构230具有倾斜的侧面246，可有利于后续内连线层226的沉积。然而，在另一实施例中，平台结构230的剖面形状也可呈矩形，而具有垂直的侧面246。

每个发光二极管芯片228还包含隔离沟槽216。在发光二极管芯片228中，隔离沟槽216设置在平台结构230中，且较佳是邻近于相邻发光二极管芯片228的暴露部分234。在平台结构230中，隔离沟槽216自第二电性半导体层212向下朝未掺杂半导体层206延伸。在一实施例中，隔离沟槽216的底部位于未掺杂半导体层206中。在图3所示的实施例中，隔离沟槽216的底部直接延伸至绝缘基板202的表面204，而暴露出绝缘基板202的表面204。在外延结构214没有包含未掺杂半导体层206的实施例中，隔离沟槽216自第二电性半导体层212朝绝缘基板202的表面204延伸。因此，此实施例的隔离沟槽216的底部暴露出绝缘基板202的表面204的一部分。

在一些实施例中，每个发光二极管芯片228还可包含绝缘层218。在发光二极管芯片228中，此绝缘层218填入隔离沟槽216中，并覆盖绝缘基板202的表面204，且较佳是封住隔离沟槽216的开口248。如图3所示，绝缘层218可完全填满隔离沟槽216。但在另一实施例中，绝缘层218也可不填满隔离沟槽216，例如隔离沟槽216中的绝缘层218可具有孔洞。在又一些实施例中，绝缘层218可仅填充隔离沟槽216的一部分深度。

在一实施例中，如图3所示，隔离沟槽216的剖面形状为倒梯形，以利绝缘层218沉积于隔离沟槽216中。隔离沟槽216与绝缘基板202的表面204之间的夹角θ可例如从30°至90°。在另一实施例中，隔离沟槽216的剖面形状也可为矩形。此外，绝缘层218的材料可例如为二氧化硅或氮化硅(SiN_x)。

在一实施例中，每个发光二极管芯片228也可选择性地包含电流阻障层222，用于分散电流的分布。如图3所示，电流阻障层222设于平台结构230上，且位于隔离沟槽216的上方，并覆盖住绝缘层218、部分的第二电性半导体层212、以及内连线层226所在的平台结构230的侧面246。

每个发光二极管芯片228还可选择性地包含透明导电层224。透明导电层224的材料可例如为氧化铟锡(ITO)等。透明导电层224设于平台结构230上，且覆盖在电流阻障层222上，并延伸于平台结构230的第二电性半导体层212上。在另一实施例中，透明导电层224可仅位于平台结构230的第二电性半导体层212上，但并未覆盖在电流阻障层222上，其中内连线层226延伸覆盖部分的透明导电层224，以利电性导通。

在发光二极管结构200中，内连线层226分别连接相邻的发光二极管芯片228，以电性串联这些发光二极管芯片228。内连线层226自二相邻发光二极管芯片228中的一发光二极管芯片228的第一电性半导体层208的暴露部分234，延伸至另一发光二极管芯片228的平台结构230上的透明导电层224。如图3所示，内连线层226从二相邻发光二极管芯片228中的一发光二极管芯片228的暴露部分234，直接延伸到另一发光二极管芯片228的平台结构230的侧面246上的电流阻障层222，再顺着平台结构230的侧面246而连接位在平台结构230上方的透明导电层224。因此，内连线层226的最低表面位于第一电性半导体层208的暴露部分234上，且与第一电性半导体层208的暴露部分234接触。内连线层226的材料为导电材料，可例如为金属。在一实施例中，内连线层226可为依序堆叠的铬层、铂层与金层所构成的铬/铂/金(Cr/Pt/Au)堆叠结构。

如图3所示，内连线层226在平台结构230上的部分覆盖在隔离沟槽216上方的电流阻障层222与透明导电层224上。因此，电流阻障层222介于平台结构230上方的内连线层226与隔离沟槽216中的绝缘层218之间，且透明导电层224介于平台结构230上方的内连线层226与电流阻障层222之间。

在一实施例中，电流阻障层222可有部分水平延伸至内连线层226的外侧，以获得更佳的电流阻障效果，并可避免大量电流由内连线层226直接向下灌注至发光二极管芯片228中而造成电流拥塞情形，进而可强迫电流经由透明导电层224而流至平台结构230中。由此，可大幅增进发光二极管芯片228的发光效率。因此，在一较佳实施例中，透明导电层224可延伸在平台结构230上的第二电性半导体层212上。

请再次参照图2与图3，第一电性电极垫238与第二电性电极垫236分别设置在发光二极管结构200的二发光二极管芯片上。举例而言，此二发光二极管芯片分别为发光二极管芯片阵列的起始芯片与结尾芯片，即发光二极管芯片228a与228b。第一电性电极垫238及第二电性电极垫236可与内连线层226同时制作，且第一电性电极垫238及第二电性电极垫236的材料也可与内连线层226的材料相同。第一电性电极垫238与第二电性电极垫236的材料为导电材料，例如金属。在一实施例中，第一电性电极垫238与第二电性电极垫236均可为依序堆叠的铬层、铂层与金层所构成的铬/铂/金堆叠结构。在发光二极管结构200中，第一电性电极垫238可位于发光二极管芯片228a的第一电性半导体层208的暴露部分234上，而与第一电性半导体层208的暴露部分234电连接。另一方面，第二电性电极垫236可位于发光二极管芯片228b的平台结构230上的透明导电层224或第二电性半导体层212上，而与第二电性半导体层212电连接。

在一实施例中，发光二极管结构200还可包含测试垫258。此测试垫258可根据制作工艺或产品需求而设置在所需之一或多个发光二极管芯片228上。如图2所示的实施例，测试垫258延伸设置相邻两列且彼此相邻的二发光二极管芯片228上，即位于发光二极管芯片228a与228b之间的二发光二极管芯片228上，且与此二相邻的发光二极管芯片228之间的内连线层226接合。

绝缘反射层220覆盖在发光二极管芯片228的内连线层226、平台结构230、第一电性半导体层212的暴露部分234、第一电性电极垫238与第二电性电极垫236上。绝缘反射层220可例如为一布拉格反射镜(Distributed BraggReflector；DBR)，在本实施例中布拉格反射镜材料例如包含二氧化硅/二氧化钛(SiO₂/TiO₂)或二氧化硅/氮化硅(SiO₂/SiN_X)的重复叠层，或其组合。在一实施例中，绝缘反射层220至少设有贯穿孔256与254，其中此二贯穿孔256与254分别暴露出部分的第一电性电极垫238与部分的第二电性电极垫236。如此一来，后续形成的第一电性接合垫252与第二电性接合垫232可分别经由贯穿孔256与254，而分别与暴露出的第一电性电极垫238与第二电性电极垫236电性接合。

在另一实施例中，绝缘反射层220还可根据测试垫258的设置，而对应设有贯穿孔260。此贯穿孔260可暴露出部分的测试垫258，以利后续经由此贯穿孔260而通过暴露出的测试垫258来进行发光二极管结构200的检测。

如图2所示，第一电性接合垫252与第二电性接合垫232分别位于绝缘反射层220上而形成彼此分离的二部分。也就是说，第一电性接合垫252与第二电性接合垫232彼此分离。第一电性接合垫252还经由绝缘反射层220的贯穿孔256，而与暴露出的第一电性电极垫238接触并电连接。另一方面，第二电性接合垫232还经由绝缘反射层220的另一贯穿孔254，而与暴露出的第二电性电极垫236接触并电连接。

请一并参照图2与图4，每个发光二极管芯片228还包含另一隔离沟槽240。此隔离沟槽240设于平台结构230外侧的外延层214中，且与隔离沟槽216邻接。如图2所示，隔离沟槽240可电性隔离相邻二行的发光二极管芯片228。而且，不同于隔离沟槽216，隔离沟槽240上方并未覆盖有透明导电层或内连线层等导电材料。

隔离沟槽240自外延层214的第二电性半导体层212延伸至未掺杂半导体层206。因此，隔离沟槽240的底部位于未掺杂半导体层206中。在图4所示的实施例中，隔离沟槽240的底部直接延伸至绝缘基板202的表面204，而暴露出绝缘基板202的表面204。在外延层214没有包含未掺杂半导体层206的实施例中，隔离沟槽240自第二电性半导体层212朝绝缘基板202的表面204延伸，此时隔离沟槽240的底部暴露出绝缘基板202的表面204的一部分。

在一些实施例中，每个发光二极管芯片228还可包另一绝缘层242。绝缘层242填入隔离沟槽240中，且较佳是封住隔离沟槽240的开口250。在一例子中，绝缘层242可完全填满隔离沟槽240。但在另一例子中，绝缘层242也可不填满隔离沟槽240。此外，如图4所示，隔离沟槽240剖面形状可为倒梯形，以利绝缘层242沉积于隔离沟槽240中。在一示范例子中，隔离沟槽240与绝缘基板202的表面204之间的夹角α可例如为从30°至90°。然而，在另一例子中，隔离沟槽240的剖面形状也可为矩形。绝缘层242的材料可例如为二氧化硅或氮化硅。

在一实施例中，每个发光二极管芯片228也可选择性地包含另一电流阻障层244。如图4所示，电流阻障层244位于隔离沟槽240的上方，且覆盖住隔离沟槽240内的绝缘层242、与隔离沟槽240的开口250外围的第二电性半导体层212上。绝缘反射层220也覆盖住隔离沟槽240上方的电流阻障层244。

请参照图5，其是绘示依照本发明的另一实施方式的一种发光二极管结构的剖视图。此实施方式的发光二极管结构200a的架构大致上与上述实施方式的发光二极管结构200相同，二者的主要差异在于，发光二极管结构200a的每个发光二极管芯片228c还包含介电层262。

在发光二极管结构200a中，介电层262叠设在外延层214上。介电层262又可称为层间介电(Interlayer Dielectric；ILD)层。介电层262的材料为绝缘材料，例如二氧化硅与氮化硅等。每个发光二极管芯片228c具有第一电性接触孔264与第二电性接触孔266。第一电性接触孔264与第二电性接触孔266均贯穿介电层262。第一电性接触孔264从介电层262的上表面278延伸至外延层214的第一电性半导体层208。因此，第一电性接触孔264的底部270暴露出部分的第一电性半导体层208。

在发光二极管芯片228c无透明导电层的实施例中，第二电性接触孔266从介电层262的上表面278延伸至外延层214的第二电性半导体层212。亦即，第二电性接触孔266的底部280暴露出部分的第二电性半导体层212。而在发光二极管芯片228c具有透明导电层224的实施例中，透明导电层224介于介电层262与外延层214之间，而第二电性接触孔266从介电层262的上表面278仅延伸至透明导电层224。因此，第二电性接触孔266的底部280暴露出部分的透明导电层224。在每个发光二极管芯片228c中，隔离沟槽216介于此发光二极管芯片228c的第二电性接触孔266与相邻的发光二极管芯片228c的第一电性接触孔264之间。

每个发光二极管芯片228c还包含绝缘衬层268。绝缘衬层268覆盖在第一电性接触孔264的侧壁上，以电性隔离后续填入第一电性接触孔264的内连线层226、和第一电性接触孔264的侧壁所暴露出的透明导电层224、第二电性半导体层212、主动层210与第一电性半导体层208。由此，可避免第一电性接触孔264内的电流流经电阻值较小的透明导电层224而到达第二电性接触孔266，进而造成短路而无法发光。通过绝缘衬层268的设置，可避免同一发光二极管芯片228c或相邻的发光二极管芯片228c的第一电性半导体层208与第二电性半导体层212通过透明导电层224而直接导通。

每个发光二极管芯片228c还可包含绝缘衬层282。此绝缘衬层282覆盖在第二电性接触孔266的侧壁上，以提高发光二极管芯片228c的电性可靠度。然，发光二极管芯片228c可仅包含绝缘衬层268，而无需设置绝缘衬层282。绝缘衬层268与282的材料可例如为二氧化硅或氮化硅。

在另一实施方式中，发光二极管结构也可不包含绝缘衬层。请先参照图6，其是绘示依照本发明的又一实施方式的一种发光二极管结构的剖视图。在本实施方式中，发光二极管结构200b的架构大致上与上述实施方式的发光二极管结构200a的架构相同，二者的差异在于发光二极管结构200b的发光二极管芯片228d的第一电性接触孔264与第二电性接触孔266内并未设有绝缘衬层。

在发光二极管结构200b中，每个发光二极管芯片228d的外延层214设有凹槽276。此凹槽276自外延层214的第二电性半导体层212朝第一电性半导体层208延伸。凹槽276的底部284位于第一电性半导体层208中，即凹槽276的底部284暴露出第一电性半导体层208。第一电性接触孔264与凹槽276相接。而且，介电层262的一部分覆盖在凹槽276的侧壁上，且第一电性接触孔264的底部270暴露出凹槽276的底部284的一部分。

通过设计使介电层262延伸覆盖在外延层214的凹槽276的侧壁上，发光二极管结构200b无需另外设置绝缘衬层于第一电性接触孔264的侧壁上，即可达到使内连线层226与凹槽276的侧壁所暴露出的外延层214和透明导电层224电性绝缘的效果。

请再次参照图5，在发光二极管结构200a中，内连线层226分别对应填入一发光二极管芯片228c的第二电性接触孔266中，并经由隔离沟槽216上方的介电层262的上表面278，而延伸并填入相邻的发光二极管芯片228c的第一电性接触孔264中。内连线层226填入第一电性接触孔264与第二电性接触孔266中的部分也可分别称为接触插塞(contact plug)272与274。绝缘反射层220覆盖在介电层262与内连线层226上。

如图5所示，在每个发光二极管芯片228c中，电流阻障层222设于部分的外延层214上，且位于第二电性接触孔266的底部280的下方。因此，电流阻障层222介于第二电性接触孔266的底部280与外延层214之间。而且，透明导电层224覆盖住电流阻障层222。

通过电流阻障层222的设置，可避免大量电流经由内连线层226的接触插塞274而直接向下灌注至发光二极管芯片228c中而造成电流拥塞情形，进而可强迫电流经由透明导电层224而流至外延层214中。在一实施例中，电流阻障层222较佳是大于接触插塞274的底部的面积，亦即电流阻障层222的范围较佳是涵盖接触插塞274的整个底部，以获得更佳的电流阻障效果。

在另一实施例中，绝缘层218可仅填入隔离沟槽216的一部分深度，而无需使绝缘层218的上表面与外延层214等高。而在此实施例中，电流阻障层222可从第二电性接触孔266的底部280的下方延伸至邻近的绝缘沟槽216的开口248，并使电流阻障层222覆盖住绝缘沟槽216的开口248。通过电流阻障层222的设置，可进一步增加绝缘效果，以避免透明导电层224覆盖到外延层214而造成短路。

请参照图7，其是绘示依照本发明的再一实施方式的一种发光二极管结构的剖视图。在本实施方式中，发光二极管结构200c的架构大致上与上述实施方式的发光二极管结构200a的架构相同，二者的差异在于发光二极管结构200c的绝缘反射层220取代发光二极管结构200a的绝缘衬层268与282。而且，绝缘反射层220覆盖在发光二极管芯片228e的第一电性接触孔264的侧壁、第二电性接触孔266的侧壁、与介电层262的上表面278上。此外，发光二极管结构200c还包含绝缘层290。绝缘层290覆盖在内连线层226与绝缘反射层220上。

请一并参照图2，在发光二极管结构200c中，绝缘层290可如发光二极管结构200的绝缘反射层220般至少设有二贯穿孔，其中此二贯穿孔分别暴露出部分的第一电性电极垫238与部分的第二电性电极垫236。如此一来，后续形成的第一电性接合垫252与第二电性接合垫232可分别经由此二贯穿孔，而分别与暴露出的第一电性电极垫238与第二电性电极垫236电性接合。

在另一实施例中，绝缘层290还可根据测试垫258的设置，而对应设有另一贯穿孔。此贯穿孔可暴露出部分的测试垫258，以利后续经由此贯穿孔而通过暴露出的测试垫258来进行发光二极管结构200c的检测。

请参照图8，其是绘示依照本发明的再一实施方式的一种发光二极管结构的剖视图。在本实施方式中，发光二极管结构200d的架构大致上与上述实施方式的发光二极管结构200b的架构相同，二者的差异在于发光二极管结构200d的每个发光二极管芯片228f的绝缘反射层220覆盖在外延层214的凹槽276的侧壁与透明导电层224的上表面288上。此外，发光二极管结构200d还包含绝缘层290。绝缘层290覆盖在内连线层226与介电层262的上表面278上。

在此实施方式的发光二极管结构200d中，由于绝缘反射层220设置的位置较接近主动层210，因此主动层210所发出的光线不会通过介电层262。故，可减少光线被介电层262吸收的损失，而可还进一步提升发光二极管结构200d的发光效率。

请一并参照图2，在发光二极管结构200d中，绝缘层290可如发光二极管结构200的绝缘反射层220般至少设有二贯穿孔，其中此二贯穿孔分别暴露出部分的第一电性电极垫238与部分的第二电性电极垫236。因此，后续形成的第一电性接合垫252与第二电性接合垫232可分别经由此二贯穿孔，而分别与暴露出的第一电性电极垫238与第二电性电极垫236电性接合。

在另一实施例中，绝缘层290还可根据测试垫258的设置，而对应设有另一贯穿孔。此贯穿孔可暴露出部分的测试垫258，以利后续经由此贯穿孔而通过暴露出的测试垫258来进行发光二极管结构200d的检测。

请参照图9，其是绘示依照本发明的再一实施方式的一种发光二极管结构的剖视图。在本实施方式中，发光二极管结构200e的架构大致上与上述实施方式的发光二极管结构200b的架构相同，二者的差异在于发光二极管结构200e的每个发光二极管芯片228g的绝缘反射层220覆盖在透明导电层224的上表面288上。此外，发光二极管结构200e还包含绝缘层290。绝缘层290覆盖在内连线层226与介电层262的上表面278上。

请一并参照图2，在发光二极管结构200e中，绝缘层290可如发光二极管结构200的绝缘反射层220般至少设有二贯穿孔，其中此二贯穿孔分别暴露出部分的第一电性电极垫238与部分的第二电性电极垫236。如此一来，后续形成的第一电性接合垫252与第二电性接合垫232可分别经由此二贯穿孔，而分别与暴露出的第一电性电极垫238与第二电性电极垫236电性接合。

在另一实施例中，绝缘层290还可根据测试垫258的设置，而对应设有另一贯穿孔。此贯穿孔可暴露出部分的测试垫258，以利后续经由此贯穿孔而通过暴露出的测试垫258来进行发光二极管结构200e的检测。

请参照图10，其是绘示依照本发明的再一实施方式的一种发光二极管结构的剖视图。在本实施方式中，发光二极管结构200f的架构大致上与上述实施方式的发光二极管结构200b的架构相同，二者的差异在于发光二极管结构200f的每个发光二极管芯片228h的绝缘反射层220覆盖在介电层262的上表面278上。此外，发光二极管结构200f还包含绝缘层290。绝缘层290覆盖在内连线层226与绝缘反射层220上。

请一并参照图2，在发光二极管结构200f中，绝缘层290可如发光二极管结构200的绝缘反射层220般至少设有二贯穿孔，其中此二贯穿孔分别暴露出部分的第一电性电极垫238与部分的第二电性电极垫236。如此一来，后续形成的第一电性接合垫252与第二电性接合垫232可分别经由此二贯穿孔，而分别与暴露出的第一电性电极垫238与第二电性电极垫236电性接合。

在另一实施例中，绝缘层290还可根据测试垫258的设置，而对应设有另一贯穿孔。此贯穿孔可暴露出部分的测试垫258，以利后续经由此贯穿孔而通过暴露出的测试垫258来进行发光二极管结构200f的检测。

请参照图11A至图11G，其是绘示依照本发明的一实施方式的一种发光二极管结构的制作工艺剖视图。在此实施方式中，制造发光二极管结构200时，先提供绝缘基板202。再利用外延成长方式，例如有机金属化学气相沉积(MOCVD)方式，依序在绝缘基板202的表面204上形成未掺杂半导体层206、第一电性半导体层208、主动层210与第二电性半导体层212。如图11A所示，未掺杂半导体层206、第一电性半导体层208、主动层210与第二电性半导体层212依序堆叠而构成外延结构214a。在另一实施例中，外延结构214a也可不包含未掺杂半导体层206。

接下来，利用例如沉积方式，形成蚀刻停止层292覆盖在第二电性半导体层212上。蚀刻停止层292的材料可例如为氮化硅(SiN_x)。如图11B所示，再利用例如沉积方式，形成硬掩模层294覆盖在蚀刻停止层292上。硬掩模层294的材料可例如为镍或二氧化硅。蚀刻停止层292可作为硬掩模层294图案定义时的蚀刻终点。

接着，先利用例如涂布方式，形成光致抗蚀剂层296覆盖在硬掩模层294上。再利用例如光刻制作工艺，对光致抗蚀剂层296进行图案定义，以移除部分的光致抗蚀剂层296，而暴露出部分的硬掩模层294，用于在光致抗蚀剂层296中定义出隔离沟槽216与240的预设位置与形状。随后，利用例如蚀刻方式，以图案化后的光致抗蚀剂层296为蚀刻掩模，且以蚀刻停止层292为蚀刻终点，来移除硬掩模层294的暴露部分，用于将光致抗蚀剂层296中的图案转移至硬掩模层294中。如此一来，可将原先定义在光致抗蚀剂层296中的隔离沟槽216与240的预设位置与形状，转移至硬掩模层294，如图11C所示。

接着，利用例如感应耦合式等离子体蚀刻(ICP)方式，且以图案化的光致抗蚀剂层296与硬掩模层294为蚀刻掩模，来蚀刻外延结构214a，以移除部分的第二电性半导体层212、部分的主动层210、部分的第一电性半导体层208与部分的未掺杂半导体层206，用于将硬掩模层294中的图案转移至外延结构214a中，而在外延结构214a中形成数个隔离沟槽216与240。如图2与图11D所示，隔离沟槽216分别与隔离沟槽240邻接，且隔离沟槽216与240将外延结构214a定义成数个发光二极管芯片228的外延层214。其中，每个发光二极管芯片228包含一隔离沟槽216，而一隔离沟槽240可隔设在相邻二行的发光二极管芯片228之间。

在一实施例中，如图4与图11D所示，隔离沟槽216的底部与隔离沟槽240的底部均暴露出绝缘基板202的表面204的一部分。在另一实施例中，隔离沟槽216的底部与隔离沟槽240的底部可位于未掺杂半导体层206中。在外延层214并未包含未掺杂半导体层206的实施例中，隔离沟槽216与240自第二电性半导体层212朝绝缘基板202的表面204延伸，且隔离沟槽216与240均暴露出绝缘基板202的表面204的一部分。

在一实施例中，如图11D所示，形成隔离沟槽216与240后，可移除残留的光致抗蚀剂层296与硬掩模层294，而暴露出蚀刻停止层292。在另一实施例中，蚀刻停止层292可不需要在硬掩模层294之前形成，而可在光致抗蚀剂层296与硬掩模层294移除后，再形成蚀刻停止层292覆盖在第二电性半导体层212上。

接下来，可根据产品需求，而利用例如等离子体辅助化学沉积(PECVD)方式，选择性地形成绝缘材料覆盖在蚀刻停止层292上、以及隔离沟槽216与240中。绝缘材料可例如为二氧化硅或氮化硅。接着，在一实施例中，可利用例如回蚀刻方式，并以蚀刻停止层292为蚀刻终点，来移除蚀刻停止层292上的绝缘材料，用于分别在隔离沟槽216与240中填入绝缘层218与242，如图11E与图4所示。在一些实施例中，可利用例如化学机械研磨(CMP)方式，来移除蚀刻停止层292上多余的绝缘材料。此时，蚀刻停止层292作为研磨终点。

绝缘层218与242较佳是分别封住隔离沟槽216的开口248与隔离沟槽240的开口250。在一实施例中，如图11E所示，绝缘材料可完全填满隔离沟槽216与240。在另一实施例中，绝缘材料也可能没有填满隔离沟槽216与240，而在隔离沟槽216与240中形成孔洞。

接下来，移除蚀刻停止层292，而暴露出第二电性半导体层212。在一实施例中，可直接进行发光二极管芯片228的平台定义。然，在另一实施例中，可选择性地利用例如沉积方式，先形成电流阻障材料覆盖在绝缘层218与242、以及第二电性半导体层212上。再利用例如光刻与蚀刻方式，移除第二电性半导体层212上的电流阻障材料的一部分，用于形成电流阻障层222与244，如图11F与图4所示。电流阻障层222覆盖在绝缘层218上，且延伸于隔离沟槽216的开口248外侧的第二电性半导体层212上。同样地，电流阻障层244覆盖在绝缘层242上，且延伸于隔离沟槽240的开口250外侧的第二电性半导体层212上。

如图11F所示，在设置有电流阻障层222与244的实施例中，接着可利用例如蒸镀或溅镀方式，形成透明导电层224覆盖在电流阻障层222与244、以及第二电性半导体层212上。透明导电层224的材料可例如为氧化铟锡。接下来，利用例如光刻与蚀刻制作工艺，例如感应耦合式等离子体蚀刻制作工艺，来进行每个发光二极管芯片228的平台定义。在平台定义制作工艺中，移除部分的透明导电层224、部分的第二电性半导体层212、与部分的主动层210，甚至移除一部分的第一电性半导体层208，以暴露出部分的第一电性半导体层208，而形成每个发光二极管芯片228的平台结构230与暴露部分234。此外，如图4所示，平台定义制作工艺还移除隔离沟槽240上的透明导电层224。经平台定义后，每个发光二极管芯片228的隔离沟槽216位于平台结构230中，且透明导电层224位于平台结构230上。

在另一实施例中，可先完成每个发光二极管芯片228的平台定义后，再形成电流阻障层222与244，而后再形成透明导电层224。此时，如图11G所示，电流阻障层222位于平台结构230上，且位于隔离沟槽216的上方，并覆盖住绝缘层218、部分的第二电性半导体层212、以及后续形成的内连线层226所在的平台结构230的侧面246。而且，透明导电层224位于平台结构230上，且覆盖在电流阻障层222上，并延伸于平台结构230的第二电性半导体层212上。另一方面，电流阻障层244位于隔离沟槽240的上方，且覆盖住隔离沟槽240内的绝缘层242、与隔离沟槽240的开口250外围的第二电性半导体层212上。

接着，利用例如沉积方式，形成导电层覆盖在平台结构230与第一电性半导体层208的暴露部分234上。再利用例如光刻与蚀刻方式，移除部分的金属层，而形成数个内连线层226、第一电性电极垫238与第二电性电极垫236。在另一实施例中，如图2所示，可在制作内连线层226时，同时制作测试垫258。内连线层226分别连接相邻的发光二极管芯片228，以电性串联这些发光二极管芯片228。第一电性电极垫238与第二电性电极垫236分别设置在发光二极管结构200的二发光二极管芯片上，例如分别为发光二极管芯片阵列的发光二极管芯片228b与228a。第一电性电极垫238可位于发光二极管芯片228b的第一电性半导体层208的暴露部分234上，而与第一电性半导体层208的暴露部分234电连接。另一方面，第二电性电极垫236可位于发光二极管芯片228a的平台结构230上的透明导电层224或第二电性半导体层212上，而与第二电性半导体层212电连接。

接下来，利用例如沉积方式，形成绝缘反射层220覆盖在内连线层226、平台结构230、第一电性半导体层208的暴露部分234、第一电性电极垫238与第二电性电极垫236上。请再次参照图2，可利用例如图案化技术对绝缘反射层220进行定义，以在绝缘反射层220中至少形成贯穿孔256、254与260。此三个贯穿孔256、254与260分别暴露出部分的第一电性电极垫238、部分的第二电性电极垫236与部分的测试垫258。通过贯穿孔260的设置，可通过贯穿孔260所暴露出的测试垫258来进行发光二极管结构200的检测。

接下来，如图2与图11G所示，分别于绝缘反射层220的彼此分离的二部分上形成第一电性接合垫252与第二电性接合垫232，而完成串联式发光二极管结构200。第一电性接合垫252与第二电性接合垫232彼此分离。此外，第一电性接合垫252与第二电性接合垫232可分别经由贯穿孔256与254，而分别与暴露出的第一电性电极垫238与第二电性电极垫236接触并电性接合。

请参照图12A至图12D，其是绘示依照本发明的另一实施方式的一种发光二极管结构的制作工艺剖视图。在本实施方式中，可先根据上述实施方式的制作工艺步骤，完成图11F所示的结构。接下来，形成介电材料层覆盖在外延层214上方的透明导电层224上。介电材料为绝缘材料，例如二氧化硅与氮化硅等。在一实施例中，可利用例如等离子体辅助化学沉积方式来形成介电材料层，其中此介电材料层的厚度可约为

至

在另一实施例中，可利用例如旋转涂布方式来形成介电材料层，其中此介电材料层的厚度可约为2μm至3μm。

接着，可根据实际制作工艺需求，而选择性地利用例如化学机械研磨的方式对此介电材料层进行平坦化处理，用于获得表面实质平坦的介电材料层。接着，如图12A所示，利用例如光刻与蚀刻方式，例如感应耦合式等离子体蚀刻方式，移除部分的介电材料层，而形成数个第一电性接触孔264的一部分与数个第二电性接触孔266，并形成数个介电层262。每个发光二极管芯片228c包含一介电层262，且第一电性接触孔264的一部分与第二电性接触孔266贯穿介电层262。

接下来，形成光致抗蚀剂层298覆盖在介电层262上，并填入第一电性接触孔264与第二电性接触孔266中。再利用例如光刻制作工艺，对光致抗蚀剂层298进行图案定义。定义光致抗蚀剂层298时，移除第一电性接触孔264中的光致抗蚀剂层298，并暴露出第一电性接触孔264内的透明导电层224。然后，利用例如蚀刻方式，且以图案化后的光致抗蚀剂层298为蚀刻掩模，来移除透明导电层224的暴露部分及其下方的第二电性半导体层212、主动层210与部分的第一电性半导体层208，而完成第一电性接触孔264。如此，完成每个发光二极管芯片228c的平台结构230与第一电性半导体层208的暴露部分234的定义。如图12B所示，每个发光二极管芯片228c的隔离沟槽216介于其第二电性接触孔266与相邻的发光二极管芯片228c的第一电性接触孔264之间。

如图12B所示，在每个发光二极管芯片228c中，第一电性接触孔264的底部270暴露出部分的第一电性半导体层208，且位于第一电性半导体层208中。第二电性接触孔266的底部280暴露出部分的透明导电层224。此外，电流阻障层222介于外延层214的第二电性半导体层212与第二电性接触孔266的底部280之间。而透明导电层224覆盖在电流阻障层222上，且介于外延层214的第二电性半导体层212与介电层262之间。在另一实施例中，发光二极管芯片228c无透明导电层，而第二电性接触孔266的底部280暴露出部分的第二电性半导体层212。

接下来，移除残留的光致抗蚀剂层298，而暴露出介电层262、第一电性接触孔264与第二电性接触孔266。再利用例如等离子体辅助化学沉积方式，形成绝缘材料层覆盖在介电层262、及第一电性接触孔264的侧壁和底部270、与第二电性接触孔266的侧壁和底部280上。绝缘材料层的材料可例如为二氧化硅或氮化硅。接着，可利用干蚀刻等非等向性蚀刻方式，去除介电层262的上表面278、第一电性接触孔264的底部270以及第二电性接触孔266的底部280上的绝缘材料层，而在第一电性接触孔264的侧壁与第二电性接触孔266的侧壁上分别形成绝缘衬层268与282，如图12C所示。

接着，利用例如沉积方式，形成导电层覆盖在介电层262的上表面278上，并填入第一电性接触孔264与第二电性接触孔266中。请同时参照图12D与图2，再利用例如光刻与蚀刻方式，移除部分的金属层，而形成数个内连线层226、第一电性电极垫238与第二电性电极垫236。每个内连线层226填充在第一电性接触孔264与第二电性接触孔266中的部分也可分别称为接触插塞272与274。

接着，利用例如沉积方式，形成绝缘反射层220覆盖在内连线层226与介电层262的上表面278上。请再次参照图2，可利用例如图案化技术对绝缘反射层220进行定义，以在绝缘反射层220中至少形成贯穿孔256、254与260。此三个贯穿孔256、254与260分别暴露出部分的第一电性电极垫238、部分的第二电性电极垫236与部分的测试垫258。

接下来，如图2与图12D所示，于绝缘反射层220上形成彼此分离的第一电性接合垫252与第二电性接合垫232，而完成串联式发光二极管结构200a。第一电性接合垫252与第二电性接合垫232彼此分离。此外，第一电性接合垫252与第二电性接合垫232可分别经由贯穿孔256与254，而分别与暴露出的第一电性电极垫238与第二电性电极垫236接触并电性接合。

请参照图13A至图13C，其是绘示依照本发明的又一实施方式的一种发光二极管结构的制作工艺剖视图。在本实施方式中，可先根据上述实施方式的制作工艺步骤，完成图11F所示的结构。先利用例如涂布方式，形成光致抗蚀剂层300覆盖在透明导电层224上。再利用例如光刻制作工艺，对光致抗蚀剂层300进行图案定义。定义光致抗蚀剂层300时，移除部分的光致抗蚀剂层300，而暴露出部分的透明导电层224，以在光致抗蚀剂层300中定义出凹槽276的预设位置与形状。然后，如图13A所示，利用例如蚀刻方式，且以图案化后的光致抗蚀剂层300为蚀刻掩模，来移除透明导电层224的暴露部分、及其下方的部分第二电性半导体层212、部分第主动层210与部分第一电性半导体层208，以在外延层214中形成凹槽276。凹槽276的底部284暴露出部分的第一电性半导体层208。如此，完成每个发光二极管芯片228d的外延层214、平台结构230与第一电性半导体层208的暴露部分234的定义。

接着，移除残留的光致抗蚀剂层300而暴露出透明导电层224与凹槽276。再利用例如等离子体辅助化学沉积方式或旋转涂布方式，形成介电材料层覆盖在透明导电层224上，并填入凹槽276中。此介电材料为绝缘材料，例如二氧化硅与氮化硅等。介电材料层形成后，可根据实际制作工艺需求，而选择性地利用例如化学机械研磨的方式对此介电材料层进行平坦化处理，用于获得表面实质平坦的介电材料层。

接着，如图13B所示，利用例如光刻与蚀刻方式，例如感应耦合式等离子体蚀刻方式，移除部分的介电材料层，而形成数个第一电性接触孔264与数个第二电性接触孔266，并形成数个介电层262。每个发光二极管芯片228c包含一介电层262，且第一电性接触孔264与第二电性接触孔266贯穿介电层262。

如图13B所示，在每个发光二极管芯片228d中，介电层262的一部分覆盖在凹槽276的侧壁上，且第一电性接触孔264的底部270暴露出凹槽276的底部284的一部分。第二电性接触孔266的底部280暴露出部分的透明导电层224。在本实施方式中，由于介电层262延伸覆盖在凹槽276的侧壁上，因此发光二极管结构200b(请先参考图13C)无需另外设置绝缘衬层于第一电性接触孔264的侧壁上，即可使内连线层226与凹槽276的侧壁所暴露出的外延层214和透明导电层224电性绝缘。

接着，利用例如沉积方式，形成导电层覆盖在介电层262的上表面278上，并填入第一电性接触孔264与第二电性接触孔266中。再利用例如光刻与蚀刻方式，移除部分的金属层，而形成数个内连线层226、第一电性电极垫与第二电性电极垫(如图2所示的第一电性电极垫238与第二电性电极垫236)，而完成串联式发光二极管结构200b，如图13C所示。

如图13C所示，内连线层226从二相邻发光二极管芯片228d中的一发光二极管芯片228d的第一电性接触孔264中第一电性半导体层208的暴露部分，经由相邻的发光二极管芯片228d的隔离沟槽216上方的介电层262的上表面278，而延伸并填入此相邻发光二极管芯片228d的第二电性接触孔266中，而与相邻发光二极管芯片228d的透明导电层224的暴露部分接触。因此，内连线层226可电连接相邻的二发光二极管芯片228d。

接着，利用例如沉积方式，形成绝缘反射层220覆盖在内连线层226与介电层262的上表面278上。请再次参照图2，可利用例如图案化技术对绝缘反射层220进行定义，以在绝缘反射层220中至少形成贯穿孔256、254与260。此三个贯穿孔256、254与260分别暴露出部分的第一电性电极垫238、部分的第二电性电极垫236与部分的测试垫258。

接下来，如图2与图13C所示，分别于绝缘反射层220上形成彼此分离的第一电性接合垫252与第二电性接合垫232，而完成串联式发光二极管结构200b。第一电性接合垫252与第二电性接合垫232彼此分离。此外，第一电性接合垫252与第二电性接合垫232可分别经由贯穿孔256与254，而分别与暴露出的第一电性电极垫238与第二电性电极垫236接触并电性接合。

由上述的实施方式可知，本发明的一优点就是因为本发明的发光二极管结构是由多个发光二极管芯片串联而成，因此具有排列密与高光效等优势。

由上述的实施方式可知，本发明的另一优点就是因为本发明的发光二极管结构包含绝缘反射层覆盖在每个发光二极管芯片的内连线、平台结构与第一电性半导体层暴露部分上，因此可利用倒装方式进行封装，而达到高散热、免打线与低热阻等功效。

由上述的实施方式可知，本发明的又一优点就是因为内连线层是从相邻发光二极管芯片之一者的第一电性半导体层的暴露部分，直接经由另一者的平台结构的侧面而延伸至此平台结构上，因此可大幅降低内连线层的深宽比，而可有效提升内连线层沉积时的阶梯覆盖能力，进而可避免内连线层沉积时产生断线。

由上述的实施方式可知，本发明的再一优点就是因为发光二极管芯片的平台结构可具有梯形倾斜侧面，因此可进一步提升内连线层的阶梯覆盖能力，而更有效解决内连线层断线的问题。

由上述的实施方式可知，本发明的再一优点就是因为发光二极管芯片的发光区域与相邻的发光二极管芯片的第一电性半导体层之间以隔离沟槽隔开，且隔离沟槽中仅填充绝缘层而无导电材料。再加上，隔离沟槽的开口上可额外设置电流阻障层来加以电性隔绝。因此，纵使隔离沟槽内的绝缘层沉积不连续，在隔离沟槽内无导电材料的情况下，发光区域中也不会有短路的问题产生。

由上述的实施方式可知，本发明的再一优点就是因为内连线层可直接从相邻发光二极管芯片之一者上方的介电层中的接触孔经由介电层上方延伸至另一者上方的介电层中的接触孔。因此，导电材料可不需要填充在相邻二发光二极管芯片之间的隔离沟槽中，因而可解决内连线层断线的问题。

由上述的实施方式可知，本发明的再一优点就是因为可有效解决短路与断线的问题，因此可大幅提升串联发光二极管结构的生产良率，进而可降低制作成本。

由上述的实施方式可知，本发明的再一优点就是因为可有效解决短路与断线的问题，因此可无需仰赖逆向漏电流的检测手段，而通过顺逆向电流的检测，即可顺利确认发光二极管结构中的短路缺陷。

虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何在此技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (18)

1.一种发光二极管结构，包含：

绝缘基板；

多个发光二极管芯片，其中每一该些发光二极管芯片包含一外延层，该外延层包含依序堆叠在该绝缘基板的一表面上的第一电性半导体层、主动层以及第二电性半导体层，且每一该些发光二极管芯片包含邻接的平台结构与第一电性半导体层暴露部分、以及第一隔离沟槽，该第一隔离沟槽设于该平台结构中；

多个内连线层，分别连接该些发光二极管芯片的相邻二者；

第一电性电极垫及第二电性电极垫分别设于该些发光二极管芯片的一第一者与一第二者上，且分别与该第一者的该第一电性半导体层暴露部分及该第二者的该第二电性半导体层电连接；

绝缘反射层，覆盖在该些内连线层、该些平台结构、该第一电性电极垫与该第二电性电极垫上，其中该绝缘反射层具有至少一第一贯穿孔与至少一第二贯穿孔分别暴露出部分的该第一电性电极垫与该第二电性电极垫；

第一电性接合垫，位于部分的该绝缘反射层上，且经过该至少一第一贯穿孔而与该第一电性电极垫电连接；以及

第二电性接合垫，位于另一部分的该绝缘反射层上，并与该第一电性接合垫分离，且经过该至少一第二贯穿孔而与该第二电性电极垫电连接。

2.如权利要求1所述的发光二极管结构，其中每一该些发光二极管芯片还包含一绝缘层，该绝缘层填入该第一隔离沟槽中，以封住该第一隔离沟槽的一开口。

3.如权利要求1所述的发光二极管结构，其中每一该些发光二极管芯片还包含一电流阻障层，介于该平台结构上的该内连线层与该绝缘层之间。

4.如权利要求3所述的发光二极管结构，其中每一该些发光二极管芯片还包含一透明导电层延伸于该平台结构的该第二电性半导体层上，且介于该平台结构上的该内连线层与该电流阻障层之间。

5.如权利要求1所述的发光二极管结构，其中

每一该些发光二极管芯片还包含一介电层，设于该外延层上，且每一该些发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿该介电层，

该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间，

每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中，以及

该绝缘反射层还覆盖在该介电层上。

6.如权利要求5所述的发光二极管结构，其中

每一该些发光二极管芯片还包含一透明导电层，介于该介电层与该外延层之间；

该第一电性接触孔的一底部暴露出该第一电性半导体层暴露部分；以及

该第二电性接触孔的一底部暴露出该透明导电层。

7.如权利要求6所述的发光二极管结构，其中每一该些发光二极管芯片还包含至少一电流阻障层，介于该第二电性接触孔的该底部与该外延层之间。

8.如权利要求5所述的发光二极管结构，其中在每一该些发光二极管芯片中，该外延层具有一凹槽，该凹槽的一底部暴露出该第一电性半导体层暴露部分，该第一电性接触孔暴露出该凹槽的该底部的一部分，且该介电层覆盖在该凹槽的一侧壁上。

9.如权利要求5所述的发光二极管结构，其中每一该些发光二极管芯片还包含至少一绝缘衬层，覆盖在该第一电性接触孔的一侧壁上。

10.一种发光二极管结构的制造方法，包含：

提供一绝缘基板；

形成一外延结构，其中该外延结构包含依序堆叠在该绝缘基板的一表面上的第一电性半导体层、主动层与第二电性半导体层；

形成多个第一隔离沟槽与多个第二隔离沟槽于该外延结构中，以定义出多个发光二极管芯片的多个外延层，其中该些第一隔离沟槽分别与该些第二隔离沟槽邻接；

移除部分的该第二电性半导体层与部分的该主动层，以定义出每一该些发光二极管芯片的一平台结构与一第一电性半导体层暴露部分，其中每一该些发光二极管芯片包含该些第一隔离沟槽之一者，且该些第一隔离沟槽的该者设于该平台结构中；

形成多个内连线层、一第一电性电极垫及一第二电性电极垫，其中该些内连线层分别连接该些发光二极管芯片的相邻二者，该第一电性电极垫及该第二电性电极垫分别设于该些发光二极管芯片的一第一者与一第二者上，且该第一电性电极垫及该第二电性电极垫分别与该第一者的该第一电性半导体层暴露部分及该第二者的该第二电性半导体层电连接；

形成一绝缘反射层覆盖在该些内连线层、该些平台结构、该第一电性电极垫与该第二电性电极垫上，其中该绝缘反射层具有至少一第一贯穿孔与至少一第二贯穿孔分别暴露出部分的该第一电性电极垫与部分的该第二电性电极垫；

形成一第一电性接合垫于部分的该绝缘反射层上，其中该第一电性接合垫经过该至少一第一贯穿孔而与该第一电性电极垫电连接；以及

形成一第二电性接合垫于另一部分的该绝缘反射层上，其中该第二电性接合垫与该第一电性接合垫分离，且该第二电性接合垫经过该至少一第二贯穿孔而与该第二电性电极垫电连接。

11.如权利要求10所述的发光二极管结构的制造方法，在形成该些第一隔离沟槽与该些第二隔离沟槽于该外延结构中之后，还包含形成多个介电层分别覆盖在该些外延层上，其中每一该些发光二极管芯片具有第一电性接触孔与第二电性接触孔贯穿该介电层，且该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间。

12.如权利要求11所述的发光二极管结构的制造方法，在形成该些介电层前，还包含：

形成多个透明导电层分别介于该些介电层与该些外延层之间；以及

形成多个电流阻障层分别位于该些外延层与该些透明导电层之间，

其中在每一该些发光二极管芯片中，该第一电性接触孔的一底部暴露出该第一电性半导体层，且该第二电性接触孔的一底部暴露出该透明导电层，且该些电流阻障层的位置对应的设置于该些第二电性接触孔的该些底部下。

13.一种发光二极管结构，包含：

绝缘基板；

多个发光二极管芯片，其中每一该些发光二极管芯片包含一外延层，该外延层包含依序堆叠在该绝缘基板的一表面上的第一电性半导体层、主动层以及第二电性半导体层，且每一该些发光二极管芯片包含邻接的一平台结构与一第一电性半导体层暴露部分、以及一第一隔离沟槽，该第一隔离沟槽设于该平台结构中；

多个内连线层，分别连接该些发光二极管芯片的相邻二者；

第一电性电极垫及一第二电性电极垫分别设于该些发光二极管芯片的一第一者与一第二者上，且分别与该第一者的该第一电性半导体层暴露部分及该第二者的该第二电性半导体层电连接；

绝缘层，覆盖在该些内连线层、该些平台结构、该第一电性电极垫与该第二电性电极垫上，其中该绝缘层具有至少一第一贯穿孔与至少一第二贯穿孔分别暴露出部分的该第一电性电极垫与该第二电性电极垫；

第一电性接合垫，位于部分的该绝缘层上，且经过该至少一第一贯穿孔而与该第一电性电极垫电连接；以及

第二电性接合垫，位于另一部分的该绝缘层上，并与该第一电性接合垫分离，且经过该至少一第二贯穿孔而与该第二电性电极垫电连接。

14.如权利要求13所述的发光二极管结构，其中该绝缘层是一布拉格反射镜(DBR)。

15.如权利要求13所述的发光二极管结构，还包含一绝缘反射层，其中

每一该些发光二极管芯片还包含一介电层，设于该外延层上，且每一该些发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿该介电层，该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间，

该绝缘反射层覆盖在每一该些发光二极管芯片的该第一电性接触孔的一侧壁、该第二电性接触孔的一侧壁、与该介电层的一上表面上，以及

每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中。

16.如权利要求13所述的发光二极管结构，还包含一绝缘反射层，其中

每一该些发光二极管芯片还包含一介电层，设于该外延层上，且每一该些发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿该介电层，该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间，该外延层具有一凹槽，该凹槽的一底部暴露出该第一电性半导体层暴露部分，该第一电性接触孔暴露出该凹槽的该底部的一部分，

该绝缘反射层覆盖在每一该些凹槽的一侧壁、与每一该些外延层的一上表面上，以及

每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中。

17.如权利要求13所述的发光二极管结构，还包含一绝缘反射层，其中

每一该些发光二极管芯片还包含一介电层，设于该外延层上，且每一该些发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿该介电层，该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间，该外延层具有一凹槽，该凹槽的一底部暴露出该第一电性半导体层暴露部分，该第一电性接触孔暴露出该凹槽的该底部的一部分，且该介电层覆盖在该凹槽的一侧壁上，

该绝缘反射层覆盖在每一该些外延层的一上表面上，以及

每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中。

18.如权利要求13所述的发光二极管结构，还包含一绝缘反射层，其中

每一该些发光二极管芯片还包含一介电层，设于该外延层上，且每一该些发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿该介电层，该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间，该外延层具有一凹槽，该凹槽的一底部暴露出该第一电性半导体层暴露部分，该第一电性接触孔暴露出该凹槽的该底部的一部分，且该介电层覆盖在该凹槽的一侧壁上，

该绝缘反射层覆盖在每一该些介电层的一上表面上，以及

每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中。

Images