DE19631907A1 - LED-Array in Matrixanordnung - Google Patents

LED-Array in Matrixanordnung

Info

Publication number
DE19631907A1
DE19631907A1 DE19631907A DE19631907A DE19631907A1 DE 19631907 A1 DE19631907 A1 DE 19631907A1 DE 19631907 A DE19631907 A DE 19631907A DE 19631907 A DE19631907 A DE 19631907A DE 19631907 A1 DE19631907 A1 DE 19631907A1
Authority
DE
Germany
Prior art keywords
led array
layer
conductive layer
leds
array according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19631907A
Other languages
English (en)
Inventor
Walter Dipl Ing Wegleiter
Ernst Dipl Phys Dr Nirschl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19631907A priority Critical patent/DE19631907A1/de
Priority to JP10507475A priority patent/JP2000516035A/ja
Priority to CN97198228.7A priority patent/CN1231769A/zh
Priority to PCT/DE1997/001625 priority patent/WO1998006134A1/de
Priority to EP97936580A priority patent/EP0917736A1/de
Publication of DE19631907A1 publication Critical patent/DE19631907A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

Die Erfindung betrifft ein LED-Array mit mehreren Reihen und Spalten von LEDs auf einem Halbleitersubstrat, wobei die LEDs einzeln ansteuerbar sind und hierzu ein gemeinsamer elektri­ scher Anschluß über eine erste leitende Schicht im Halbleiter­ substrat erfolgt.
Der Einsatz von LEDs (Light Emitting Diode), auch Lumineszenz­ dioden genannt, in Matrixanordnungen ist weit verbreitet. Sol­ che LED-Arrays finden sich beispielsweise in LED-Bildschirmen und LED-Drucker-Anwendungen. Dabei werden die LEDs auf einem Halbleitersubstrat erzeugt und ein gemeinsamer elektrischer An­ schluß wird über eine leitende Schicht im Halbleitersubstrat realisiert. Um die LEDs getrennt ansteuern zu können, wird fer­ ner jede LED einzeln mit einer Bondverbindung angeschlossen. Für diese Technik ist daher eine große Anzahl von Drahtbondver­ bindungen nötig, die zu extremen Anforderungen an die LED-Kontakte und die Bondtechnologie führt. Durch diese Schwierig­ keiten wird auch die Ausbeute begrenzt.
Der Erfindung liegt die Aufgabe zugrunde, ein LED-Array auf einem Halbleitersubstrat der eingangs genannten Art zu schaffen, welches mit einer möglichst geringen Anzahl von Bond-Verbindungen auskommt und besonders einfach herstellbar ist.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß unterhalb der ersten leitenden Schicht im Halbleitersubstrat eine minde­ stens semiisolierende Schicht angeordnet ist, die erste leiten­ de Schicht durch Gräben in der Weise unterbrochen ist, daß die Gräben bis zur mindestens semiisolierenden Schicht reichen, daß die erste leitende Schicht unter Bildung von Leiterbahnen in Längsstreifen zur reihenweisen elektrischen Verbindung der LEDs unterteilt ist, daß jede Leiterbahn der ersten leitenden Schicht mit einem elektrischen Anschlußkontakt verbunden ist, daß zur spaltenweise Verbindung der LEDs eine auf dem Halblei­ tersubstrat verlaufende zweite elektrisch leitende Schicht vor­ handen ist, die unter Bildung von weiteren separaten Leiterbah­ nen in Querstreifen unterteilt ist, daß zwischen der auf dem Halbleitersubstrat verlaufenden zweiten elektrisch leitenden Schicht und der ersten leitenden Schicht im Halbleitersubstrat eine isolierende Schicht angeordnet ist.
Der Grundgedanke der Erfindung besteht demnach darin, die An­ steuerung einzelner LEDs durch zwei Leiterbahnebenen zu ermög­ lichen. Die unter Leiterbahnebene ist durch Grabenisolation in die erforderlichen Einzelbahnen geteilt. Auf diese Weise wird die Anzahl der benötigten Bondverbindungen sehr stark reduziert und ein LED-Array mit besonders kleinen Abmessungen geschaffen.
Das LED-Array ist bevorzugt so ausgebildet, daß die erste lei­ tende Schicht im Halbleitersubstrat p-Kontakte für die LEDs und die zweite leitende Schicht auf dem Halbleitersubstrat n-Kon­ takte für die LEDs bildet. Diese Zuordnung läßt sich durch die Eigenschaften der im Halbleiter verwendeten Schichten besonders einfach realisieren.
Die zweite leitende Schicht auf dem Halbleitersubstrat ist be­ vorzugt metallisch, da eine auf dem Halbleitersubstrat liegende Metallisierung zum einen leicht herstellbar ist und zum anderen besonders günstig als n-Kontakt einsetzbar ist. Die isolierende Schicht zwischen der leitenden Schicht auf dem Halbleitersub­ strat und der ersten leitenden Schicht im Halbleitersubstrat wird bevorzugt als auch Oxidschicht ausgebildet. Dazu wird bei­ spielsweise Al₂O₃ verwendet. Als Alternative hierzu kann bei­ spielsweise auch Si₃N₄ zum Einsatz kommen.
In einer bevorzugten Ausführungsform ist das Halbleitersub­ strat auf Galliumarsenid (GaAs), die zweite leitende Schicht im Halbleitersubstrat p-dotiertes GaAs und die mindestens semiiso­ lierende Schicht undotiertes semiisolierendes GaAs. Grundsätz­ lich besteht auch die Möglichkeit, das LED-Array in Silizium­ technik auszubilden.
Die Gräben zur Trennung der zweiten leitenden Schicht im Halb­ leitersubstrat sind bevorzugt mit einer Trennätzung herge­ stellt. Dabei folgt die anschließend erzeugte isolierende Schicht zwischen den leitenden Schichten dem Verlauf der Grä­ ben. Auch die zweite leitende Schicht auf dem Halbleitersub­ strat kann dem Verlauf der Gräben folgen, bevorzugt ist es je­ doch, die Gräben mit einer Verfülltechnik zu verfüllen und die zweite leitende Schicht über die Gräben hinweg auszuführen.
In einer bevorzugten Weiterbildung der Erfindung sind die An­ schlußkontakte der ersten leitenden Schicht im Halbleiter mit einer Via-hole Technik hergestellt. Dadurch lassen sich über die Chiprückseite beliebig viele Anschlüsse erzeugen. Die An­ schlüsse können dabei entweder über die Rückseite oder über parallel verlaufende elektrische Anschlüsse einseitig zur LED-Seite herausgeführt werden. In einer anderen Weiterbildung der Erfindung wird die mindestens semiisolierende Schicht in Buried Isolation Layer-Technik erzeugt.
Die erfindungsgemäßen LED-Arrays können für Bildschirme und ei­ ne große Anzahl anderer Anwendungen eingesetzt werden. Eine be­ sonders bevorzugte Verwendung der erfindungsgemäßen LED-Arrays ist jedoch die Anwendung in einem LED-Drucker mit zwei Reihen von LEDs, wobei die Reihen eine Druckzeile bilden. Die zwei Reihen von LEDs sind dabei bevorzugt versetzt zueinander ange­ ordnet, um den technisch bedingten geometrischen Abstand der LEDs in einer Reihe auszugleichen und eine durchgehende Druck­ linie erzeugen zu können. Die für die zwei Reihen benötigten zwei Anschlußkontakte pro LED-Paar sind bevorzugt auf gegen­ überliegenden Seiten eines LED-Arrays angeordnet, da auf diese Weise eine besonders einfache Führung der Anschlußkontakte mög­ lich ist.
In diesem Anwendungsfall wird die Anzahl der benötigten Draht­ bondverbindungen um 50% + 2 Drahtbondverbindungen reduziert.
Nachfolgend wird die Erfindung anhand von vier Ausführungsbei­ spielen weiter erläutert. Im einzelnen zeigen die schematischen Darstellungen in:
Fig. 1 eine Draufsicht auf ein mit einer Trennätzung hergestelltes erfindungsgemäßes LED-Array gemäß einem ersten Beispiel;
Fig. 2 einen Querschnitt durch das LED-Array gemäß Fig. 1;
Fig. 3 eine Draufsicht auf ein mit einer Verfülltech­ nik hergestelltes erfindungsgemäßes LED-Array gemäß einem zweiten Beispiel;
Fig. 4 einem Querschnitt durch das LED-Array gemäß Fig. 3;
Fig. 5 eine Draufsicht auf ein mit einer Via-hole Technik hergestelltes erfindungsgemäßes LED-Array gemäß einem dritten Beispiel;
Fig. 6 einen Querschnitt durch das LED-Array gemäß Fig. 5;
Fig. 7 eine Draufsicht auf ein mit einer Buried Iso­ lation Layer-Technik hergestelltes LED-Array gemäß einem vierten Beispiel, und
Fig. 8 einen Querschnitt durch das LED-Array gemäß Fig. 7.
In der Draufsicht in Fig. 1 sind LEDs 1 bis 6 dargestellt, wo­ bei die LEDs 1, 3 und 5 eine erste Reihe und die LEDs 2, 4 und 6 eine zweite Reihe bilden. Benachbarte LEDs der parallelen Reihen sind jeweils durch eine gemeinsame n-Metallisierung ver­ bunden, die an einem Ende jeweils einen n-Anschlußkontakt 7 aufweist. Weiterhin sind p-Anschlußkontakte 8 und 9 vorgesehen, die auf gegenüberliegenden Seiten des LED-Arrays angeordnet sind. Über den p-Anschlußkontakt 8 wird ein Potential A zu der ersten Reihe von LEDs (LED 1, LED 3, LED 5) und über den zwei­ ten p-Anschlußkontakt 9 wird ein Potential B zu der zweiten Reihe von LEDs (LED 2, LED 4, LED 6) geführt.
In Fig. 2 ist ein Querschnitt entlang einer Linie durch die LEDs 1 und 2 des in Fig. 1 dargestellten LED-Arrays darge­ stellt. Auf einer semiisolierende GaAs-Schicht 14 ist eine lei­ tende Schicht angeordnet, die aus p-dotiertem GaAs besteht. Ein Graben 10 trennt die p-dotierte GaAs-Schicht in zwei Bereiche, wobei die p-dotierte GaAs-Schicht 12 auf einem Potential A und die p-dotierte GaAs-Schicht 13 auf einem Potential B liegt. Über der p-dotierten GaAs-Schicht sind n-dotierte GaAs-Bereiche 15, die mit der p-dotierten GaAs-Schicht pn-Übergänge bilden und die LEDs 1 und 2 ausbilden. Eine Metallschicht 16, die in dem n-Anschlußkontakt 7 endet, kontaktiert die LEDs 1 und 2 und folgt den Strukturen des Grabens 10. Wie in Fig. 1 dargestellt ist, ist der Anschluß der LEDs 1 und 2 elektrisch von dem der LEDs 3 und 4 isoliert. Die Metallschicht 16 ist von der darun­ terliegenden leitenden p-dotierten GaAs-Schicht durch eine Oxidschicht 11 getrennt. Dadurch erfolgt der Kontakt aus­ schließlich an den LEDs 1 und 2. Der p-Anschlußkontakt 8 dient zum Anlegen eines Potentials A an den p-dotierten GaAs-Bereich 12. Der p-Anschlußkontakt 9 dient zum Anlegen eines Potentials B an den p-dotierten GaAs-Bereich 13.
Zur Herstellung dieses LED-Arrays wird auf die semiisolierende GaAs-Schicht 14 epitaktisch zunächst eine p-dotierte GaAs-Schicht 12, 13 und dann eine n-dotierte GaAs-Schicht 15 aufge­ wachsen. Dadurch wird in situ ein pn-Übergang hergestellt, der zur Bildung der LEDs 1 und 2 dient. In einem ersten Ätzschritt werden die LEDs 1 und 2 separiert, wobei eine Trennätzung bis in die p-dotierte GaAs-Schicht 12, 13, die auch Epitaxieschicht genannt wird, durchgeführt wird. Im zweiten Ätzschritt wird der Graben 10 erzeugt, indem die p-dotierte Epitaxieschicht ge­ trennt wird und somit zwei getrennte Potentialanschlüsse 12 und 13 für die beiden LED-Reihen erzeugt werden. Darauf wird eine isolierende Schicht aufgebracht, die beispielsweise aus Alumi­ niumoxid (Al₂O₃) oder Siliziumnitrid (Si₃N₄) bestehen kann. Da­ nach wird eine n-Metallisierung 16 aufgebracht, mit der jeweils zwei benachbarte LEDs kontaktiert werden.
In den Fig. 3 und 4 ist eine Draufsicht auf ein LED-Array dargestellt, welches mit Trennätzung und Verfülltechnik herge­ stellt ist. Soweit hier und im folgenden gleiche Bezugszeichen wie in Fig. 1 und Fig. 2 verwendet werden, ist die Bedeutung zu den in Fig. 1 und Fig. 2 verwendeten Bezugszeichen analog. Im Unterschied zu der in den Fig. 1 und 2 dargestellten Ausfüh­ rungsform ist hier im Graben 10 nach der Oxidabscheidung zu­ nächst eine Verfülltechnik durchgeführt worden, wobei der Gra­ ben mit einem Füllmaterial 17 aufgefüllt worden ist, so daß die Metallisierung und Strukturierung der Metallschicht 16 zur Bil­ dung der spaltenweisen Kontakte besonders einfach durchführbar ist. Zusätzlich ist bei der Ätzung der n-dotierten GaAs-Schicht 15 zur Bildung der LEDs 1 und 2 auch ein Bereich 18 erhalten geblieben, auf dem der n-Anschlußkontakt 7 gebildet wird. Da­ durch liegt der Anschlußkontakt 7 mit den LEDs 1 und 2 auf ei­ ner Höhe. Der dabei entstehende kleine Graben 19 wird ebenfalls mit der Verfülltechnik gefüllt, so daß die n-Metallisierung auf ihrer ganzen Länge auf einem Niveau geführt wird. Die Metalli­ sierung endet außerdem im Bereich der LEDs 2, 4 und 6 und reicht nicht über diese hinaus, wie dies zum Beispiel in der in Fig. 1 und 2 beschriebenen Ausführungsform der Fall ist.
Bei den in Fig. 1 bis 4 gezeigten Ausführungsbeispielen sind die p-Anschlußkontakte 8 und 9 auf gegenüberliegenden Seiten des LED-Arrays in einer Ebene angeordnet und in direktem Kon­ takt mit der darunterliegenden leitenden Schicht 12, 13. Eine andere Kontaktierungsform, die insbesondere bei Verwendung ei­ nes Arrays mit mehr als zwei Reihen LEDs notwendig ist, ist ei­ ne in Fig. 5 dargestellte Kontaktloch-Technik (Via-hole Tech­ nik). Die p-Anschlußkontakte 8 und 9 sind dabei auf derselben Seite des LED-Arrays, jedoch auf verschiedenen Niveaus angeord­ net. Der p-Anschlußkontakt 9 für das Potential B ist dabei mit­ tels einer Via-hole Technik durch ein Via-hole 20 durch die se­ miisolierende GaAs-Schicht 14 geführt und wird auf der Rücksei­ te des Halbleitersubstrats mit einer elektrischen Schicht 21 oder Bahn zur p-dotierten GaAs-Schicht 13 geführt. Die elek­ trisch leitende Schicht 21 auf der Chiprückseite wird von einer Rückseitenpassivierung 25 aus Aluminiumoxid oder Siliziumnitrid geschützt. Mit einem zweiten Via-hole 22 wird der elektrische Leiter durch die semiisolierende GaAs-Schicht 14 in eine zu­ sätzlich p⁺-dotierte GaAs-Schicht 23, 24 geführt. Diese ist in direkter Verbindung mit der p-dotierten GaAs-Schicht 13. Die zusätzliche p⁺-dotierte GaAs-Schicht 24 ist zur besseren Kon­ taktherstellung mit dem elektrischen Leiter 21 über das Via­ hole 22 eingeführt und wird genau wie die p-dotierte GaAs-Schicht 13 von dem Graben 10 unterbrochen. Die p⁺-dotierte GaAs-Schicht 23 liegt auf dem Potential A und die p⁺-dotierte GaAs-Schicht 24 liegt auf dem Potential B. Falls mehrere Reihen von LEDs vorgesehen sind, so müssen auf der Chiprückseite pa­ rallel zueinander verschiedene elektrisch leitende Bahnen 21 hergestellt werden, die über Via-holes jeweils die entsprechen­ de LED-Reihe kontaktieren. Neben dem p-Anschlußkontakt 9 für das Potential B sind dann noch eine Reihe weiterer p-Anschluß­ kontakte auf dem semiisolierenden GaAs 14 notwendig. Alternativ könnten die Anschlußkontakte auch direkt durch die Via-holes auf der Chiprückseite angelegt werden.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen LED-Arrays ist in Fig. 7 und 8 dargestellt. Dabei wird die minde­ stens semiisolierende GaAs-Schicht als Buried Isolation Layer ausgebildet und nicht wie in den vorhergehenden Beispielen als Substrat. Hier wird ein p-dotiertes GaAs-Substrat 26 verwendet, auf das eine undotierte semiisolierende GaAs-Schicht 14 epitak­ tisch aufgewachsen wird. Darauf folgen in üblicher Weise eine p- oder p⁺-dotierte GaAs-Schicht 12, 13 und eine n-dotierte GaAs-Schicht 15. Auch diese Schichten werden epitaktisch aufge­ wachsen. Wie bereits oben beschrieben ist, erfolgt eine Ätzung zur Trennung der LEDs und LED-Reihen und eine Grabenätzung, die mindestens bis in die semiisolierende GaAs-Schicht 13 reichen muß und im dargestellten Ausführungsbeispiel sogar bis in das p-dotierte GaAs-Substrat 26 reicht. Die semiisolierende GaAs-Schicht 13 ist hier als Buried Isolation Layer hergestellt wor­ den. Der p-Anschlußkontakt 8 kontaktiert die p⁺-dotierte GaAs-Schicht 12 und bildet damit den p-Kontakt für die LED 1. Der p-Anschlußkontakt 9 für das Potential B ist auf einem tieferen Niveau direkt auf dem p-dotierten GaAs-Substrat 26 angeordnet, welches als Leiter dient und einen Kontakt zur LED 2 herstellt. Dies erfolgt über ein p-dotiertes Diffusionsgebiet 27, welches das p-dotierte GaAs-Substrat 26 und die p⁺-dotierte GaAs-Schicht 13 verbindet und dabei die semiisolierende GaAs-Schicht 14 überbrückt.
Bezugszeichenliste
1 bis 6 LEDs
7 n-Anschlußkontakt
8 p-Anschlußkontakt (Potential A)
9 p-Anschlußkontakt (Potential B)
10 Graben
11 Oxidschicht
12 p-dotierte GaAs-Schicht (Potential A)
13 p-dotierte GaAs-Schicht (Potential B)
14 semiisolierende GaAs-Schicht
15 n-dotierte GaAs-Schicht
16 Metallschicht
17 Füllmaterial
18 Bereich unter n-Anschlußkontakt
19 kleiner Graben
20 Via-hole
21 elektrisch leitende Bahn
22 Via-hole
23 p⁺-dotierte GaAs-Schicht (Potential A)
24 p⁺-dotierte GaAs-Schicht (Potential B)
25 Rückseitenpassivierung
26 p-dotiertes GaAs-Substrat
27 p-dotiertes Diffusionsgebiet

Claims (14)

1. LED-Array mit mehreren Reihen und Spalten von LEDs auf einem Halbleitersubstrat, wobei die LEDs (1, 2, . . . 6) einzeln ansteu­ erbar sind und hierzu eine elektrisch leitende Verbindung über eine erste leitende Schicht in dem Halbleitersubstrat erfolgt, dadurch gekennzeichnet,
daß unterhalb der ersten leitenden Schicht im Halbleiter­ substrat eine mindestens semiisolierende Schicht angeordnet ist,
daß die erste leitende Schicht durch Gräben (10) in der Weise unterbrochen ist, daß die Gräben (10) bis zur mindestens semi­ isolierenden Schicht reichen, daß die erste leitende Schicht unter Bildung von separaten Leiterbahnen in Längsstreifen zur reihenweise elektrischen Verbindung der LEDs (1, 3, 5; 2, 4, 6) unterteilt ist,
daß jede Leiterbahn der ersten leitenden Schicht mit einem An­ schlußkontakt (8, 9) verbunden ist,
daß zur spaltenweisen Verbindung (1, 2, 3, 4; 5, 6) der LEDs eine auf dem Halbleitersubstrat verlaufende zweite elektrisch leitende Schicht vorhanden ist, die unter Bildung von weiteren separaten Leiterbahnen in Querstreifen unterteilt ist,
daß unterhalb der zweiten leitenden Schicht und oberhalb der ersten leitenden Schicht eine isolierende Schicht vorgesehen ist.
2. LED-Array nach Anspruch 1, dadurch gekennzeichnet,
daß die erste leitende Schicht im Halbleitersubstrat p-Kontakte für die LEDs (1 bis 6) bildet und
daß die zweite leitende Schicht auf dem Halbleitersubstrat n-Kontakte für die LEDs (1 bis 6) bildet.
3. LED-Array nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite leitende Schicht auf dem Halbleitersubstrat von einer Metallschicht (16) gebildet ist.
4. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die isolierende Schicht eine Oxidschicht (11) ist.
5. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite leitende Schicht von p-dotiertem GaAs (12, 13) gebildet ist.
6. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens semiisolierende Schicht aus einer semiiso­ lierenden GaAs-Schicht (14) gebildet ist.
7. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben (10) mit einer Trennätzung hergestellt sind.
8. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die isolierende Schicht in ihrem Verlauf dem Graben (10) angepaßt ist.
9. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben (10) mit einer Verfülltechnik verfüllt sind.
10. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlußkontakte (8, 9) der ersten leitenden Schicht im Halbleiter mit einer Kontaktloch-Technik hergestellt sind.
11. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens semiisolierende Schicht in Buried Isolation Layer-Technik erzeugt ist.
12. LED-Array nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das LED-Array für einen LED-Drucker mit zwei Reihen von LEDs verwendet wird.
13. LED-Array nach Anspruch 12, dadurch gekennzeichnet, daß die zwei Reihen von LEDs in Längsrichtung versetzt zueinan­ der angeordnet sind.
14. LED-Array nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, daß zwei Anschlußkontakte (8, 9) vorgesehen sind und daß die Anschlußkontakte auf gegenüberliegenden Seiten des LED-Arrays angeordnet sind.
DE19631907A 1996-08-07 1996-08-07 LED-Array in Matrixanordnung Withdrawn DE19631907A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19631907A DE19631907A1 (de) 1996-08-07 1996-08-07 LED-Array in Matrixanordnung
JP10507475A JP2000516035A (ja) 1996-08-07 1997-07-31 マトリックス装置構成のｌｅｄアレイ
CN97198228.7A CN1231769A (zh) 1996-08-07 1997-07-31 矩阵结构的led－陈列
PCT/DE1997/001625 WO1998006134A1 (de) 1996-08-07 1997-07-31 Led-array in matrixanordnung
EP97936580A EP0917736A1 (de) 1996-08-07 1997-07-31 Led-array in matrixanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19631907A DE19631907A1 (de) 1996-08-07 1996-08-07 LED-Array in Matrixanordnung

Publications (1)

Publication Number Publication Date
DE19631907A1 true DE19631907A1 (de) 1998-02-12

Family

ID=7802052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631907A Withdrawn DE19631907A1 (de) 1996-08-07 1996-08-07 LED-Array in Matrixanordnung

Country Status (5)

Country Link
EP (1) EP0917736A1 (de)
JP (1) JP2000516035A (de)
CN (1) CN1231769A (de)
DE (1) DE19631907A1 (de)
WO (1) WO1998006134A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011318A1 (de) * 2000-03-13 2001-09-20 Visicontrol Ges Fuer Elektroni Vorrichtung zur Prüfung und/oder Vermessung von Prüflingen
WO2004070844A1 (en) * 2003-02-05 2004-08-19 University Of Strathclyde MICRO-LEDs
US7994524B1 (en) * 2007-09-12 2011-08-09 David Yaunien Chung Vertically structured LED array light source

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347141A (zh) * 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
CN103700682A (zh) * 2012-05-04 2014-04-02 奇力光电科技股份有限公司 发光二极管结构及其制造方法
CN104218133B (zh) * 2014-08-26 2017-04-26 华灿光电股份有限公司 一种发光二极管芯片及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258629A (en) * 1991-05-14 1993-11-02 Eastman Kodak Company Light-emitting diode print head with staggered electrodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0011418A1 (de) * 1978-11-20 1980-05-28 THE GENERAL ELECTRIC COMPANY, p.l.c. Verfahren zur Herstellung von Leuchtanzeigevorrichtungen
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258629A (en) * 1991-05-14 1993-11-02 Eastman Kodak Company Light-emitting diode print head with staggered electrodes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Electronics Letters" 23 (1987) 284-286 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011318A1 (de) * 2000-03-13 2001-09-20 Visicontrol Ges Fuer Elektroni Vorrichtung zur Prüfung und/oder Vermessung von Prüflingen
WO2004070844A1 (en) * 2003-02-05 2004-08-19 University Of Strathclyde MICRO-LEDs
US7598149B2 (en) 2003-02-05 2009-10-06 University Of Strathclyde Micro-leds
US7994524B1 (en) * 2007-09-12 2011-08-09 David Yaunien Chung Vertically structured LED array light source

Also Published As

Publication number Publication date
EP0917736A1 (de) 1999-05-26
CN1231769A (zh) 1999-10-13
WO1998006134A1 (de) 1998-02-12
JP2000516035A (ja) 2000-11-28

Similar Documents

Publication Publication Date Title
DE102008016074B4 (de) Licht emittierendes Halbleiterbauteil mit transparenten Mehrschichtelektroden
EP2553726B1 (de) Optoelektronischer halbleiterchip
EP1592072B1 (de) Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
WO2012130900A1 (de) Optoelektronischer halbleiterchip
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
EP2596532B1 (de) Optoelektronisches bauelement
DE102009030243A1 (de) Halbleiter-Lichtemittervorrichtung
EP2452373A1 (de) Optoelektronisches bauelement
DE102011116232B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE10147887A1 (de) Strahlungsemittierendes Halbleiterbauelement
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE102016105989A1 (de) Lichtemittierendes Modul
DE19603444C2 (de) LED-Vorrichtung mit mindestens zwei LEDs
WO2014044592A1 (de) Optoelektronischer halbleiterchip und verfahren zur seiner herstellung
WO2015189406A1 (de) Optoelektronischer halbleiterchip
WO2018234154A1 (de) Optoelektronisches halbleiterbauelement
DE19631907A1 (de) LED-Array in Matrixanordnung
DE19823914A1 (de) Anordnung lichtemittierender Dioden
DE102012209266A1 (de) Schaltungsanordnung und Herstellungsverfahren hierfür
DE102018119688A1 (de) Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
WO2020070022A1 (de) BAUELEMENT MIT VERGRÖßERTER AKTIVER ZONE UND VERFAHREN ZUR HERSTELLUNG
WO2021028185A1 (de) Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102015114135A1 (de) Photovoltaische Vorrichtung und Verfahren zur Herstellung einer photovoltaischen Vorrichtung
DE102012212152A1 (de) Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal