CN1222027C - 压焊方法和压焊装置 - Google Patents

压焊方法和压焊装置 Download PDF

Info

Publication number
CN1222027C
CN1222027C CNB031438326A CN03143832A CN1222027C CN 1222027 C CN1222027 C CN 1222027C CN B031438326 A CNB031438326 A CN B031438326A CN 03143832 A CN03143832 A CN 03143832A CN 1222027 C CN1222027 C CN 1222027C
Authority
CN
China
Prior art keywords
pressure welding
semiconductor chip
ultrasonic vibration
erecting tools
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031438326A
Other languages
English (en)
Other versions
CN1474443A (zh
Inventor
栗田洋一郎
野川润
前田雅人
猪俣辉司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1474443A publication Critical patent/CN1474443A/zh
Application granted granted Critical
Publication of CN1222027C publication Critical patent/CN1222027C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/607—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

公开了一种用于半导体芯片的压焊方法，其使用防止安装工具的顶面损耗并保证高可靠性和高生产率的超声压焊机制，以及用于执行该方法的压焊装置。该压焊装置和方法具有抑制生成滑动摩擦的装置。该装置和方法是这样执行压焊过程的：根据控制管理装置给出的信息来控制振动轴方向保持力和惯性力，从而在向要压焊的区域施加超声振动的同时保持关系式：(振动轴方向保持力)＞(管芯剪切强度)+(惯性力)。

Description

压焊方法和压焊装置
技术领域
本发明涉及制造半导体芯片封装的方法，该半导体芯片封装是通过将半导体芯片连接至另一半导体芯片或衬底而得到的，本发明还涉及用于制造半导体芯片封装的制造装置，具体而言，涉及使用超声压焊法的压焊装置以及用于制造半导体芯片封装的制造装置。
背景技术
近来，在迅速全球性扩张的信息通信网络中的信息通信系统需要增强的性能及更快的速度。在半导体芯片的封装技术中，为了适应该需求已经发展了高集成封装技术。由于提高电子设备性能的高集成封装技术在多个焊点同时进行压焊，所以同时得到可靠性和生产率很重要。
使用超声压焊技术的半导体芯片封装是一种满足该需求的有前途的技术。超声压焊是这样一项技术，其使得芯片的待压焊金属面接触配合部分的待压焊金属面，并在与接触面相平行的方向上施加超声振动以对二者进行压焊。超声压焊在原理上能够比其它方法以更短时间压焊金属。
由于其优点，已经作出研究改变这种压焊方法适用于压焊技术，如倒装芯片(flip-chip)压焊、正面向下(face-down)压焊和同时(simultaneous)压焊以及引线(wire)压焊，并且对于小芯片的这种适用的实际使用正在进行中。然而，对于大芯片的适用至今没有进展。这是因为要压焊的引脚数随芯片尺寸的增大而增加，需要进行压焊的输入能量增加，引发了一个严重的问题，即安装工具的耗损，而这个问题对于小芯片影响不大。
参考图1所示的使用超声压焊的半导体芯片压焊装置的概念图讨论安装工具的耗损。
安装工具能够通过要压焊的半导体芯片，将超声波从超声振动发生装置传递至待压焊区域，同时垂直于接触面持续向半导体芯片施加保持力，并且安装工具对于超声压焊装置是一件非常重要的部件。
半导体芯片12由安装工具11保持，要压焊至半导体芯片12的另一部分15在压焊过程中被紧固在台阶16上，紧固的程度使得部分15不引起对台阶16的摩擦。对于互相接触的两个压焊部分(图1中的13和14)，启动超声振动。通常，压焊部分13和14中的至少一个是突起，其具有类似从部件突出的结构，另一部分是位于部件上的平板状的突起或焊盘。
当压焊部分13和14有效连接的压焊区域17的面积随着压焊过程进行而增长时，可能在安装工具11和半导体芯片12之间的接触面发生滑动摩擦。如果超声振动在这种状态下继续，则可能在持续受到摩擦的安装工具11和其接触面，即工具/芯片接触面18上半导体芯片12上发生损耗。当重复这种情况时，安装工具11的损耗可能进一步发展，在这种情况下，有可能导致不当压焊或导致严重的妨碍(hindrance)，例如破坏要加工的部件从而使得必须替换安装工具11。目前，替换周期短，这阻挡了提高生产率。
现在已经提出了许多发明来克服该问题。日本未决专利申请No.2002-164384公开了典型的发明，其特征是通过指定用于安装工具的顶面的材料而减少损耗量。
然而，这种发明是症状性发明，尽管它可以略微延长安装工具的替换周期，但它不能从本质上阻止损耗，并且不是提高生产率和可靠性的根本方案。
发明内容
本发明的一个目的是提供用于半导体芯片的压焊方法，其使用防止安装工具的顶面损耗并保证高可靠性和高生产率的超声压焊法，并提供一种用于执行该方法的压焊装置。
在解决该问题中，本发明人基于技术概念深入考虑了在超声处理期间的摩擦，使得可以通过抑制安装工具11和半导体芯片12之间的摩擦而防止安装工具11顶面的损耗。
本发明讨论了两种思路：(1)在安装工具11的工具/芯片接触面18(图1)引起损耗中涉及摩擦面的运动，(2)源于超声振动的惯性力用作外部力以引起在安装工具11和半导体芯片12的接触面上的摩擦。
首先讨论第一条思路。
在超声压焊过程开始时，工具/芯片接触面18不发生滑动摩擦，但是在压焊区域17从开始就发生滑动摩擦。该摩擦成为扩大压焊区域17的能量来源。因为在这种情况下，振动轴方向的保持力，即工具/芯片接触面的剪切强度，大于压焊区域17的管芯剪切强度或整个剪切强度，所以往复运动所需的由超声振动方向的力成为管芯剪切强度。
随着压焊过程进行以及压焊区域17的面积增加，管芯剪切强度增加，使得往复运动所需的超声振动方向的力变大。在超声振动期间，这个力作为一直趋向在工具/芯片接触面18上生成摩擦的力。随着压焊过程进一步进行，使得管芯剪切强度匹配振动轴方向的保持力，滑动摩擦面从压焊区域17切换至工具/芯片接触面18。
图2是显示上述关系的图。在这幅图中，纵轴表示在每一接触面的振动轴方向中的剪切强度。显示管芯剪切强度的线21和显示振动轴方向保持力或工具/芯片接触面18的剪切强度的线22之间的比较显示：在较低的接触部分发生滑动摩擦。尽管在过程的初始步骤优先在压焊区域17发生摩擦，但管芯剪切强度和振动轴方向保持力在点23附近变为互相近似相等。在点23之后的任一点，优先在工具/芯片接触面18发生摩擦，且超声振动的一部分输入能量被该接触面处的滑动摩擦所消耗。随着过程能量输入变小，管芯剪切强度的增加变缓，且该能量变成引起损耗的直接因子。
第一个思路导致：如果得到了摩擦面的运动，则该运动的抑制可以相当程度地限制工具的损耗。从图2可以明显地看出，对摩擦面的运动的抑制可以通过在施加超声振动时保持振动轴方向保持力一直高于管芯剪切强度而实现。
接下来讨论第二条思路。
如上所述，在压焊过程期间，管芯剪切强度作为分离半导体芯片12的力而作用于半导体芯片12。然而，除了这个力，当振动方向相反时生成了作为外部力的惯性力。
因此，抑制摩擦面运动所需的振动轴方向保持力的条件是：
(振动轴方向的保持力)＞(管芯剪切强度)+(惯性力)。
本发明是基于这些思路的。为了达到这些目的，根据本发明第一个方面的半导体芯片的压焊装置包括：
超声振动发生单元，其通过用于保持半导体芯片的安装工具向接触区域施加超声振动，使得所述超声振动增加管芯剪切强度，其中在所述接触区域，所述半导体芯片的压焊部分接触要压焊至所述半导体芯片的另一部件的压焊部分，所述管芯剪切强度是在要在超声振动轴方向上压焊的所述半导体芯片和所述部件之间形成的整个压焊区域的剪切强度；
保持力控制单元，其在所述超声振动轴的方向上控制由所述安装工具保持的所述半导体芯片和所述安装工具的整个接触面的振动轴方向保持力或剪切强度；
惯性力控制单元，其控制在所述超声振动轴方向上的惯性力，该惯性力是由所述超声振动在由所述安装工具保持的所述半导体芯片上产生的；和
控制管理单元，其保持关系式：
(振动轴方向保持力)＞(管芯剪切强度)+(惯性力)。
而根据本发明，用于抑制在工具/芯片接触面18发生滑动摩擦的条件等式包括在压焊装置的控制管理单元中作为管理项目，等式中的管芯剪切强度作为压焊的结果而得到，并且该管芯剪切强度不成为控制值，使得其它因子可以受到控制。因为本发明的第一个方面具有控制振动轴方向保持力和惯性力的单元，所以即使在管芯剪切强度由于施加了超声振动而增加的情况下，都可以保持振动轴方向保持力高于管芯剪切强度和惯性力之总和。因此有可能抑制在工具/芯片接触面发生滑动摩擦，于是保证了防止包括工具/芯片接触面18的一侧的损耗。
在压焊装置中，保持力控制单元可能至少包含用于从安装工具向安装工具与所半导体芯片的接触面施加垂直负载的单元和卡盘单元之一，半导体芯片要由所述安装工具保持，所述卡盘单元安装在安装工具内部，夹住要被安装工具保持的半导体芯片。
根据该结构，通过将垂直负载力与半导体芯片12的卡盘力之和乘以工具/芯片接触面18的摩擦系数而给出部分振动轴方向的保持力，其中垂直负载力从安装工具11施加于工具/芯片接触面。因为振动轴方向保持力与物理法则相一致，所以可以容易且准确地控制振动轴方向保持力。这可以在满足用于抑制在工具/芯片接触面18处发生滑动摩擦的条件时，提高控制可靠性。
在压焊装置中，惯性力控制单元可以包括改变超声振动的振动频率的单元以及改变超声振动的振幅的单元的至少之一。
源于超声振动的惯性力由半导体芯片12、振幅和振动频率给出。这个结构可以至少控制幅度和频率之一。因此，惯性力可以直接得到控制，这可以在满足用于抑制在工具/芯片接触面18处发生滑动摩擦的条件时，提高控制的可靠性。
在压焊装置中，控制管理单元可以包括存储设备，保存关于之前存储的管芯剪切强度的变动的数据。
在这种结构中，由于有关管芯剪切强度中的变动的信息事先存储在存储设备中，所以对于振动轴方向保持力和惯性力的控制方法可以提前设置。因此，在控制这些力以达到前面提到的作为管理项目而给出的条件等式时，很难发生控制时间延迟。这可以导致在满足用于抑制工具/芯片接触面18处发生滑动摩擦的条件中，提高控制可靠性。
在压焊装置中，控制管理单元可以包括测量管芯剪切强度或其替代特性的单元。
在这种情况下，可以对于每一压焊过程得到关于管芯剪切强度中的变动的信息。这可以使得高准确度地控制振动轴方向保持力和惯性力，并因此可以在满足用于抑制在工具/芯片接触面18处发生滑动摩擦的条件下，提高控制可靠性。
在压焊装置中，控制管理单元可以包括测量振动轴方向保持力或其替代特性的单元。
在这种结构中，对于每一压焊过程可以得到关于要受到控制的振动轴方向保持力的实际控制值的信息。这可以保证振动轴方向保持力的高精确控制，于是可以在满足用于抑制在工具/芯片接触面18处发生滑动摩擦的条件下，提高控制可靠性。
为了达到这些目的，根据本发明的第二个方面的半导体芯片的压焊方法包括以下步骤：
通过用于保持所述半导体芯片的安装工具，向接触区域施加超声振动，其中所述半导体芯片的压焊部分在所述接触区域处接触要压焊至所述半导体芯片的另一部件的压焊部分；以及
控制振动轴方向保持力，所述保持力是在超声振动轴方向上要由所述安装工具保持的所述半导体芯片与所述安装工具的整个接触面的剪切强度，和在超声振动轴方向上的惯性力，所述惯性力由所述超声振动在由所述安装工具保持的所述半导体芯片上生成，从而保持关系式：
(振动轴方向保持力)＞(管芯剪切强度)+(惯性力)。
根据该压焊方法，可以通过控制振动轴方向保持力和惯性力而保持振动轴方向保持力高于管芯剪切强度和惯性力，以即使在压焊区域因施加超声振动而增加的情况下都能满足条件等式，从而增加管芯剪切强度。于是有可能抑制在工具/芯片接触面发生滑动摩擦，于是保证了防止包括工具/芯片接触面18的侧面的损耗。
这种压焊方法可以进一步包括将超声振动的幅度减至即将停止所述超声振动的程度的步骤，超声振动可以由要压焊的两部件的至少一个压焊部分的塑性形变而吸收。
由于该方法包括将超声振动的幅度减小至之前压焊过程的步骤，压焊区域的塑性形变可以吸收超声振动，所以有可能设置在要压焊的区域处不引起滑动摩擦的条件。这可以抑制在工具/芯片接触面处发生滑动摩擦，同时防止在压焊区域中发生不恰当的压焊，并且可以在提高压焊可靠性的同时，防止包括安装工具11的工具/芯片接触面18在内的面的损耗。
压焊方法可以进一步包括以下步骤：
设计两部件的至少一个压焊部分的结构，这两个部件要压焊入所谓的柱状突出，该突出的末端具有突起形状；
使要压焊的两部件的压焊部分互相接触；以及
至少在一个柱状突出末端处的突起引起塑性形变，从而增加接触面积。
这个结构可以通过施加超声振动向要压焊的接触区域提供高的重复能力，并且可以提高可变特征的重复能力，可变特征是启动超声振动之后在管芯剪切强度中的时变变量。即使在控制是以不测量每一压焊过程的可变特征而定义的振动轴方向保持力和惯性力的控制方法而执行的，也有可能在满足用于抑制在工具/芯片接触面18处发生滑动摩擦的条件下，提高控制的可靠性。
在压焊方法中，在施加所述超声振动的至少一部分时间，最好是所有时间，加热要压焊的两个部件的所述压焊部分的至少一个。
加热使得更容易引起两个压焊部分之一的塑性形变，降低管芯剪切强度。通过加热至少一个压焊部分，有可能在满足用于抑制在工具/芯片接触面18处发生滑动摩擦的条件时，增加控制的自由度。
在根据本发明的第二个方面的任一种压焊方法及其修改方案中，安装工具保持的半导体芯片的压焊部分的结构可以是突起，其至少具有金、铝和铜之一作为用于最顶面的材料，并且要压焊至所述半导体芯片的另一部件可以是插线板，其具有至少由金、铝和铜之一作为最顶面材料的焊盘。
在根据本发明的第二个方面的任一种压焊方法及其修改方案中，安装工具保持的半导体芯片的压焊部分的结构可以是焊盘，其至少具有金、铝和铜之一作为用于最顶面的材料，并且要压焊至所述半导体芯片的另一部件可以是插线板，其压焊部分的结构具有至少由金、铝和铜之一作为最顶面材料。
在根据本发明的第二个方面的任一种压焊方法及其修改方案中，安装工具保持的半导体芯片的压焊部分的结构可以是焊盘，其至少具有金、铝和铜之一作为用于最顶面的材料，并且要压焊至所述半导体芯片的另一部件可以是半导体芯片，其具有一突起作为压焊部分的结构，突起具有至少由金、铝和铜之一作为最顶面材料，或将该半导体芯片作为结构元件而包含的部件。
在根据本发明的第二个方面的任一种压焊方法及其修改方案中，安装工具保持的半导体芯片的压焊部分的结构可以是一突起，其至少具有金、铝和铜之一作为用于最顶面的材料，并且要压焊至所述半导体芯片的另一部件可以是一焊盘，其至少由金、铝和铜之一作为最顶面材料，或将该半导体芯片作为结构元件而包含的部件。
在根据本发明的第二个方面的任一种压焊方法及其修改方案中，安装工具保持的半导体芯片的压焊部分的结构可以是一突起，其至少具有金、铝和铜之一作为用于最顶面的材料，并且要压焊至所述半导体芯片的另一部件可以是另一半导体芯片，其具有一突起，该突起至少由金、铝和铜之一作为最顶面材料，或将该半导体芯片作为结构元件而包含的部件。
由于根据本发明的第二个方面的压焊方法及其三个修改方案可以抑制在工具/芯片接触面18发生滑动摩擦，而不特别地限制半导体芯片或其它部件经历压焊过程，所以本发明可以如最后四个修改方案中给出的那样修改为不同的组合形式。因此有可能在处理多种组合的部件中，提供满足高可靠性和高生产率的压焊方法。
附图说明
图1是使用超声压焊的半导体芯片压焊方法的概念图；
图2是显示在压焊过程期间，管芯剪切强度和振动轴方向保持力的时变的图；
图3是根据本发明的一个实施例的压焊装置的概念图；
图4是根据实施例，显示在压焊过程期间，管芯剪切强度和振动轴方向保持力的时变的图；和
图5是根据本发明的另一实施例的压焊装置的概念图。
具体实施方式
现在，参考附图描述本发明的优选实施例。实施例应被看作是描述性的而不是限定性的，并且本发明不限于这里给出的细节，而是可以在所附权利要求的范围内作出修改。
图3是根据本发明的一个实施例的压焊装置的概念图。压焊装置具有与图1中的超声压焊方法类似的基本结构，并且增加了超声振动发生部分301、振幅控制部分302、振动频率控制部分303、与安装工具11的负载相关的垂直负载部分311和负载力控制部分312、与半导体芯片12的夹具相关的卡盘部分321和卡盘力控制部分322、对前面提到的单个控制部分给出控制值的控制管理部分331、和存储关于管芯剪切强度中的变化的信息的存储部分332，作为对振动轴方向保持力的控制单元。
当根据该实施例的压焊装置执行超声压焊时，控制管理部分331根据来自存储部分332的信息，为振幅控制部分302、振动频率控制部分303、负载力控制部分312和卡盘力控制部分322提供控制信息，以保持下列关系：
(振动轴方向保持力)＞(管芯剪切强度)+(惯性力)。
单独的控制部分根据接收的控制信息，控制超声振动发生部分301、垂直负载部分311和卡盘部分321。结果，超声振幅、超声振动频率、垂直负载和卡盘力中至少有一个随时间而改变，使得在压焊过程期间满足该条件等式。
现在更明确地讨论实施例。
为了使实施例中的控制清楚，条件等式中的控制因子移至等式左侧，如下所示。
(振动轴方向保持力)-(惯性力)＞(管芯剪切强度)
振动轴方向保持力由下面的关系式给出：
{(垂直负载)+(卡盘力)}×(摩擦系数)
惯性力由下面的关系式给出：
(半导体芯片12的质量)×(振幅)×(振动角频率)2。
摩擦系数是系统特征值，其受到摩擦材料的很大影响，并且半导体芯片12的质量在各压焊过程中都是不可控因子。因此在本发明中将这两个因子消除，不作为控制因子。
因此，在本实施例中，其余的四个因子用作控制目标。
在本实施例对四个因子的控制中，按照经验测量压焊过程期间管芯剪切强度变化的特征，根据测量结果预先确定各因子的控制方法，并且信息保存在存储部分332中，存储部分332包括在控制管理部分331中作为其一部分。在开始压焊过程之后，控制管理部分331访问存储部分332以获得控制方法，并控制各因子以保持条件等式。由于在压焊过程之前提供了控制方法，所以可以将控制延迟最小化。
存储部分332中存储的信息不限于压焊实验的结果，而是多种相关信息都可以存储于存储部分332中。例如，可以存储之前执行的压焊过程中得到的信息，并且在各控制因子的控制值由于压焊过程的重复而变化的情况下，可以存储关于该变化的信息。
上面描述的控制可以保持有效振动轴方向保持力，其是从振动轴方向保持力中减去的惯性力，大于管芯剪切强度，并且可以抑制压焊过程期间在安装工具11和半导体芯片12之间发生滑动摩擦。因此，本实施例的装置可以防止安装工具11的磨损，从而使得有可能与现有技术相比减少安装工具11的替换频率。因此，与现有技术相比，本实施例可以显著地提高生产率。进一步，防止安装工具11的损耗防止了半导体芯片12被安装工具11不完全保持。这提高了压焊步骤的可靠性并可以消除在压焊之前的安装位置检查步骤，而这是现有的制作方法所需要的。进一步，防止对安装工具11的损耗抑制了在受损表面形状的半导体芯片12上发生破坏，所述破坏源于接触半导体芯片12的安装工具11的受损表面形状。
图4是显示在本实施例的压焊装置执行的压焊过程期间，管芯剪切强度和有效振动轴方向保持力中的时变的图。在这幅图中，将变化的管芯剪切强度与相应的有效振动轴方向保持力比较，以帮助理解本实施例。在区域41中，只有垂直负载受到控制。在接下来的区域42、43和44中，卡盘力、超声振动频率和振幅分别作为控制因子而加入。
尽管本实施例中一步一步地加入各控制部分的功能，但本实施例不限于这种特定情况。例如，仅使用单个控制部分是控制管理部分执行的一种控制模式，并且可以将在过程期间停止一个控制部分看作一种可能的控制模式。无论控制值的变化是连续的还是逐步的，它都不会在实质上影响本实施例。
然而应当注意，在压焊过程的最终阶段，最好在超声振动可以被压焊部分13或14的塑性形变吸收的状态中，减小超声振幅并停止超声振动。如果一个等级的超声振幅不能应付压焊部分13或14的塑性形变，则压焊区域17中的金属压焊发生剪切。尽管该剪切在扩大金属压焊表面中很重要，但在剪切的状态中停止超声振动导致减少压焊区域17的金属压焊区域，这可能导致不期望的不恰当接触。
通过在压焊过程的最终阶段可以由压焊部分13或14的塑性形变吸收超声振动的状态，减少超声振幅并停止超声振动，可以将金属压焊区域的剪切表面的形成最小化。这可以显著地提高压焊区域17的压焊可靠性，对于提高可靠性和生产率有显著的影响。
考虑到前面所提的在压焊部分具有突起的机件之一，甚至可以使用所谓的柱状突起来形成各突起的接触区域，至少一个所述柱状突起的末端具有突出形状。这可以稳定用于增加各压焊过程的管芯剪切强度的特征。结果是，有效振动轴方向保持力的控制范围得到扩宽，并且提高了在压焊过程之前各处的控制方法的可靠性。因此有可能以极高的水平满足压焊过程中的可靠性和生产率。
进一步，最好在本实施例的压焊方法中的压焊过程期间，加热压焊部分13和14的至少一个，甚至是暂时的。尽管金属压焊是通过在压焊过程中应用超声振动而形成的，但形成机制在凝结部分的生长中是有效的，即压焊中使用的金属的简易塑性形变对于所谓的接合生长中的增加压焊区域是有效的。加热压焊部分13和14的至少之一使得塑性形变更早发生，并因此有助于过程进行并提高生产率。通过施热而使压焊部分13或14的塑性形变更早发生，意味着可以通过加热而减少管芯剪切强度。如果在压焊过程期间暂时，并最好在整个压焊过程中，向压焊部分13和14之一施热，则在满足抑制在工具/芯片接触面18处发生滑动摩擦的条件时，增加控制振动轴方向保持力及惯性力中的自由度，从而达到更高的控制可靠性。
因为实施例的压焊方法采用了充分和系统的措施，以防止安装工具11的损耗，所以该方法对半导体芯片12和另一个部件15的限制项目更少，例如与安装工件接触的表面的材料的指定。这是在本实施例中从控制因子中除去摩擦系数和质量的效果。因此本发明可以适用于压焊多种部件的组合。下面是选择的一些特定组合。
(1)工具接触工件是半导体芯片，其具有突起作为压焊部分，该突起的顶面基本上由金或铜构成，并且相对的工件是电路板，该电路板具有金焊盘作为压焊部分。
(2)工具接触工件是半导体芯片，其具有焊盘作为压焊部分，该焊盘的顶面基本上由金、铝或铜构成，并且相对的工件是电路板，其具有突起作为压焊部分，该突起的顶面基本上由金或铜构成。
(3)工具接触工件是半导体芯片，其具有焊盘作为压焊部分，该焊盘的顶面基本上由金、铝或铜构成，并且相对的工件是半导体芯片，其具有突起作为压焊部分，该突起的顶面基本上由金或铜构成。
(4)工具接触工件是半导体芯片，其具有突起作为压焊部分，该突起的顶面基本上由金、铝或铜构成，并且相对的工件是半导体芯片，其具有焊盘作为压焊部分，该焊盘的顶面基本上由金或铜构成。
(5)工具接触工件是半导体芯片，其具有突起作为压焊部分，该突起的顶面基本上由金或铜构成，并且相对的工件是半导体芯片，其具有突起作为压焊部分，该突起的顶面基本上也由金或铜构成。
下面参考附图描述本发明的第二实施例。该实施例是说明性的而不是限定性的。
图5是根据本发明的这个实施例的压焊装置的概念图。该压焊装置与图3中所示的类似，具有超声压焊方法的基本结构并且具有多个控制部分、控制管理部分(531)和存储设备(532)。然而，在本实施例中，控制管理部分531中包括了管芯剪切强度测量部分533和保持力测量部分534，其中管芯剪切强度测量部分533测量管芯剪切强度或它的替代特征，保持力测量部分534测量振动轴方向保持力或其替代特性。测量部分的使用可以提供有关各压焊过程的真实数据的信息。
在该实施例中，控制管理部分531通过至少使用管芯剪切强度测量部分533和保持力测量部分534之一得到关于压焊期间真实管芯剪切强度或振动轴方向保持力的信息，并将该信息与从存储设备532得到的关于以前的压焊过程的信息作比较，而按照需要执行控制。
从上面可以容易地看出，得到压焊过程期间的真实信息可以使得以高精确度执行足够的控制，即使在管芯剪切强度可能发生迅速改变或振动轴方向保持力可能发生迅速改变的情况下。这可以在保持用于抑制在工具/芯片接触面处发生滑动摩擦的条件时，增加控制的可靠性。
简而言之，根据本发明，通过使用具有控制管芯剪切强度以及有效振动轴方向保持力的机制的装置，在压焊期间保持了有效振动轴方向保持力大于管芯剪切强度的状态，所以可以抑制在安装工具和安装工具保持的半导体芯片之间的接触面处发生滑动摩擦，从而防止了安装工具的表面损耗。

Claims (15)

1.一种用于半导体芯片的压焊装置，包括：
超声振动发生单元，其通过用于保持所述半导体芯片的安装工具向接触区域施加超声振动，使得所述超声振动增加管芯剪切强度，其中在所述接触区域，所述半导体芯片的压焊部分接触要压焊至所述半导体芯片的另一部件的压焊部分，所述管芯剪切强度是在要在超声振动轴方向上压焊的所述半导体芯片和所述部件之间形成的整个压焊区域的剪切强度；
保持力控制单元，其在所述超声振动轴的方向上控制由所述安装工具保持的所述半导体芯片和所述安装工具的整个接触面的振动轴方向保持力或剪切强度；
惯性力控制单元，其控制在所述超声振动轴方向上的惯性力，该惯性力是由所述超声振动在所述安装工具保持的所述半导体芯片上产生的；和
控制管理单元，其保持关系式：
振动轴方向保持力＞管芯剪切强度+惯性力。
2.如权利要求1的压焊装置，其中所述保持力控制单元至少包含用于从所述安装工具向所述安装工具与所述半导体芯片的接触面施加垂直负载的单元和卡盘单元之一，所述半导体芯片由所述安装工具保持，所述卡盘单元安装在所述安装工具内部，用于夹住要被所述安装工具保持的所述半导体芯片。
3.如权利要求1的压焊装置，其中所述惯性力控制单元至少包括改变所述超声振动的振动频率的单元以及改变所述超声振动的振幅的单元之一。
4.如权利要求1的压焊装置，其中所述控制管理单元包括存储设备，其中保存关于之前存储的所述管芯剪切强度的变动的数据。
5.如权利要求1的压焊装置，其中所述控制管理单元包括测量所述管芯剪切强度的单元。
6.如权利要求1的压焊装置，其中所述控制管理单元包括测量所述振动轴方向保持力的单元。
7.一种用于半导体芯片的压焊方法，包括以下步骤：
通过用于保持所述半导体芯片的安装工具，向接触区域施加超声振动，其中所述半导体芯片的压焊部分在所述接触区域处接触要压焊至所述半导体芯片的另一部件的压焊部分；以及
控制振动轴方向保持力，所述保持力是在超声振动轴方向上要由所述安装工具保持的所述半导体芯片与所述安装工具的整个接触面的剪切强度，和在超声振动轴方向上的惯性力，所述惯性力由所述超声振动在由所述安装工具保持的所述半导体芯片上生成，从而保持关系式：
振动轴方向保持力＞管芯剪切强度+惯性力。
8.如权利要求7的压焊方法，施加超声振动的步骤进一步包括将所述超声振动的幅度减至即将停止所述超声振动的程度的步骤，所述超声振动可以由要压焊的两部件的所述压焊部分的至少一个塑性形变而吸收。
9.如权利要求7的压焊方法，在施加超声振动的步骤之前进一步包括以下步骤：
设计两部件的至少一个所述压焊部分的结构，所述的两个部件要压焊入末端具有突出形状的所谓的柱状突出；
使要压焊的所述两部件的所述压焊部分互相接触；以及
至少在所述柱状突出末端处的一个突起引起塑性形变，从而增加接触面积。
10.如权利要求7的压焊方法，其中在施加所述超声振动的至少一部分时间加热要压焊的两个部件的所述压焊部分的至少一个。
11.如权利要求7至10的任一项所述的压焊方法，其中由所述安装工具保持的所述半导体芯片的所述压焊部分的结构是突起，其具有金、铝和铜的至少一种作为最顶面的材料，并且
要压焊至所述半导体芯片的所述部件是插线板，其具有由金、铝和铜的至少一种作为最顶面材料的焊盘。
12.如权利要求7至10的任一项所述的压焊方法，其中由所述安装工具保持的所述半导体芯片的所述压焊部分的结构是焊盘，其具有金、铝和铜的至少一种作为最顶面的材料，并且
要压焊至所述半导体芯片的所述部件是插线板，其压焊部分的结构具有金、铝和铜的至少一种作为最顶面材料。
13.如权利要求7至10的任一条所述的压焊方法，其中由所述安装工具保持的所述半导体芯片的所述压焊部分的结构是焊盘，其具有金、铝和铜的至少一种作为最顶面的材料，并且
要压焊至所述半导体芯片的所述部件是具有由金、铝和铜的至少一种作为最顶面材料的突起的另一半导体芯片，或将所述另一半导体芯片作为结构元件而包含于中的部件。
14.如权利要求7至10的任一项所述的压焊方法，其中由所述安装工具保持的所述半导体芯片的所述压焊部分的结构是突起，其具有金、铝和铜的至少一种作为最顶面的材料，并且
要压焊至所述半导体芯片的所述部件是具有由金、铝和铜的至少一种作为最顶面材料的焊盘的另一半导体芯片，或将所述另一半导体芯片作为结构元件而包含于中的部件。
15.如权利要求7至10的任一条所述的压焊方法，其中由所述安装工具保持的所述半导体芯片的所述压焊部分的结构是突起，其具有金、铝和铜的至少一种作为用于最顶面的材料，并且
要压焊至所述半导体芯片的所述另一部件是具有由金、铝和铜的至少一种作为最顶面材料的突起的另一半导体芯片，或将所述另一半导体芯片作为结构元件而包含于中的部件。
CNB031438326A 2002-07-25 2003-07-25 压焊方法和压焊装置 Expired - Fee Related CN1222027C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002216941A JP3860088B2 (ja) 2002-07-25 2002-07-25 ボンディング方法及びボンディング装置
JP216941/2002 2002-07-25

Publications (2)

Publication Number Publication Date
CN1474443A CN1474443A (zh) 2004-02-11
CN1222027C true CN1222027C (zh) 2005-10-05

Family

ID=31492076

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031438326A Expired - Fee Related CN1222027C (zh) 2002-07-25 2003-07-25 压焊方法和压焊装置

Country Status (5)

Country Link
US (2) US6932262B2 (zh)
JP (1) JP3860088B2 (zh)
KR (1) KR100530724B1 (zh)
CN (1) CN1222027C (zh)
TW (1) TWI238479B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE502007006611D1 (de) * 2006-05-29 2011-04-14 Kirsten Soldering Ag Lötanlage mit lötmodulen und mindestens einer mobilen und auswechselbar in einem lötmodul einsetzbaren lötstation ; entsprechende stand-by station
CN101267012B (zh) * 2008-04-30 2010-12-29 晶能光电（江西）有限公司 半导体外延片的压焊方法
US7810699B1 (en) * 2009-04-22 2010-10-12 Gm Global Technology Operations, Inc. Method and system for optimized vibration welding
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
FR2954588B1 (fr) * 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire
US9215809B2 (en) * 2012-08-10 2015-12-15 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
JP6273204B2 (ja) * 2012-09-12 2018-01-31 株式会社Ｇｓユアサ 蓄電素子、及び蓄電素子の製造方法
US9136240B2 (en) 2013-10-08 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9779965B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9780065B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9199158B2 (en) * 2013-11-13 2015-12-01 Dashboards Skimboards Company, Llc Skateboard / longboard truck with improved mechanical advantage
TWI791013B (zh) * 2017-03-13 2023-02-01 美商庫利克和索夫工業公司 用於對半導體元件進行超音波接合的方法
TWI752187B (zh) * 2017-03-14 2022-01-11 美商庫利克和索夫工業公司 用於對半導體元件進行接合的系統及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454506A (en) * 1994-03-01 1995-10-03 International Business Machines Corporation Structure and process for electro/mechanical joint formation
JPH091065A (ja) * 1995-04-19 1997-01-07 Ngk Spark Plug Co Ltd 超音波ホーン
JP3086158B2 (ja) * 1995-07-26 2000-09-11 株式会社日立製作所 超音波ボンディング方法
US5921460A (en) * 1997-06-05 1999-07-13 Ford Motor Company Method of soldering materials supported on low-melting substrates
US6010059A (en) * 1997-09-30 2000-01-04 Siemens Energy & Automation, Inc. Method for ultrasonic joining of electrical parts using a brazing alloy
US6045026A (en) * 1998-02-23 2000-04-04 Micron Technology, Inc. Utilize ultrasonic energy to reduce the initial contact forces in known-good-die or permanent contact systems
DE69919822T2 (de) * 1998-12-10 2005-09-15 Ultex Corp. Ultraschallschwingungsschweissverfahren
JP2002164384A (ja) 2000-11-27 2002-06-07 Toshiba Corp 半導体チップ実装体の製造方法、ボンディングツール
US6662992B2 (en) * 2000-12-28 2003-12-16 Kimberly-Clark Worldwide, Inc. Method and apparatus for reducing adhesive build-up on ultrasonic bonding surfaces
JP4383684B2 (ja) * 2001-03-16 2009-12-16 矢崎総業株式会社 電線の超音波接合方法

Also Published As

Publication number Publication date
TW200405493A (en) 2004-04-01
JP2004063582A (ja) 2004-02-26
KR20040010396A (ko) 2004-01-31
US7370786B2 (en) 2008-05-13
CN1474443A (zh) 2004-02-11
JP3860088B2 (ja) 2006-12-20
US20060011706A1 (en) 2006-01-19
TWI238479B (en) 2005-08-21
US20040214406A1 (en) 2004-10-28
US6932262B2 (en) 2005-08-23
KR100530724B1 (ko) 2005-11-23

Similar Documents

Publication Publication Date Title
CN1222027C (zh) 压焊方法和压焊装置
CN1162901C (zh) 半导体装置的制造方法
CN1773689A (zh) 超声波安装方法及采用该方法的超声波安装设备
CN1496302A (zh) 超声波振动熔敷装置和超声波振动头
US7523775B2 (en) Bonding apparatus and method of bonding for a semiconductor chip
CN1430277A (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1411045A (zh) 半导体装置
CN1615208A (zh) 刷状磨具的制造方法、刷状磨具、及研磨机用刷
CN1513202A (zh) 电子部件压接装置及其方法
JP2005086200A (ja) ワイヤボンディング方法、半導体チップ及び半導体パッケージ
CN1255241C (zh) 具有平表面的受控衰减型毛细管焊头
CN1812081A (zh) 半导体装置及其安装体
CN104439510B (zh) 一种锯齿粘屑超声聚焦去除装置及方法
US20190375043A1 (en) Wedge bonding tools, wedge bonding systems, and related methods
CN1193418C (zh) 半导体装置及其制造方法、电路衬底以及电子仪器
WO2011040543A1 (ja) ボンディングキャピラリー
CN1314095C (zh) 用于采用超声焊接在其上安装半导体芯片的基板
US20130019458A1 (en) Support system for a semiconductor device
JPH1158194A (ja) 超音波平面研削加工装置
CN1127127C (zh) 半导体晶片装置及其封装方法
JP2010179393A (ja) バイト工具を備えた加工装置
JP2015162617A (ja) 半導体装置
JP2005169615A (ja) 超音波加工装置
JP2004247670A (ja) 半導体装置の製造方法およびそれに使用されるボンディング装置
US20170179074A1 (en) Electronic devices and process of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051005

Termination date: 20140725

EXPY Termination of patent right or utility model