CN1218984A - 溅射装置及用其制造半导体器件的方法 - Google Patents
溅射装置及用其制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1218984A CN1218984A CN98125146A CN98125146A CN1218984A CN 1218984 A CN1218984 A CN 1218984A CN 98125146 A CN98125146 A CN 98125146A CN 98125146 A CN98125146 A CN 98125146A CN 1218984 A CN1218984 A CN 1218984A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- semiconductor device
- manufacturing
- mos transistor
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000004544 sputter deposition Methods 0.000 title abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 66
- 229910052719 titanium Inorganic materials 0.000 claims description 54
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 239000010935 stainless steel Substances 0.000 claims 1
- 235000009074 Phytolacca americana Nutrition 0.000 abstract 1
- 240000007643 Phytolacca americana Species 0.000 abstract 1
- 239000010936 titanium Substances 0.000 description 56
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 51
- 239000010410 layer Substances 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 46
- 239000007789 gas Substances 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910021341 titanium silicide Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 239000002245 particle Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910008484 TiSi Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
在半导体衬底上将要形成栅极的区域、将要形成源和漏扩散区的区域中形成导电层。然后,利用设置于靶和导电层间的接地电荷俘获部件溅射用于溅射的靶,从而在导电层上形成金属膜。
Description
本发明涉及适用于制造具有栅氧化膜的半导体器件的溅射装置，及利用这种溅射装置制造具有MOS晶体管的半导体器件的方法，特别涉及一种溅射装置，及利用该溅射装置制造半导体器件的方法，用于防止氧化膜的初始耐压下降。
为了提高元件的工作速度，已采用的方法有在晶体管的栅极和/或扩散层区的表面上形成难熔金属硅化物层。具体说，美国专利4855798中公开了一种以自对准的方式形成这种硅化物层的方法。下面介绍该以自对准的方式形成作为硅化层的硅化钛层的常规方法。图1A至1G是按步骤顺序展示形成硅化物层方法的剖面图。
根据该常规方法，首先，在半导体衬底61的表面上依次形成场氧化膜62、栅氧化膜63、非掺杂多晶硅层64、杂质扩散层66和侧壁65，如图1A所示。
接着，例如利用CVD法在整个表面上形成用于保护离子注入的氧化膜67，如图1B所示。然后，注入杂质离子68，在半导体衬底61的表面上形成扩散层69。这种情况下，杂质离子68还注入到多晶硅层64的表面中。另外，在900℃以上加热处理此表面，激活所注入的杂质离子。
然后，去掉氧化膜67，并去掉扩散层69上的自然氧化膜，如图1C所示、
然后，例如利用溅射法在整个表面上形成Ti膜70，如图1D所示。
然后，在700℃以下，在例如氮气气氛等惰性气氛中，热处理表面，从而以自准方式在多晶硅层64和扩散层69的暴露表面上形成由高阻C49相TiSi2构成的第一硅化钛层71，如图1E所示。
接着，去掉未反应的那部分钛膜70，如图1F所示。
然后，在800℃以上热处理表面，以自对准的方式在第一硅化钛层71区域形成由低阻C54相的TiSi2构成的第二硅化钛层72，如图1G所示。然后由多晶硅层64和第二硅化钛层72构成栅极。
在形成硅化钛的上述方法中，一般利用DC磁控溅射装置形成Ti膜70。下面介绍这种DC磁控溅射装置。图2是展示常规DC磁控溅射装置的示意图。
根据该常规DC磁控溅射装置，处理室91内设置有用于装载晶片的晶片固定器87。晶片固定器87处于电浮置状态。在设置于晶片固定器87上的晶片86之上，面对晶片86设置有钛靶83。晶片86和钛靶83间的距离在约50-120mm之间。而且，阴极磁体82设置于钛靶83之上，阴极磁体82在钛靶83附近产生水平磁场和垂直磁场。DC电源84与钛靶83相连，用于给钛靶83加等离子放电用的负高压。为了防止溅射的颗粒附着到处理室91的内壁上，提供屏蔽罩85从钛靶83到晶片固定器87遮住内壁。这种屏蔽罩85是接地的。靠近钛靶83在屏蔽罩85的侧壁上提供用于作为处理气的Ar气89的引入口92。而且，晶片固定器87具有Ar气89的引入口90和加热Ar气89的加热器88。晶片86的整个表面被加热器88加热的Ar气89均匀地加热。
下面接着介绍具有上述结构的常规DC磁控溅射装置的工作情况。图3是展示工作中的常规DC磁控溅射装置的示意图。在常规DC磁控溅射装置工作之前，将处理室91内的真空度设定为约2×10-8乇。接着，从引入口90和92向屏蔽罩85内引入作为处理气的Ar气89，直到处理室91内的真空度达到约1-3毫乇为止。然后，在钛靶83上加高压，以便发生等离子放电。于是，等离子体内的Ar+离子97撞击作为阴极的钛靶83，轰击出钛颗粒98。轰击出的钛颗粒98着陆于面对钛靶83的晶片86上，于是在晶片86的表面上形成钛膜。
然而，在利用上述DC磁控溅射装置按如上所述的方法制造半导体器件时，存在一个问题，即栅极和衬底间会发生短路，无法得到所需要的晶体管特性。
栅极和衬底间发生短路的原因是栅氧化膜的初始耐压下降。在电场加于栅氧化膜上时，产生介电击穿的电压远低于本征介电击穿电场。尽管本征介电击穿电场一般取决于氧化膜的厚度，但对于10nm厚的栅氧化膜该电压为约8-10(MV/cm)。相反，由上述方法制造的半导体器件的初始耐压为约1-3(MV/cm)。在具有硅化钛层的栅极下的栅氧化膜中，会明显发生这种初始耐压的下降，所说的硅化钛层形成于掺有如硼等杂质的多晶硅层上。
本发明的目的是提供一种溅射装置，能够防止栅氧化膜的初始耐压下降，还提供利用这种溅射装置制造具有MOS晶体管的半导体器件的方法。
本发明的溅射装置具有：晶片固定器，其上将安装晶片；与晶片固定器相对设置用于溅射的靶；设置于晶片固定器和靶之间的电荷俘获部件。电荷俘获部件接地。
本发明制造具有MOS晶体管的半导体器件的方法包括以下步骤：在半导体衬底上将要形成栅极的区域、将要形成源和漏扩散层的区域、或这两个区域中形成导电层。该方法还包括通过利用设置于靶和导电层间的接地电荷俘获部件溅射用于溅射的靶，在导电层上形成金属膜的步骤。
根据本发明，由于在安装晶片的晶片固定器和靶之间设置电荷俘获部件，溅射装置中等离子体中产生的电子到达电接地的电荷俘获部件。因此，限制了电子达到形成于晶片上的氧化膜。所以，可以通过防止氧化膜的初始耐压下降获得满意的晶体管特性。
图1A-1G是按步骤顺序展示形成硅化物层的常规方法的剖面图；
图2是展示常规DC磁控溅射装置的示意图；
图3是展示工作中的常规DC磁控溅射装置的示意图；
图4是展示本发明一个实施例的溅射装置的示意图；
图5A是展示电荷俘获部件的第一实例的顶视平面图，图5B是展示第一实例的前视图，图5C是展示电荷俘获部件的第二实例的顶视平面图，图5D是展示第二实例的前视图，图5E是展示电荷俘获部件的第三实例的顶视平面图，图5F是展示第三实例的前视图。
图6是展示根据本发明实施例工作中的溅射装置的示意图；
图7A-7G是按步骤顺序展示本发明第一方法实施例制造半导体器件的方法的剖面图；
图8A-8G是按步骤顺序展示本发明第二方法实施例制造半导体器件的方法的剖面图；
图9A是展示方法实施例1的初始耐压值的示图，图9B是展示实施例1的耐压分布的曲线图；及
图10A是展示对比例2的初始耐压值的示图，图10B展示方法对比例2的耐压分布的曲线图。
为解决上述问题而进行的集中连续的实验和研究结果表明，通过在DC溅射装置中在钛靶和晶片之间设置由如不锈钢等导电材料制造的网形电荷俘获部件，可以防止栅氧化膜初始耐压的下降。
在常规DC磁控溅射装置中发生等离子体放电时，除Ar+离子97外，还存在着电子99，如图3所示。另外，在Ar+离子97撞击钛靶83，轰击出钛颗粒98时，等离子体中还产生极少量的电子99。这些电子99在阴极磁体82产生的垂直磁场的作用下以电浮置的状态到达装于晶片固定器77上的晶片86。已经清楚，是这些电子99损伤了栅氧化膜，导致了初始耐压的下降。
电子99对栅氧化膜的损伤发生于在晶片86上形成钛膜之前的短暂时间内。如果使电子99到达晶片86的垂直磁场减弱的话，则可以抑制这种损伤。然而，由于垂直磁场是磁控溅射方法的基础，所以很难只减弱垂直磁场，而且，如果减弱该磁场，则变得不可能产生等离子体放电。
下面将参照各附图详细说明根据本发明一个实施例的溅射装置。图4是展示本发明该实施例的溅射装置的示意图。
在该实施例中，在处理室11内设置用于安装晶片的晶片固定器7。晶片固定7处于电浮置状态。在装于晶片固定器7上的晶片6之上面对晶片6设置有钛靶3。晶片6和钛靶3间的距离在约50-120mm之间。另外，在钛靶3之上设置阴极磁体2，阴极磁体2在钛靶3附近形成水平磁场和垂直磁场。DC电源4与钛靶3相连，DC电源4给钛靶3加用于等离子放电的负高压。为了防止溅射的颗粒附着到处理室11的内壁上，提供屏蔽罩5，从钛靶3到晶片固定器7盖住内壁。该屏蔽罩5接地。另外，晶片固定器7具有用于Ar气9的引入口10和用于加热Ar气9的加热器8。被加热器8加热的Ar气9将晶片6的整个表面均匀加热。
另外，根据本实施例，在钛靶3和晶片固定器7之间设置接地且与屏蔽罩5相连的电荷俘获部件1。电荷俘获部件1由例如不锈钢等导电材料构成。其形状没有特别的限制，只要电荷俘获部件1能够使轰击出的钛颗粒俘获，并能够防止形成于晶片6上的钛膜均匀性劣化便可。另外，电荷俘获部件1的高度没有特别的限制，只要其位于钛靶3和晶片固定器7之间便可。图5A是展示电荷俘部件第一实例的顶视平面图，图5B是第一实例的前视图。图5C是展示电荷俘获部件的第二实例的顶视平面图，图5D是展示第二实例的前视图。图5E是展示电荷俘获部件的第三实例的顶视平面图，图5F是展示第三实例的前视图。
电荷俘获部件的第一实例是由用多个六角形孔16a均匀形成的平板构成的准直形板13，如图5A和5B所示。电荷俘获部件的第二实例是具有由栅形排列的导电材料构成的股线的网14，如图5C和5D所示。第二实例还具有形成于股线间的孔16b。第三实例是具有位于中央的孔16c的环形板15，如图5E和5F所示。这些孔16a、16b和16c的形状和深度没有特别的限制。
另外，按本发明的实施例，靠近钛靶3在屏蔽罩5的侧壁上设置有用于作为处理气的Ar气9的引入口12。最好是引入口12位于电荷俘获部件之上或位于钛靶3和电荷俘获部件1之间。
下面将介绍上述结构的本实施例的工作情况。图6是展示本发明该实施例工作中的溅射装置的示意图。在本实施例的DC磁控溅射装置工作前，将处理室1内的真空度设置为约2×10-8乇。接着，从引入口10和12向屏蔽罩5中引入作为处理气的Ar气9，直到处理室1内的真空度达到约1-3毫乇。这种情况下，利用加热器8加热从引入口引入的Ar气9，并将加热过的Ar气9送到晶片6上，以便均匀地加热晶片6。然后，利用DC电源4在钛靶3上加高的负电压，从而产生等离子体。于是，等离子体内的Ar+离子17撞击作为阴极的钛靶3，轰击出钛颗粒18。轰击出的钛颗粒18着陆于面对钛靶3的晶片6上，从而在晶片6的表面上形成钛膜。根据该实施例，存在于等离子体中的电子19和与钛颗粒18同时产生的电子19在到达晶片6之前到达接地的电荷俘获部件1。于是可以抑制形成于晶片6上的栅氧化膜的初始耐压的下降。
下面介绍根据本发明第一方法实施例制造半导体器件的方法。图7A-7G是按步骤顺序展示本发明第一方法实施例制造半导体器件方法的剖面图。
根据该方法实施例，首先，依次在半导体衬底31的表面或之上形成场氧化膜32、栅氧化膜33、非掺杂的多晶硅层34、杂质扩散层36和侧壁35，如图7A所示。
接着，例如利用CVD法在整个表面上形成保护离子注入的氧化膜37，如图7B所示。然后，以30(keV)的加速电压和3×1015(cm-2)的注入剂量，向整个表面注入能够形成浅耦合作为P型杂质的BF2 +离子38，在半导体衬底31的表面上形成扩散层39。1摩尔的BF2 +离子的质量为49(g)。这种情况下，BF2 +离子38还注入到多晶硅层34的表面中。然后，利用灯退火装置，在1000℃加热处理表面10秒，激活所注入的BF2 +离子38。扩散层39变为源和漏扩散层。
然后，利用RIE法去掉氧化膜37，如图7C所示，并利用以1∶100的比例用纯水稀释的比例为1∶100的氢氟酸去掉多晶硅层34上和扩散层39上的自然氧化膜、
然后，如图7D所示，利用图4所示的本实施例的溅射装置，以如上所述的方式在整个表面上形成例如厚30nm的Ti膜40。因此，在形成钛膜40期间没有对栅氧化膜33造成损伤。
然后，利用灯退火装置，在700℃的温度下，在氮气气氛中热处理表面30秒，从而以自准方式在多晶硅层34和扩散层39的暴露表面上形成由高阻C49相TiSi2构成的第一硅化钛层41，如图7E所示。
接着，去掉未反应的那部分钛膜40，如图7F所示。
然后，利用灯退火装置，在例如氮气气氛等惰性气体气氛中，在850℃热处理表面10秒，由此以自对准的方式在第一硅化钛层41区域形成由低阻C54相的TiSi2构成的第二硅化钛层42，如图7G所示。然后，由多晶硅层34和第二硅化钛层42构成栅极。
根据上述方式制造的半导体器件，在利用溅射法形成钛膜40期间，等离子体中的电子和来自钛靶的二次电子到达设置于钛靶和晶片间的电荷俘获部件，而不会到达晶片。因此，可以防止对目标氧化膜33的损伤。所以可以防止栅氧化膜33的初始耐压下降，从而确保实现令人满意的晶体管特性。
下面介绍根据本发明第二方法实施例制造半导体器件的方法。图8A-8G是按步骤顺序展示本发明第二方法实施例制造半导体器件的方法的剖面图。
根据本发明方法实施例，首先，以与第一方法实施例相同的方式进行图7A-7C所示的处理。在图8A-8G所示的第二实施例中，与图7A-7G所示第一实施例相同的部件用相同的参考标记表示，这里省略对它们的说明。图7C所示步骤后，利用CDV法在整个表面上形成层间绝缘膜51，如图8A所示。层间绝缘膜51或者是含有如硼或磷等的氧化硅膜，或者是不含杂质的氧化硅膜。
接着，利用标准的光刻和腐蚀工艺，在多晶硅层34和扩散层39上选择地形成接触孔52，如图8B所示。
接着，如图8C所示，利用图4所示本发明实施例的溅射装置，以如上所述的方式形成例如60nm厚的钛膜53a。然后在相同的真空下向溅射装置中引入Ar气和氮气，根据反应溅射法在钛膜53a上形成如100nm厚的TiN膜53b。结果形成由Ti膜53a和TiN膜53b构成且与多晶硅层334和扩散层39相连的金属布线53。应注意，TiN膜53b可利用如图2所示的溅射装置而非本发明该实施例的图4所不溅射装置形成。
接着，如图8D所示，在接触孔52内嵌埋钨层54，并利用CVD法在整个表面上形成钨层54。
然后，利用标准的构图工艺形成上层布线55，如图8E所示。上层布线还可以利用其它构图方法形成，例如，在利用腐蚀法或CMP法去掉了位于层间绝缘膜51的上表面上的钨层54后，利用溅射法形成铝合金膜。
另外，以上述方式制造的半导体器件中，在利用溅射法形成钛膜53a期间，等离子体中的电子和来自钛靶的二次电子达到设置于钛靶和晶片间的电荷俘获部件，而不会到达晶片上。因此，可以防止对目标氧化膜33的损伤。所以可以防止栅氧化膜33初始耐压的下降，从而确保实现令人满意的晶体管特性。
本发明不限于利用溅射法形成钛膜，但本发明也可用于利用溅射形成各种薄膜，例如由如W、Co、Ni等难熔金属构成的膜，由如TiSi、WSi、CoSi等难熔金属硅化物构成的膜，具有TiN膜的由TiN和Ti、TiSi和TiN等构成的层叠膜，由Al或铝合金等构成的膜。
下面将结合对比例详细说明本发明的方法实施例。
首先，关于方法实施例1，利用图4所示溅射装置，按与第一实施例方法相同的方法进行从7A-7D的工艺。关于对比例2，利用图2所示的常规溅射装置，根据常规溅射方法进行图1A-1D的工艺。接着，对方法实施例1和对比例2，利用以1∶100的比例由纯水稀释的氢氟酸去掉整个表面上的钛膜，然后测量栅氧化膜的初始耐压。测量结果示于图9A和9B及图10A和10B，图9A是展示方法实施例1的初始耐压值的示图，图9B是展示方法实施例1的耐压分布情况的曲线图，其中横轴是初始耐压，纵轴是百分比。图10A是展示对比例2的初始耐压值的示图，图10B是展示对比例1的耐压分布情况的曲线图，其中横轴是初始耐压，纵轴是百分比。图9A和图10A中的数值表示以MV/cm为单位的每个位置处初始耐压的测量结果。
根据方法实施例1，几乎所有位置处耐压都在8-10(MV/cm)之间，该值为氧化膜的本征介电击穿电场，如图9A和9B所示。换言之，这表明抑制了对氧化膜的损伤。
另一方面，根据对比例2，具有在1-3(MV/cm)之间的下降的初始耐压的氧化膜的各位置构成一个环形，如图10A和10B所示。换言之，这表明电子对氧化膜产生了很大的损伤。
Claims (18)
1．一种溅射装置，包括：
晶片固定器，其上将安装晶片；
与所说晶片固定器相对设置用于溅射的靶；
设置于所说晶片固定器和所说靶之间的电荷俘获部件，所说电荷俘获部件接地。
2．根据权利要求1的溅射装置，其中所说电荷俘获部件具有贯穿所说靶侧到所说晶片固定器侧的孔。
3．根据权利要求1的溅射装置，其中所说电荷俘获部件由不锈钢制造。
4．一种制造具有MOS晶体管的半导体器件的方法，包括以下步骤：
在半导体衬底上将要形成栅极的区域、将要形成源和漏扩散层的区域中形成导电层；及
利用设置于所说靶和所说导电层间的接地电荷俘获部件溅射用于溅射的靶，在所说导电层上形成金属膜。
5．根据权利要求4的制造具有MOS晶体管的半导体器件的方法，其中所说导电层包括硅。
6．根据权利要求4的制造具有MOS晶体管的半导体器件的方法，其中所说金属膜由选自Ti、W、Co和Ni的金属构成。
7．根据权利要求5的制造具有MOS晶体管的半导体器件的方法，还包括使所说导电层与所说金属膜反应而形成硅化物层的步骤。
8．根据权利要求4的制造具有MOS晶体管的半导体器件的方法，其中所说电荷俘获部件具有贯穿所说靶侧到所说半导体衬底上的所说导电层侧的孔。
9．一种制造具有MOS晶体管的半导体器件的方法，包括以下步骤：
在半导体衬底上将要形成栅极的区域形成导电层；及
利用设置于所说靶和所说导电层间的接地电荷俘获部件溅射用于溅射的靶，由此在所说导电层上形成金属膜。
10．根据权利要求9的制造具有MOS晶体管的半导体器件的方法，其中所说导电层包括硅。
11．根据权利要求9的制造具有MOS晶体管的半导体器件的方法，其中所说金属膜由选自Ti、W、Co和Ni的金属构成。
12．根据权利要求10的制造具有MOS晶体管的半导体器件的方法，还包括使所说导电层与所说金属膜反应而形成硅化物层的步骤。
13．根据权利要求9的制造具有MOS晶体管的半导体器件的方法，其中所说电荷俘获部件具有贯穿所说靶侧到所说半导体衬底上的所说导电层侧的孔。
14．一种制造具有MOS晶体管的半导体器件的方法，包括以下步骤：
在半导体衬底上将要形成源和漏扩散区的区域中形成导电层；
利用设置于所说靶和所说导电层间的接地电荷俘获部件溅射用于溅射的靶，在所说导电层上形成金属膜。
15．根据权利要求14的制造具有MOS晶体管的半导体器件的方法，其中所说导电层包括硅。
16．根据权利要求14的制造具有MOS晶体管的半导体器件的方法，其中所说金属膜由选自Ti、W、Co和Ni的金属构成。
17．根据权利要求15的制造具有MOS晶体管的半导体器件的方法，还包括使所说导电层与所说金属膜反应而形成硅化物层的步骤。
18．根据权利要求14的制造具有MOS晶体管的半导体器件的方法，其中所说电荷俘获部件具有贯穿所说靶侧到所说半导体衬底上的所说导电层侧的孔。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP326817/97 | 1997-11-27 | ||
| JP326817/1997 | 1997-11-27 | ||
| JP9326817A JPH11158615A (ja) | 1997-11-27 | 1997-11-27 | スパッタリング装置及びそれを使用した半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1218984A true CN1218984A (zh) | 1999-06-09 |
| CN1110841C CN1110841C (zh) | 2003-06-04 |
Family
ID=18192049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98125146A Expired - Fee Related CN1110841C (zh) | 1997-11-27 | 1998-11-26 | 溅射装置及用其制造半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11158615A (zh) |
| KR (1) | KR100306689B1 (zh) |
| CN (1) | CN1110841C (zh) |
| TW (1) | TW406304B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100371491C (zh) * | 1999-08-17 | 2008-02-27 | 东京电子株式会社 | 脉冲等离子体处理方法及其设备 |
| CN102171379A (zh) * | 2008-09-30 | 2011-08-31 | 佳能安内华股份有限公司 | 溅射装置以及溅射方法 |
| CN103572244A (zh) * | 2012-07-19 | 2014-02-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 薄膜沉积装置及薄膜沉积方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1072630B1 (en) | 1999-07-26 | 2004-12-01 | Nippon Shokubai Co., Ltd. | Water-absorbing composition and its use |
| US6802945B2 (en) | 2003-01-06 | 2004-10-12 | Megic Corporation | Method of metal sputtering for integrated circuit metal routing |
| JP4675922B2 (ja) * | 2007-03-23 | 2011-04-27 | Ｏｋｉセミコンダクタ株式会社 | キャパシタ構造の製造方法及びキャパシタ素子の製造方法 |
| KR20090131453A (ko) * | 2008-06-18 | 2009-12-29 | 주식회사 엔씰텍 | 스퍼터링 장치 및 이를 구비하는 멀티 챔버 |
| KR20120043978A (ko) * | 2010-10-27 | 2012-05-07 | 한국전자통신연구원 | 박막 증착 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855798A (en) * | 1986-12-19 | 1989-08-08 | Texas Instruments Incorporated | Semiconductor and process of fabrication thereof |
| JP2894279B2 (ja) * | 1996-06-10 | 1999-05-24 | 日本電気株式会社 | 金属薄膜形成方法 |
| JP3064252B2 (ja) * | 1997-06-27 | 2000-07-12 | 住友建機株式会社 | クレ−ンマストの折りたゝみ機構 |
-
1997
- 1997-11-27 JP JP9326817A patent/JPH11158615A/ja active Pending
-
1998
- 1998-11-25 TW TW087119570A patent/TW406304B/zh not_active IP Right Cessation
- 1998-11-25 KR KR1019980050554A patent/KR100306689B1/ko not_active IP Right Cessation
- 1998-11-26 CN CN98125146A patent/CN1110841C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100371491C (zh) * | 1999-08-17 | 2008-02-27 | 东京电子株式会社 | 脉冲等离子体处理方法及其设备 |
| CN102171379A (zh) * | 2008-09-30 | 2011-08-31 | 佳能安内华股份有限公司 | 溅射装置以及溅射方法 |
| CN102171379B (zh) * | 2008-09-30 | 2014-04-23 | 佳能安内华股份有限公司 | 溅射装置以及溅射方法 |
| CN103572244A (zh) * | 2012-07-19 | 2014-02-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 薄膜沉积装置及薄膜沉积方法 |
| CN103572244B (zh) * | 2012-07-19 | 2016-08-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 薄膜沉积装置及薄膜沉积方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100306689B1 (ko) | 2001-11-30 |
| JPH11158615A (ja) | 1999-06-15 |
| CN1110841C (zh) | 2003-06-04 |
| KR19990045544A (ko) | 1999-06-25 |
| TW406304B (en) | 2000-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327875B1 (ko) | 복합게이트전극을갖는mos트랜지스터및그제조방법 | |
| US5091763A (en) | Self-aligned overlap MOSFET and method of fabrication | |
| CN1104042C (zh) | 半导体器件的制造方法 | |
| US4597163A (en) | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures | |
| US5940725A (en) | Semiconductor device with non-deposited barrier layer | |
| US20200258742A1 (en) | Methods and apparatuses related to shaping wafers fabricated by ion implantation | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| CN1110841C (zh) | 溅射装置及用其制造半导体器件的方法 | |
| US6927101B2 (en) | Field-effect-controllable semiconductor component and method for fabricating the component | |
| CN1252834C (zh) | 用自对准硅化物工艺形成的mosfet及其制造方法 | |
| KR19980021819A (ko) | 반도체 제조장치 및 이를 이용한 반도체 소자의 배선 형성방법 | |
| US20210351286A1 (en) | Structures for a high-electron-mobility transistor and related methods | |
| CN1862779A (zh) | 金属硅化物的制造方法 | |
| JPH0519979B2 (zh) | ||
| US6797598B2 (en) | Method for forming an epitaxial cobalt silicide layer on MOS devices | |
| CN1905138A (zh) | 半导体器件及其制造方法 | |
| JP3185396B2 (ja) | 半導体装置の製造方法 | |
| KR20010009033A (ko) | 반도체장치의 콘택 형성방법 | |
| CN1146959C (zh) | 制造半导体集成电路器件的方法 | |
| KR20100067870A (ko) | 모스펫 및 그 제조방법 | |
| CN1076863C (zh) | 半导体元件的制造设备及制造方法 | |
| KR20070036202A (ko) | 반도체소자의 제조방법 | |
| US5965932A (en) | Contamination free source for shallow low energy junction implants using implanted molecules containing titanium and boron | |
| KR20060076445A (ko) | 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법 | |
| JP2024125203A (ja) | 電流拡散層を有するパワー電子デバイスを製造するためのプロセス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |