CN1213906A - 信号波形均衡装置 - Google Patents

信号波形均衡装置 Download PDF

Info

Publication number
CN1213906A
CN1213906A CN98120126A CN98120126A CN1213906A CN 1213906 A CN1213906 A CN 1213906A CN 98120126 A CN98120126 A CN 98120126A CN 98120126 A CN98120126 A CN 98120126A CN 1213906 A CN1213906 A CN 1213906A
Authority
CN
China
Prior art keywords
signal
wave shape
afc
apc
ffe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98120126A
Other languages
English (en)
Other versions
CN1131604C (zh
Inventor
福冈俊彦
林大介
林贵也
曾我茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1213906A publication Critical patent/CN1213906A/zh
Application granted granted Critical
Publication of CN1131604C publication Critical patent/CN1131604C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/025—Channel estimation channel estimation algorithms using least-mean-square [LMS] method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0065—Frequency error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

一种信号波形均衡装置,在使AFC/APC的功能与波形均衡的功能相互融合的同时,削减电路规模。波形均衡部由前段FFE模块10和后段DFE模块构成,在中间设有AFC/APC模块。AFC/APC模块,利用AFC/APC系数更新部,为消除频率误差及相位误差基于LMS算法对系数进行更新,利用分接抽头对调制信号和更新后的系数实行乘法运算。另外,由误差评价模块生成的误差数据,利用FFE和DFE系数更新部以及AFC/APC系数更新部用于实现系数更新的目的。

Description

信号波形均衡装置
本发明涉及使用在多路数字化微波通信的接收一侧的信号波形均衡装置。
近年来，数字化微波通信的解调制解调技术，为适应频率的有效利用趋于多路化。例如，作为调制方式不仅使用有QPSK、16QAM，也开始使用64QAM、256QAM等。
这样，随着调制解调的多路化的推进，在传送过程中由信号失真等造成的影响也越来越大，因而，在信号接收一侧保证正常信号的技术越来越显得重要。因此，出现了在接收一侧实施传送过程中均衡处理的自动适应型均衡器。
图13是传输线路及其均衡模型的示意图。如图13所示，来自发信机信号会根据传输线路的特性而变化，另外接收的信号中也会混入噪音。这样的传送信号，由于反射波等在时间上延迟的重影信号的影响导致失真、由于噪音等导致相位误差及频率误差，各种各样的因素错综复杂，使得在接收一侧观测到的是与原始传送信号不同的信号。
在接收信号的一侧，一般是在接收机的前面串接上均衡器，将接收信号X0均衡处理成接收机所希望的信号Z0，然后，作为载波处理，利用AFC(Auto Frequency Control)实施对频率误差的消除以及利用APC(AutoPhase Control)实施对相位误差的消除。
关于均衡，在噪音非常下的情况下，可以使用具有和传输线路的传递函数特性相反的均衡器，在噪音比较大的情况下，就有必要考虑的噪音的因素来设计均衡器。实际上，均衡器是由数字化滤波器构成，所谓的数字化均衡器就是由数字化滤波器构成的。
图14是数字化滤波器构成的一个实例的方框图。在图14中，X0为经由传输线路输入的接收信号、X1-Xm是接收信号X0经各个延迟单元延迟后的信号，C0-Cm为均衡系数。接收信号X0通过乘法器和均衡系数C0进行乘法运算。同样，信号X1-Xm通过乘法器和均衡系数C1-Cm分别进行乘法运算。各乘法器的乘法运算的结果通过加法器进行加法运算，输出均衡信号Z0。在数字化滤波器中，将某些延迟信号和均衡系数相乘的装置称为分接抽头。由各分接抽头将乘法运算结果相加就得到均衡信号Z0。这时，需要计算出恢复信号的最佳均衡系数。通常，用LMS(Least Mean Square)算法计算均衡系数。
另外，作为现有的AFC/APC，由相位误差检测器、环路滤波器以及数字化VCO的功能来实现(参照特许公报特开平7-66843号)。
如上所述，均衡器由数字化滤波器构成，因而复数的乘法运算是必要的，随着分接抽头数目的增加电路规模以及功耗也随之急剧增大。另外，对于AFC/APC，在环路滤波器中积和运算是必要的，并且数字化VCO在一般情况下具备存储数据的存储手段，这样信号的字节数增大就需要庞大的存储容量。基于这样的考虑，对于信号波形均衡装置，削减电路规模是重要的课题。
另一方面，如图13所示，波形均衡以及AFC/APC并不是一次处理就可以完成，经AFC/APC处理的信号为了下一次的波形均衡的目的进行递归，直至使信号达到一定基准而收敛为止，波形均衡以及AFC/APC的处理过程要循环进行多次。这样，几乎在同时，信号实现均衡并且频率误差以及相位误差得到消除。换句话说，并不是首先经波形均衡处理使信号成为均衡信号，然后再通过AFC/APC消除信号的误差，单独实现各自的功能，而是通过均衡及AFC/APC相乘的效果，来提高相互处理的效果。象这样，无论波形均衡以及AFC/APC最初的关联紧密与否、单独实现其功能困难与否，由不具备共同功能的模块、各自独立的构成就可以实现波形均衡和AFC/APC。
鉴于上述问题，本发明的课题是：作为信号波形均衡装置，在AFC/APC的功能和波形均衡的功能相互融合的同时，削减电路规模。
为了解决上述课题，本的发明所提出的解决手段，作为将多路调制的传送信号的波形对传送前的信号波形进行均衡处理的信号波形均衡装置，包括：将输入的调制信号按LMS(Least Mean Square)最小二乘(算)法均衡处理的波形均衡部；用于生成在上述波形均衡部中更新均衡系数所必需的误差数据的误差评价模块；消除输入调制信号的频率误差及相位误差的AFC(Auto Frequency Control)/APC(Auto Phase Control)模块，所述AFC/APC模块按LMS算法消除所述输入的调制信号的频率误差和相位误差，并且利用所述误差评价模块生成的误差数据来更新系数。
根据本发明，对调制信号进行波形均衡的波形均衡部和用于消除调制信号的频率误差及相位误差的AFC/APC模块共同存在，只是AFC/APC模块和波形均衡部共用误差评价模块。这样，实现波形均衡和AFC/APC功能的模块不是相互独立的，在信号波形均衡装置中可以包含AFC/APC的功能，这样可以大幅度地削减电路规模。
因而，在本发明的信号波形均衡装置中，所述的波形均衡装置部由前段和后段构成；所述AFC/APC模块以所述波形均衡部的前段输出的调制信号作为输入信号，并且将输出信号输入到所述波形均衡部的后段。
另外，在本发明的信号波形均衡装置中，波形均衡部的前段为FFE(Feed Forward Equalizer)模块、后段为DFE(Decision FeedbackEqualizer)模块。
此外，在本发明的信号波形均衡装置中，所述FFE模块具有分别由FFE前置滤波器和FFE后置滤波器构成的FFE滤波器部；所述DFE模块具有分别由DFE前置滤波器和DFE后置滤波器构成的DFE滤波器部；所述FFE前置滤波器和FFE后置滤波器以及所述DFE前置滤波器和DFE后置滤波器分别具有结构相同的复数运算指令组。
另外，本发明所提出的解决手段，就是作为一种将多路调制的传送信号的波形对传送前的信号波形进行均衡处理的信号波形均衡装置包括：将输入的调制信号按LMS算法均衡处理的波形均衡部；消除输入调制信号的频率误差及相位误差的AFC/APC模块；其中所述AFC/APC模块具有：用于将输入的调制信号与用于消除频率误差及相位误差的系数相乘的一个分接抽头；根据LMS算法将所述系数进行更新的AFC/APC系数更新部。
根据本发明，对调制信号进行波形均衡的波形均衡部和用于消除调制信号的频率误差及相位误差的AFC/APC模块共同存在，并且AFC/APC模块和波形均衡部一样基于LMS算法工作。因此，波形均衡和AFC/APC可以基于同样的机理得以实现，在信号波形均衡装置中可以包含AFC/APC的功能，这样可以大幅度地削减电路规模。
在本发明的信号波形均衡装置中，所述的波形均衡装置由具有各滤波器部以及系数更新部的前段和后段构成；所述AFC/APC模块以所述波形均衡部的前段输出的调制信号作为输入信号，并且将输出信号输入到所述波形均衡部的后段；所述波形均衡部的前段和后段的滤波器部具有相同数量的分接抽头。
以下对附图及其部分符号作简要说明。
图1是本发明所涉及的信号波形均衡装置构成的简略框图。
图2是本发明实施例1的信号波形均衡装置构成的示意图。
图3是本发明实施例1的信号波形均衡装置中的坐标点配置图。
图4是作为对比例，将AFC/APC模块配置到波形均衡部之后的信号波形均衡装置中的坐标点配置图。
图5是本发明实施例2的信号波形均衡装置中FFE滤波器部构成的示意图。
图6是本发明实施例2的信号波形均衡装置中DFE滤波器部构成的示意图。
图7本是发明实施例2的信号波形均衡装置中应用于FFE滤波器部及DFE滤波器部的复数运算指令组结构的示意图。
图8是本发明实施例2的信号波形均衡装置中FFE系数更新部构成的示意图。
图9是本发明实施例2的信号波形均衡装置中DFE系数更新部构成的示意图。
图10是本发明实施例2的信号波形均衡装置中AFC/APC系数更新部构成的示意图。
图11是对于QAM说明LMS误差及标准绝对误差的说明图。
图12是64QAM的平面相位图中限幅电平和信号点位置的示意图。
图13是传输线路及其均衡模型的示意图。
图14是数字化均衡器构成的示意图。
在上述附图中，1-波形均衡部；10-FFE模块；11-FFE系数更新部；12-FFE滤波器部；12a-FFE前置滤波器部；12b-FFE后置滤波器部；20-
DFE模块；21-DFE系数更新部；22-DFE滤波器部；22a-DFE前置滤波器部；22b-DFE后置滤波器部；40-AFC/APC模块；41-AFC/APC系数更新部；42-分接抽头。
实施例
下面，将参照图对本发明的实施例加以说明。
图1是本发明的信号波形均衡装置构成的简略方框图。在图1中，10是实施调制信号的波形均衡的波形均衡部1的前段，即FFE(Feed ForwardEqualizer)模块；20是波形均衡部1的后段，即DFE(Decision FeedbackEqualizer)模块；30是误差评价模块；40是用于消除调制信号的频率误差及相位误差的AFC(Auto Frequency Control)/APC(Auto PhaseControl)模块。FFE模块10具有FFE系数更新部11和FFE滤波器部12、DFE模块20具有DFE系数更新部21和DFE滤波器部22、AFC/APC模块40具有AFC/APC系数更新部41和分接抽头42。
图1中的本发明所涉及的信号波形均衡装置，接收多路调制并经传输后的调制信号、转换成均衡信号后输出。接收到的调制信号，首先由波形均衡部1的前段FFE模块10进行均衡，然后输入的AFC/APC模块、消除频率误差和相位误差。由AFC/APC模块40输出的调制信号，经波形均衡部1的后段DFE模块20进行均衡处理，作为均衡信号由该信号波形均衡装置输出。
在本发明中，波形均衡部1以及AFC/APC模块40，都是基于LMS算法工作。这样，波形均衡部1以及AFC/APC模块40，都是利用误差评价模块30生成的误差数据更新系数。
下面对波形均衡部1中的用于生成均衡系数的算法加以说明。
来自发信机的信号会根据传送线路的特性而变化，另外收信机接收的信号中也会混入噪音。如果传输线路的特性是一定的，算出传输线路的相反特性，就可以使用实现上述相反特性的一定的均衡系数。然而，对于噪音的影响和特性时刻在变化的体系，有必要对应于接收信号的状态依次更新均衡系数。实现均衡系数的更新，即所谓的自动适应型算法。在这种情况下，设定一定的评价指标，在使得该指标最小的前提下实施均衡系数的更新。典型的类似这样的算法就是LMS算法。
LMS(Least Mean Square)算法，是以平均二乘的误差作为均衡系数的平均指标。具体而言，由下面的式子决定均衡系数。
Cn+1,m=Cn,m-α×Xm×e0    (1)
n：均衡系数的更新次数    m：均衡系数的分接抽头号码
e0:Z0-x0(x0为传送前的信号)    α：步长式中，若将信号Xm及误差数据e0表现为以下的复数形式
Xm=Xm(r)-jXm(i)
e0=e0(r)-je0(i)则即成为
Xm×e0=(Xm(r)×e0(r)+Xm(i)×e0(i))+j(Xm(r)×e0(i)-Xm(i)×e0(r))
((r)为实数部数据，(i)为虚数部数据，以下相同)则式(1)为
Cn+1,m(r)=Cn,m(r)-α×(Xm(r)×e0(r)+Xm(i)×e0(i))    (2)
Cn+1,m(i)=Cn,m(i)-α×(Xm(r)×e0(i)-Xm(i)×e0(r))    (3)
然而，在实际的传输系统的情况下，接收一侧的传送前的信号x0是未知的，因此不可能利用误差数据e0进行计算。这样，推测在接收一侧的传送前的信号，然后以推测值为基准信号进行波形均衡处理。这就是所谓的盲算法。利用盲算法，在一定的约束下进行数千次更新的循环过程，使均衡系数收敛，这样就可以实现信号波形的均衡。
所谓STOP&GO算法，就是根据LMS误差和标准绝对误差的向量的方向决定是否进行复数乘法运算来更新系数。首先，以下面的式子定义LMS误差。以LMSER表示LMS误差、D表示基准信号，则
LMSER=Z0-D
接下来，以下面的式子定义标准绝对误差。以B表示标准绝对误差的基准值，则B的定义如下。
B=E(｜An｜2)/E(｜An｜)
An：基准信号的向量    E()：平均用SATER表示基准绝对误差，则
SATER=Z0-B
图11是64QAM的相位图第1象限的示意图，表示了LMS误差和标准绝对误差的关系。在图11中，黑圆点代表信号点的位置、由空心圆圈住的黑圆点代表标准绝对误差的基准点。均衡信号Z0处于图11中白圆点的位置，则LMS误差及标准绝对误差在图11中如箭头所示。标准绝对误差的基准点在各象限中有一个，即共有4个，LMS误差的基准位置就是各信号点的位置，在64QAM的情况下共有64个。
利用STOP&GO算法，均衡系数更新的公式如下所示。
Cn+1,m(r)=Cn,m(r)-α×(Xm(r)×e0(r)×fr+Xm(i)×e0(i)×fi)    (4)
Cn-1,m(i)=Cn,m(i)-α×(Xm(r)×e0(i)×fi-Xm(i)×e0(r)×fr)     (5)其中，fr,fI分别为在实轴和虚轴中独立算出的标志，由以下条件定义。
fr=1；sgn(LMSER的I成分)=sgn(SATER的I成分)
  0；sgn(LMSER的I成分)≠sgn(SATER的I成分)
fi=1；sgn(LMSER的Q成分)=sgn(SATER的Q成分)
  0；sgn(LMSER的Q成分)≠sgn(SATER的Q成分)此时，用EI替代e0(r)×fr用EQ替代e0(i)×fI，则式(4),(5)分别成为
Cn+1,m(r)=Cn,m(r)-α×(Xm(r)×EI+Xm(i)×EQ)    (6)
Cn+1,m(i)=Cn,m(i)-α×(Xm(r)×EQ-Xm(i)×EI)    (7)其中，EI,EQ称为误差数据。
本实施例所涉及的波形均衡装置，依照式(6)和(7)实施均衡系数的更新。
对于本发明的AFC/APC模块40，频率补偿和相位补偿也是依据LMS算法实现的。补偿系数的更新公式由以下的公式表示。
Hn+1=HnFn+μ(Dn-HnUn)Un *    (8)
Fn+1=Fn+μ(Hn+1-FnHn)Hn *    (9)在上式中，各符号的含义由如下表示。
Hn：相位补偿系数
Fn：频率补偿系数
Dn：判定信号
Un：输入信号
μ,μf：步长
另外，*代表共轭复数。基于LMS算法，利用上式就可以同时对频率误差和相位误差进行补偿。公式(8)中的(Dn-HnUn)，和求解均衡系数的STOP&GO算法中的误差数据相当，可以使用误差评价模块30输出的误差数据。
另外，消除误差的信号为HnUn，在本算法中因Hn中包含Fn的成分，HnUn就成为既是相位误差又是频率误差的补偿信号。最终经AFC/APC处理的信号为HnUn *。
实施例1
图2是本发明实施例1所涉及的信号波形均衡装置的构成示意图。在图2中，FFE滤波器部12由(m+1)个(m为正整数)分接抽头、延迟单元以及加法器构成，由FFE系数更新部11更新后的均衡系数Cf0-Cfm分别送至相应的分接抽头。DFE滤波器部22由限幅器25、(m+1)个(m为正整数)分接抽头、延迟单元以及加法器构成，由DFE系数更新部21更新后的均衡系数Cd0-Cdm分别送至相应的分接抽头。限幅器25，例如对图12所示的相位平面图(图12为64QAM)情况，判断调制信号属于由虚线划分的哪一个区域，并输出该区域内信号点位置所对应的信号(判断信号)。例如，调制信号的实数成分(I数据)为13、虚数成分(Q数据)为15时，输出I数据=9、Q数据=9的判断信号。
由误差评价模块30生成的误差数据Err，输入到FFE系数更新部11、DFE系数更新部21以及AFC/APC系数更新部41，用于系数更新。
在本实施例中，AFC/APC模块40被配置在波形均衡部1的正中间。即，作为波形均衡部1的前段FFE模块10的分接抽头的数目和后段DFE模块20的分接抽头的数目相等。这样做的目的是使电路的结构简单，电路规模减小，可以理解这样的结构也会使得性能提高。
图3是模拟得到的对于本实施例的坐标点配置图(Constellation织构图)，作为对比例，图4同样是模拟得到的结果，是将AFC/APC模块40配置到波形均衡部1的整体之后的坐标点配置图。和图4比较，在图3中所示的坐标点配置图中均衡信号集中在信号点位置，因此，本实施例具有更优异的性能。
实施例2
本发明的实施例2，就是在如图1所示的本发明所涉及的信号波形均衡装置中，FFE滤波器部12和DFE滤波器部22，分别由前置滤波器和后置滤波器构成，各滤波器具有结果相同的复数运算部。
以下，对本实施例所涉及的信号波形均衡装置加以详细说明。在此，为了方便，说明为何FFE滤波器部12及DFE滤波器部22所具有的滤波器的分接抽头数目为8。
图5是本实施例所涉及的信号波形均衡装置的FFE滤波器部12的结构图。在图5中，50A和50B为下面将要叙述到的由复数运算指令组实现其功能的复数运算部；51a和51b为将调制信号的实数成分按顺序保持的数据保持器阵列；52a和52b为将调制信号的虚数成分按顺序保持的数据保持器阵列；53a和53b为将分接抽头系数按顺序保持的数据保持器阵列；54a和54b为用于实数成分计算的加法器；55a和55c为用于虚数成分计算的加法器；54b、54d、55b和55d为数据保持器阵列。
由数据保持器阵列51a、52a、53a及复数运算部50A构成FFE前置滤波器12a。另外，由数据保持器阵列51b、52b、53b，复数运算部50B，加法器54a、54c、55a、55c及数据保持器54b、54d、55b、55d构成FFE后置滤波器12b。
在FFE前置滤波器12a中，数据保持器阵列51a、52a分别保持来自外部的经多路调制后并按顺序传送过来的调制信号的实数成分及虚数成分。另一方面，数据保持器阵列53a，保持由FFE系数更新部11生成并输出的分接抽头系数。在此，分接抽头系数的传送速度是调制信号传送速度的二倍，数据保持器阵列53a的结构是这样的，即分接抽头系数的实数及虚数成分以串行方式传送。复数运算部50A，使用数据保持器阵列51a、52a中保存的四个调制信号的实数成分和虚数成分以及数据保持器阵列53a中保存的四个分接抽头系数的实数成分和虚数成分，将数据进行适当的交换并进行复数运算，运算结果的实数成分DRa和虚数成分DIa输入到FFE后置滤波器12b中。
在FFE后置滤波器12b中，数据保持器阵列51b、52b分别保持在FFE前置滤波器12a的数据保持器阵列51a、52a中一时保存并输出的调制信号的实数成分及虚数成分。另一方面，数据保持器阵列53b，保持在FFE前置滤波器12a的数据保持器阵列53a中一时保存并输出的分接抽头系数。在此，和FFE前置分接抽头12a一样，分接抽头系数的传送速度是调制信号传送速度的二倍，数据保持器阵列53b的结构是这样的，即分接抽头系数的实数及虚数成分以串行方式传送。复数运算部50B，使用数据保持器阵列51b、52b中保存的四个调制信号的实数成分和虚数成分以及数据保持器阵列53b中保存的四个分接抽头系数的实数成分和虚数成分，将数据进行适当的交换并进行复数运算，并输出作为运算结果的实数成分DRb和虚数成分DIb。
FFE后置滤波器12b的复数运算部50B的运算结果的实数成分DRb，和FFE前置滤波器12a的复数运算部50A的运算结果的实数成分DRa通过加法器54a相加，结果保存在保持器54b中。保持器54b中保存的数据，和数据保持器阵列51b中保存的合适的调制信号的实数成分通过加法器54c相加，保存在保持器54d中，然后作为FFE滤波器部12的最终结果数据的实数成分输出。同样，FFE后置滤波器12b的复数运算部50B的运算结果的虚数数成分DIb，和FFE前置滤波器12a的复数运算部50A的运算结果的虚数成分DIa通过加法器55a相加，结果保存在保持器55b中。该保持器55b中保存的数据，和数据保持器阵列52b中保存的合适的调制信号的实数成分通过加法器55c相加，保存在保持器55d中，然后作为FFE滤波器部12的最终结果数据的虚数成分输出。
图6是本实施例所涉及的信号波形均衡装置的FFE滤波器部22的结构图。在图6中，50C和50D为下面将要叙述到的由复数运算指令组实现其功能的复数运算部；60为根据AFC/APC模块40将消除了频率误差和相位误差的调制信号变换成判断信号的限幅器；61a和61b为将调制信号的实数成分按顺序保持的数据保持器阵列；62a和62b为将调制信号的虚数成分按顺序保持的数据保持器阵列；63a和63b为将分接抽头系数按顺序保持的数据保持器阵列；64a为用于实数成分计算的加法器；65a为用于虚数成分计算的加法器；64b、64c、65b和65c为数据保持器阵列。
限幅器60、数据保持器阵列61a、62a、63a和复数运算部50C构成DFE前置滤波器22a。另外，数据保持器阵列61b、62b、63b，复数运算部50D，加法器64a、65a和数据保持器64b、64c、65b、65c构成DFE后置滤波器22b。
在DFE前置滤波器22a中，数据保持器阵列61a、62a分别保存分解为实数成分及虚数成分的判断信号。另一方面，数据保持器阵列63a，保持由DFE系数更新部21生成并输出的分接抽头系数。在此，和FFE前置分接抽头12一样，分接抽头系数的传送速度是判断信号传送速度的二倍，数据保持器阵列63a的结构是这样的，即分接抽头系数的实数及虚数成分是以串行方式传送的。复数运算部50C，使用数据保持器阵列61a、62a中保存的四个调制信号的实数成分和虚数成分以及数据保持器阵列63a中保存的四个分接抽头系数的实数成分和虚数成分，将数据进行适当的交换并进行复数运算，运算结果的实数成分DRc和虚数成分DIc输入到FFE后置滤波器22b中。
在DFE后置滤波器22b中，数据保持器阵列61b、62b分别保存在DFE前置滤波器22a的数据保持器阵列61a、62a中一时保存并输出的判断信号的实数成分及虚数成分。另一方面，数据保持器阵列63b，保存在DFE前置滤波器22a的数据保持器阵列63a中一时保存并输出的判断信号的实数成分及虚数成分。在此，和DFE前置分接抽头22a一样，分接抽头系数的传送速度是判断信号传送速度的二倍，数据保持器阵列63b的结构是这样的，即分接抽头系数的实数及虚数成分是以串行方式传送的。复数运算部50D，使用数据保持器阵列61b、62b中保存的四个判断信号的实数成分和虚数成分以及数据保持器阵列63b中保存的四个分接抽头系数的实数成分和虚数成分，将数据进行适当的交换并进行复数运算，并输出运算结果的实数成分DRd和虚数成分DId。
DFE后置滤波器22b的复数运算部50D的运算结果的实数成分DRd，和DFE前置滤波器22a的复数运算部50C的运算结果的实数成分DRc通过加法器64a相加，结果保存在保持器64b中。保存在保持器64b中的数据，进一步保存在保持器64c中，然后作为DFE滤波器22的最终结果数据的实数成分输出。同样，DFE后置滤波器22b的复数运算部50D的运算结果的虚数成分DRd，和DFE前置滤波器22a的复数运算部50C的运算结果的虚数成分DRc通过加法器65a相加，结果保存在保持器65b中。保存在保持器65b中的数据，进一步保存在保持器65c中，然后作为DFE滤波器22的最终结果数据的虚数成分输出。
图7是在本实施例使用的复数运算指令组结构的示意图。该复数运算指令组，将四个分接抽头的分接抽头系数和应该均衡处理的调制信号进行多重复用来实现复数乘法运算的功能，并且作为图5中FFE滤波器部12的复数运算部50A、50B以及图6中DFE滤波器部12的复数运算部50C、50D加以使用。
在图7中，101a-101d、103a-103d为选择器，102a-102d、104a-104d为数据保持器。并行输入的四个分接抽头的分接抽头系数的实数成分，通过选择器101a-101d和数据保持器102a-102d进行串行变换，以1个分接抽头为单位分解，作为数据保持器102d的串行输出c进行输出。同样，并行输入的四个分接抽头的分接抽头系数的虚数成分，通过选择器103a-103d和数据保持器104a-104d进行串行变换，以四个分接抽头为单位分解，作为数据保持器104d的串行输出d进行输出。串行输出的c、d分别输入到选择器101a和103a，分接抽头系数的实数成分和虚数成分共同循环组成数据。
另一方面，四个应该均衡处理的调制信号的实数及虚数成分，通过选择器105和106以合适的定时方式从单位分接抽头的数据中选择出来，作为实数成分a和虚数成分b输出。
以这样准备的调制信号的实数成分a及虚数成分b及与之相对应的分接抽头系数的实数成分c及虚数成分d为基础，进行以下复数乘法运算。
(a+bj)(c+dj)=(ac-bd)+(ad+bc)j
由乘法器107a算出上式的ac而由乘法器107b算出上式的bd。另外，由乘法器108a算出上式的ad而由乘法器108b算出上式的bc。减法器107c将乘法器107a算出的ac减去乘法器107b算出的bd，就计算出复数乘法运算的实数成分(ac-bd)。另一方面，加法器108c将乘法器108a算出的ad加上乘法器108b算出的bc，就计算出复数乘法运算的虚数成分(ad+bc)。
加法器107d，将减法器107c算出的复数乘法运算的实数成分(ac-bd)和数据保持器107e中的保持数据相加，并将相加的结果保存在数据保持器107e中。另一方面，以完全相同的方式，加法器108d，将加法器108c算出的复数乘法运算的虚数成分(ad+bc)和数据保持器108e中的保持数据相加，并将相加的结果保存在数据保持器108e中。
这样，算出一个分接抽头的复数运算的实数成分及虚数成分后，通过加法器107d、108d和数据保持器107e、108e按顺序进行的实数成分及虚数成分的相加，最终输出四个分接抽头的复数运算的实数成分及虚数成分。
图8是本实施例所涉及的信号波形均衡装置的FFE系数更新部11的结构图。FFE系数更新部11，基本上是基于STOP&GO算法依照公式(6)、(7)进行系数更新的计算，在此，附加了对反转数据的复数乘法运算的处理。即，图8中所示FFE系数更新部11具有这样的电路结构，就是以多路的形式按公式(6)、(7)进行系数更新处理以及对反转数据进行复数乘法运算。
在图8中，选择器71a在源自AFC/APC模块40输出的、用于消除相位成分及频率成分误差的反转数据的正弦成分及余弦成分当中，选择其一并输出。同样，选择器71b，在误差评价模块30输出的误差数据的实数成分和虚数成分当中，选择其一并输出；选择器71c，在源自FFE滤波器部12且保持了合适的定时、然后输出的调制信号的实数成分和虚数成分当中，选择其一并输出。
将选择器71b选择输出的误差数据的实数成分或虚数成分、和选择器71c选择输出的调制信号的实数成分或虚数成分，通过乘法器72进行乘法运算，并将运算结果输入到积和运算器73中。积和运算器73，将选择器71a选择输出的反转数据的正弦成分或余弦成分与乘法器72的乘法运算结果相乘，然后再将该运算结果与在数据保持器74中保存的积和运算结果相加，并将新的积和运算结果输出。该积和运算结果将被保存到数据保持器74中。
接下来，依照公式(6)、(7)进行步长参数α的乘法运算处理，在图8所示的FFE系数更新部11中，步长参数α的乘法运算是通过字节移位来实现的。75a、75b、75c分别为对步长参数α1、α2、α3实施乘法运算的(字节)移位器，76a、76b、76c为选择器。选择器76a，将积和运算器73的运算结果或者将该运算结果经移位器75a和α1进行相乘后的数据，选择其一并输出。选择器76b，将选择器76a的输出数据或者将该输出数据经移位器75b和α2进行相乘后的数据，选择其一并输出。选择器76c，将选择器76b的输出数据或者将该输出数据经移位器75c和α3进行相乘后的数据，选择其一并输出。利用各选择器76a、76b、76c，通过改变数据选择的条件和设定，即使不用乘法器也可以实现对八种数值的步长参数的乘法运算。另外，改变该移位器的个数或字节移位数目，也可以改变进行乘法运算的步长参数的变化量。
选择器76c的输出数据，利用加法器77，与源自FFE滤波器部12、经过合适定时的、保存并输出的分接抽头系数进行相加。该加法运算的结果，是更新的分接抽头系数，经保持器78保存后，作为新的分接抽头系数输出。
图9是本实施例所涉及的信号波形均衡装置的DFE系数更新部21的结构图。DFE系数更新部21，基本上是基于STOP&GO算法依照公式(6)、(7)进行系数更新的计算。只是，图9中所示DFE系数更新部21用于DFE模块20的系数更新，具有这样的电路结构，就是以通过FFE模块10和AFC/APC模块40并得到的判断信号作为输入，以多路的形式对该判断信号以及误差数据进行复数乘法运算。
在图9中，选择器81a，在源自DFE滤波器部22且保持了合适的定时、保持并输出的判断信号的实数成分和虚数成分当中，选择其一并输出。选择器81b，在误差评价模块30输出的误差数据的实数成分和虚数成分当中，选择其一并输出。积和运算器82，将选择器81a选择输出的判断数据的实数成分或虚数成分与选择器81b选择输出的误差数据的实数成分或虚数成分相乘，然后再将该运算结果与在数据保持器83中保存的积和运算结果相加，并将新的积和运算结果输出。该积和运算结果将被保存到数据保持器83中。
接下来，依照公式(6)、(7)进行步长参数α的乘法运算处理，在图9所示的DFE系数更新部21中，和图8中所示的FFE系数更新部11一样，步长参数α的乘法运算是通过字节移位来实现的。84a、84b、84c分别为对步长参数α1、α2、α3实施乘法运算的移位器，其中85a、85b、85c为选择器。选择器85a，将积和运算器82的运算结果或者将该运算结果经移位器84a和α1进行相乘后的数据，选择其一并输出。选择器85b，将选择器85a的输出数据或者将该输出数据经移位器84b和α2进行相乘后的数据，选择其一并输出。选择器85c，将选择器85b的输出数据或者将该输出数据经移位器84c和α3进行相乘后的数据，选择其一并输出。利用各选择器85a、85b、85c，通过改变数据选择的条件和设定，即使不用乘法器也可以实现对八种数值的步长参数的乘法运算。另外，改变该移位器的个数或字节移位数目，也可以改变进行乘法运算的步长参数的变化量。
选择器85c的输出数据，利用加法器86，与源自DFE滤波器部22、经过合适计时的、保存并输出的分接抽头系数进行相加。该加法运算的结果，是更新的分接抽头系数，经保持器87保存后，作为新的分接抽头系数输出。
图10是本实施例所涉及的信号波形均衡装置的AFC/APC系数更新部41的结构图。AFC/APC系数更新部41，基本上是基于LMS算法依照公式(8)、(9)进行系数更新的计算。
首先，对于公式(8)的计算加以说明。复数乘法器91a，将误差数据的实数成分及虚数成分与FFE滤波器部12输出的调制信号的实数成分及虚数成分进行复数乘法运算。依照公式(8)，该乘法运算结果要和步长相乘，在此，和步长的乘法运算是通过字节移位来实现的，通过字节移位将乘法运算可以实施的数值设定为步长。利用移位器91b，对复数运算器91a的乘法运算结果实施和步长的乘法运算。另一方面，复数运算器93，将更新前的频率补偿系数的实数成分及虚数成分与更新前的相位补偿系数的实数成分及虚数成分进行复数乘法运算，将结果输出。
因而，利用加法器91c将移位器91b的输出数据与复数运算器93的输出数据进行加法运算，就能实现公式(8)的计算。保持器91d，保存加法器91c的输出数据即相位补偿系数，然后输出其实数成分及虚数成分。该相位补偿系数，就成为下一次的利用公式(8)运算时所必需的更新前的相位补偿系数。
接下来，对于公式(9)的计算加以说明。在公式(9)的右边Hn+1中代入公式(8)，则公式(9)成为下面的形式。
Fn+1=Fn+μf·μ(Dn-HnUn)Un *Hn *    (10)
复数乘法器92a，将误差数据的实数成分及虚数成分与作为复数乘法器42的乘法运算结果的调制信号的实数成分及虚数成分实行复数乘法运算。在此，利用公式(8)进行相位补偿系数的更新运算一样，和步长的乘法运算是通过字节移位来实现的，利用移位器92b，对复数运算器92a的乘法运算结果实施步长的乘法运算。
因而，利用加法器92c将移位器92b的输出数据与保持器92d输出的、更新前的频率补偿系数的实数成分及虚数成分进行加法运算，就能实现公式(10)的计算。保持器92d，保存加法器92c的输出数据即频率补偿系数，然后输出其实数成分及虚数成分。该频率补偿系数，就成为下一次的利用公式(10)运算时所必需的更新前的频率补偿系数。
综上所述，本发明的效果在于，对在具有对调制信号实施波形均衡的波形均衡部和具有消除输入调制信号的频率误差及相位误差的AFC/APC模块的信号波形均衡装置中，AFC/APC模块和波形均衡部一样可以基于LMS算法工作，AFC/APC模块称为分接抽头和系数更新部，可以和波形均衡部以相同的机理实现其功能，因为AFC/APC模块共用波形均衡部和误差评价模块，所以可以在信号波形均衡装置中融入AFC/APC的功能，同时可以大幅度地削减电路规模。

Claims (6)

1．一种信号波形均衡装置，即将多路调制的传送信号的波形对传送前的信号波形进行均衡处理的信号波形均衡装置，其特征在于包括：
将输入的调制信号按LMS(Least Mean Square)最小二乘(算)法均衡处理的波形均衡部；
用于生成在上述波形均衡部中更新均衡系数所必需的误差数据的误差评价模块；
消除输入调制信号的频率误差及相位误差的AFC(Auto FrequencyControl)/APC(Auto Phase Control)模块；
所述AFC/APC模块按LMS算法消除所述输入的调制信号的频率误差和相位误差，并且利用所述误差评价模块生成的误差数据来更新系数。
2．根据权利要求1所述的信号波形均衡装置，其特征在于：
所述的波形均衡部由前段和后段构成；
所述AFC/APC模块以所述波形均衡部的前段输出的调制信号作为输入信号，并且将输出的信号输入到上述波形均衡部的后段。
3．根据权利要求2所述的信号波形均衡装置，其特征在于：
所述波形均衡部的前段为FFE(Feed Forward Equalizer)模块、后段为DFE(Decision Feedback Equalizer)模块。
4．根据权利要求3所述的信号波形均衡装置，其特征在于：
所述FFE模块具有分别由FFE前置滤波器和FFE后置滤波器构成的FFE滤波器部；
所述DFE模块具有分别由DFE前置滤波器和DFE后置滤波器构成的DFE滤波器部；
所述FFE前置滤波器和FFE后置滤波器以及所述DFE前置滤波器和DFE后置滤波器分别具有结构相同的复数运算指令组。
5．一种信号波形均衡装置，即将多路调制的传送信号的波形对传送前的信号波形进行均衡处理的信号波形均衡装置，其特征在于包括：
将输入的调制信号按LMS算法均衡处理的波形均衡部；
消除输入调制信号的频率误差及相位误差的AFC/APC模块、
所述AFC/APC模块具有用于将输入的调制信号与用于消除频率误差及相位误差的系数相乘的一个分接抽头；
根据LMS算法将所述系数进行更新的AFC/APC系数更新部。
6．根据权利要求5所述的信号波形均衡装置，其特征在于：
所述的波形均衡装置部由具有各滤波器部以及系数更新部的前段和后段构成；
所述AFC/APC模块以所述波形均衡部的前段输出的调制信号作为输入信号，并且将输出信号输入到所述波形均衡部的后段、
所述波形均衡部的前段和后段的滤波器部具有相同数量的分接抽头。
CN98120126A 1997-10-07 1998-10-07 信号波形均衡装置 Expired - Fee Related CN1131604C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP274073/1997 1997-10-07
JP274073/97 1997-10-07
JP27407397A JP3865482B2 (ja) 1997-10-07 1997-10-07 信号波形等化装置

Publications (2)

Publication Number Publication Date
CN1213906A true CN1213906A (zh) 1999-04-14
CN1131604C CN1131604C (zh) 2003-12-17

Family

ID=17536604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120126A Expired - Fee Related CN1131604C (zh) 1997-10-07 1998-10-07 信号波形均衡装置

Country Status (5)

Country Link
US (1) US6421378B1 (zh)
EP (1) EP0907261A3 (zh)
JP (1) JP3865482B2 (zh)
KR (1) KR100538601B1 (zh)
CN (1) CN1131604C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9085384B2 (en) 2009-06-14 2015-07-21 Nulabel Technologies, Inc. Liner-free label and systems

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500810B1 (ko) 1999-10-29 2005-07-12 마츠시타 덴끼 산교 가부시키가이샤 파형 등화 제어 장치
JP3560138B2 (ja) * 1999-12-06 2004-09-02 松下電器産業株式会社 波形等化器とこれを用いた移動局無線装置、基地局無線装置及び移動通信システム
US6621862B1 (en) * 2000-01-04 2003-09-16 Alcatel Internetworking (Pe), Inc. Equalization for multichannel receiving node
KR100320214B1 (ko) * 2000-02-12 2002-01-10 구자홍 채널 등화기
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US6940557B2 (en) 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US7017104B1 (en) * 2001-08-24 2006-03-21 Mediatek Inc. Method and system for decoding block codes by calculating a path metric according to a decision feedback sequence estimation algorithm
US7173966B2 (en) * 2001-08-31 2007-02-06 Broadband Physics, Inc. Compensation for non-linear distortion in a modem receiver
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
KR100518029B1 (ko) * 2002-06-11 2005-10-04 한국전자통신연구원 블라인드 판정궤환등화 장치 및 그 방법
KR100480881B1 (ko) * 2002-06-27 2005-04-07 학교법인대우학원 에러궤환을 이용한 블라인드 적응결정 궤환 등화기
KR100556387B1 (ko) * 2003-10-20 2006-03-03 엘지전자 주식회사 시간영역 적응 등화 장치 및 그 방법
US20050129148A1 (en) * 2003-12-11 2005-06-16 Wideband Semiconductors, Inc. Control algorithm in QAM modems
US7961782B2 (en) * 2007-06-04 2011-06-14 Infineon Technologies Ag Interference suppression processing unit and a method of suppressing interference in wireless data communication
US8929429B2 (en) * 2009-10-15 2015-01-06 Hiroshi Takatori Adaptive pade filter and transceiver
CN104780037B (zh) 2014-01-10 2019-04-30 深圳市中兴微电子技术有限公司 一种时钟恢复方法、装置及系统
US11438197B2 (en) * 2020-11-12 2022-09-06 Texas Instruments Incorporated Adaptive equalizer with a real feedforward filter and a single complex feedforward tap

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297165A (en) * 1990-07-06 1994-03-22 Nippon Telegraph And Telephone Corporation Equalizer for radio receive signal
JPH05219510A (ja) * 1992-01-31 1993-08-27 Sony Corp ビデオ信号処理装置
JP2846959B2 (ja) * 1993-12-15 1999-01-13 エヌ・ティ・ティ移動通信網株式会社 適応等化器
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
EP1062444A4 (en) * 1996-10-22 2001-04-11 Kalsi Eng Inc IMPROVED FLEXIBLE OBLIQUE DISC VALVE
US5966188A (en) * 1996-12-26 1999-10-12 Samsung Electronics Co., Ltd. Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9085384B2 (en) 2009-06-14 2015-07-21 Nulabel Technologies, Inc. Liner-free label and systems

Also Published As

Publication number Publication date
CN1131604C (zh) 2003-12-17
JPH11112390A (ja) 1999-04-23
KR19990036892A (ko) 1999-05-25
KR100538601B1 (ko) 2006-02-28
JP3865482B2 (ja) 2007-01-10
EP0907261A3 (en) 2001-10-04
US6421378B1 (en) 2002-07-16
EP0907261A2 (en) 1999-04-07

Similar Documents

Publication Publication Date Title
CN1131604C (zh) 信号波形均衡装置
CN1222130C (zh) Ofdm通信装置及检波方法
CN1193560C (zh) 在数字数据链路中实施信道校正的方法和设备
CN1450770A (zh) 非线性失真补偿装置
CN1585396A (zh) 多载波调制信号的脉冲噪声降低的方法及其装置
CN1090446A (zh) 自适应均衡接收机及最大似然系列推算接收机
CN1520654A (zh) 按照arq方法传输数据的方法和装置
CN1735082A (zh) 判定－反馈均衡器以及更新滤波器系数的方法
CN1516354A (zh) 在软切换状态下控制发射功率的方法和装置
CN104584500A (zh) 用于高度频谱有效的通信的多模发射器
CN1280995C (zh) 使用最大似然序列估计于无线接收的均衡器装置与方法
CN1951049A (zh) 无线发送装置、无线接收装置及无线通信系统
CN1684453A (zh) 适应性均衡器和系数更新方法
CN1262567A (zh) 用于数字无线通信的装置和方法
CN101080936A (zh) 正交频分多路复用接入系统中的移动站及其发射功率控制方法
CN1258144A (zh) 根据传输码数控制传输基带信号的幅度电平
CN1119839C (zh) 无线电发射装置及其增益控制方法
CN1381105A (zh) 无线通信装置及无线通信方法
CN1265571C (zh) 用于补偿交织型频分多址中频偏的方法和设备
CN1187940C (zh) 定义脉冲函数的方法及采用此方法的设备
CN1181597C (zh) 校正指向性图形形成用的相位量的自适应阵列装置和校正方法
CN1249940C (zh) 使用极坐标系的正交频分复用接收机及其方法
CN1370359A (zh) 正交频分复用通信装置和传播路径估计方法
CN1256834A (zh) 用于选择性频率的数字传输信道的均衡和解码装置
CN1499736A (zh) 接收装置，解调器以及通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031217

Termination date: 20121007