CN1208991A - 可产生多个参考电压的参考电压发生电路 - Google Patents

可产生多个参考电压的参考电压发生电路 Download PDF

Info

Publication number
CN1208991A
CN1208991A CN98102560A CN98102560A CN1208991A CN 1208991 A CN1208991 A CN 1208991A CN 98102560 A CN98102560 A CN 98102560A CN 98102560 A CN98102560 A CN 98102560A CN 1208991 A CN1208991 A CN 1208991A
Authority
CN
China
Prior art keywords
mentioned
reference voltage
voltage
differential amplifier
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98102560A
Other languages
English (en)
Other versions
CN1140050C (zh
Inventor
大野一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ps4 Russport Co ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1208991A publication Critical patent/CN1208991A/zh
Application granted granted Critical
Publication of CN1140050C publication Critical patent/CN1140050C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

一种参考电压发生电路含有一个差动放大器,其第一输入端可接收一恒定电压,其第二输入端则通过一电压反馈路径与该差动放大器的输出端相连,以用于接收一个由该差动放大器输出并与第一参考电压成正比的电压;在该差动放大器的输出端上连接有一个由串联连接电阻构成的电压分配器,以形成一条独立于电压反馈路径之外的电流路径,从而使电压分配器能够产生一个与第一参考电压不同的第二参考电压。因此,利用单个参考电压发生电路就可以产生多个参考电压。

Description

可产生多个参考电压的参考电压发生电路
本发明涉及一种参考电压发生电路。具体来说,本发明涉及一种可有效地产生多个参考电压的参考电压发生电路。
参考电压发生器可稳定地产生参考电压,并可向半导体器件内需要参考电压的电路提供参考电压。甚至在操作环境(如电源电压和温度)发生变化时,参考电压发生器也能够产生总保持恒定的电压。换句话说,参考电压发生器一般不能产生大小任意的电压。
由于参考电压发生器只能产生恒定电压,所以,在先前工作中利用差动放大器和电阻来从已产生的恒定电压中获得所需电压。该工作已在日本专利申请预审出版物NO.JP-A-62-274909中得到说明(在日本专利局中有JP-A-62-274909的英文摘要,且JP-A-62-274909的英文摘要内容将整体作为本发明的参考资料)。
图1显示了JP-A-62-274909中所揭示电路的电路图。在图1所示的先前工作中所使用的参考电压发生电路中,参考电压发生器1可产生一个能在操作环境(如电源电压和温度)发生变化时保持恒定的参考电压Vref。参考电压Vref被加在差动放大器2的非反相输入端,其输出通过选择电路3所选定的一个或多个串联电阻R1-R64而被反馈回它的反相输入端。选择电路3含有多个选择晶体管Q101-Q364,它们如图连接于差动放大器2的反相输入端与串联连接电阻R1-R64的64个连接点N1-N64之间,其作用是将选定的串联连接电阻R1-R64的连接点N1-N64之一与差动放大器2的反相输入端连接起来。基于这个目的,选择电路3还包括一个解码电路DEC和反相器IV3,IV4,它们可接收控制信号T1-T6以有选择性的导通选择晶体管Q101-Q364。因此,有可能通过控制信号T1-T6来任意选择差动放大器2输出电压Vref2的电压分配比,并进而任意设定输出电压Vref2。
参考图2,它显示了先前工作中除参考电压发生器1以外的参考电压发生器部分的简化电路图。在图2所示的简化电路60中,V0对应于图1中的Vref,且VREF对应于图1中的Vref2。差动放大器10则与图1中的差动放大器2相对应。连接于差动放大器10的输出端和地之间的串联连接电阻R1和R2代表了图1中的串联连接电阻R1-R64。串联连接电阻R1和R2之间的连接点与差动放大器10的反相输入端相连。
现在,将参考图1所示的简化电路图对其操作进行说明。参考电压V0被加在差动放大器10的非反相输入端20上,而差动放大器10的反相输入端则被连接以接收电压V1,电压V1是通过由R1和R2构成的电压分配器对差动放大器10输出电压VREF进行分配而获得的。此时,有下列关系:
V1=VREF·R2/(R1+R2)                    (1)由于差动放大器10的两输入端电压相等,所以有下列基本关系:
V0=V1                                  (2)因此,所需参考电压VREF表示如下:
VREF=V0·(R1+R2)/R2                   (3)所以,通过调整电阻R1和R2的数值,就可获得所需的电压。
这里,在差动放大器10的输出端50和地之间还接有一个电容值为C的电容40,它可作为补偿电容以稳定输出电压VREF
在先前工作中,当需要多个不同的参考电压时,有必要在半导体器件内提供多个与图2所示电路60逐一对应的电路61-63,如图3所示,并且还要使电路61-63之中R1和R2的电阻比各不相同以使电路61-63产生不同的电压。因此,当需要多个不同的参考电压时,必需提供与所需参考电压的数目相同的参考电压发生电路。这就意味着必须提供多个除电阻以外都相同的电路,其结果使得能够影响成本价格的芯片尺寸变得很大。
差动放大器的尺寸不是很大,但电阻却需要很大的空间,因为为了减小功率损耗,应使电阻值较大。例如,当R1+R2的阻值为1000kΩ时,流过电阻R1和R2的电流为1μA。对于低损耗电流来说,通常的经验是将R1+R2的阻值设在100kΩ到10MΩ之间。例如,如果阻值为1000kΩ的电阻是由硅化物构成,假设该硅化物的表面电阻约为10Ω/□,则其尺寸需要长度为200mm而宽度为2μm.。所以可以明白电阻是需要很大空间的。
这里,可以假设,如果能足以将图2所示的电阻R1分为如图4所示的多个电阻R11和R12,这样就可以产生多个参考电压VREF1和VREF2。但是,由于增加了补偿电容C2以稳定VREF2,使得反馈回差动放大器的电压V1被延迟了时间常数R11·C12,因此差动放大器的控制将产生延迟,而且在特殊情况下还会出现谐振。在这种情况下,参考电压将不能使用。所以,在先前工作中需要使用与所需参考电压数目相等的多个参考电压发生电路。
因此,本发明的一个目的是提供一种能够消除传统电路中上述缺点的参考电压发生电路。
本发明的另一个目的是提供一种能够利用简单电路结构来稳定产生多个不同参考电压的参考电压发生电路。
本发明的上述及其目的可通过一种符合本发明意图的参考电压发生电路而得以实现。该参考电压发生电路包括:含有一个差动放大器的第一参考电压发生装置,该差动放大器的第一输入端用于接收一恒定电压,其第二输入端通过一电压反馈装置与此差动放大器的输出端相连,用于接收一个由差动放大器产生的与第一参考电压成正比的电压;第二参考电压发生装置,它与差动放大器的输出相连,而且它的电流路径与电压反馈装置互相独立,其作用是产生与第一参考电压不同的至少一个第二参考电压。
通过对以下优选实例的详细说明并参考附图,本发明的上述及其它目的、特征和优点将变得更为清楚。
图1是先前工作中参考电压发生电路的电路图;
图2是先前工作中参考电压发生电路的简化电路图;
图3是先前工作中为产生多个不同参考电压而提供的多参考电压发生电路的简化电路图;
图4是一个假设可产生多个不同参考电压分单参考电压发生电路的电路图;
图5是根据本发明第一个优选实例所述,能产生多个不同参考电压的参考电压发生电路的电路图;
图6是根据本发明第二个优选实例所述,能产生多个不同参考电压的参考电压发生电路的电路图;
图5是根据本发明第一个优选实例所述,能产生多个不同参考电压的参考电压发生电路的电路图。在图5中。与图1至图4所示单元相类似的单元,其参考序号相同。图中的优选实例可以产生三个不同的参考电压。
本实例包括一个差动放大器,其非反相输入端可接收恒定电压V0,V0与图1所示参考电压发生器1中产生的参考电压Vref相对应,并且可在操作环境发生变化时保持恒定。差动放大器10的输出通过串联连接电阻R1和R2接地,R1和R2之间的连接点与差动放大器10的反相输入端相连,从而使分配电压V1被反馈回差动放大器10的反相输入端。因此,差动放大器10的输出端可输出一个第一参考电压VREF1。差动放大器10的输出端还通过串联连接电阻R3,R4和R5接地。
通过这种结构,使串联连接电阻R1和R2可产生一个第一参考电压VREF1。而利用此第一参考电压VREF1,使得串联连接电阻R3,R4和R5可以在电阻R3与R4,R4与R5的连接点处分别产生第二参考电压VREF2和第三参考电压VREF3。换句话说,串联连接电阻R3,R4和R5构成了一个电压分配器。
为使输出的参考电压稳定,在差动放大器10的输出端上还接有电容C1,而电容C2和C3则分别接在R3与R4,R4与R5的连接点处。
通过比较图5和图2及图3可以看出,本实例的特征在于,所需参考电压是通过由串联连接电阻R3,R4和R5构成的电压分配器的操作而从由差动放大器10产生的第一参考电压VREF1获得的。所以,除了由差动放大器10和电阻R1和R2构成的第一参考电压发生部分以外,含有串联连接电阻R3,R4和R5构成的电压分配器还构成了一个第二参考电压发生部分。该第二参考电压发生部分仅由无原电路构成,并且结构也十分简单。
VREF1,VREF2和VREF3的关系可表示如下:
VREF1>VREF2>VREF3                          (4)
因此,所需电压应被重新安排以满足上述关系,而且电阻R1和R2的阻值也应被调整或者将VREF1设定为所需参考电压的最大电压值。
与先前工作中的解释相同,VRFF1的表示如下:
VREF1=V0·(R1+R2)/R2                         (5)另外,VREF2和VRFF3的表示如下:
VREF2=VREF1·(R4+R5)/(R3+R4+R5)              (6)
VREF3=VREF1·R5/(R3+R4+R5)                   (7)所以,R3,R4和R5的阻值应经调整或设定,以使VREF2和VREF3能够满足其它剩余所需参考电压。换句话说,通过改变R1,R2,R3,R4和R5的阻值,VREF1,VREF2和VREF3可以被设为任意值。
在上述实例中,由于在差动放大器的反馈环中仅有应该VREF1相连接的电容C1,也就是说,在从差动放大器输出端VREF1通过电阻R1到差动放大器反相输入端V1的路径中,由于电容C1位于反馈环中电阻的上端,所以在差动放大器的反馈控制中不会出现延迟。另外,由于与VREF2和VREF3相连接的电容C2和C3不处于反馈环中,所以差动放大器的反馈控制不会受与VREF2连接的C2以及与VREF3连接的C3的影响。
图6是根据本发明第二个优选实例所述,能产生多个不同参考电压的参考电压发生电路的电路图,在图6中,与图5相对应的单元,其序号也相同,而且为了简化起见,此处略去说明。
如果是仅仅为了提供多个不同的恒定参考电压,则采用实例一就足够了。但是,它在以下情况中还不能令人满意,即,为了执行屏蔽以消除半导体器件的初始或早期缺陷,将执行一种通常使用高电压的加速测试。
例如,在半导体器件中,当VREF1用作周边电路的电源参考电压且VREF2存储单元的电源参考电压时,周边电路和存储单元部分的加速系数是不同的,这是因为存储单元电容中的绝缘氧化薄膜通常薄于周边电路中晶体管的栅极氧化薄膜。因此,VREF1和VREF2的比率必须与正常加速测试操作所使用的比率不同。但是,第一个实例不能满足这个要求,因为很明显VREF2是由公式(6)来确定的,所以它与VREF1的比率总为常数。
因此,第二个实例中含有一个作为开关装置的P沟道晶体管P1,它位于电阻R3的VREF2侧与电阻R4的VREF2侧之间。该P沟道晶体管P1的栅极与测试信号TEST(它在加速测试中处于高电平)相连。所以,在加速测试中,测试信号TEST的高电平使得P沟道晶体管P1处于截止状态,从而将VREF1与VREF2电性隔离开。此外,第二个实施例含有一测试电压发生电路8,其输出电压端8A连接至电阻R4的VREF2端,它被测试信号TEST的高电平触发产生一测试电压代替VREF2。因此,VREF1和VREF2可以获得与正常操作不同的比值。
在本实例中,VREF3的值可由以下公式表示:
VREF3=VREF2·R5/(R4+R5)                      (8)
这种连接中(尽管未被示出),在加速测试时,有可能在V0处提供与V0不同的电压,从而使该VREF1与正常操作中的VREF1不同。另外,通过在本实例中增加一个与VREF2有关电路相类似的电路,还有可能产生一个独立于VREF2之外的VREF3
当测试信号TEST处于低电平时,P沟道晶体管P1导通,而且测试电压发生电路8处于无效状态,这使得输出电压端8A进入高阻状态。在这种情况下,第二个实例的操作与第一个实例完全相同。
如上所述,根据本发明所述参考电压发生电路的特征在于包括:含有一个差动放大器的第一参考电压发生装置,该差动放大器的第一输入端用于接收一恒定电压,其第二输入端通过一电压反馈装置与此差动放大器的输出端相连,以用于接收一个与第一参考电压(由差动放大器产生)成正比的电压;第二参考电压发生装置,它与差动放大器的输出相连,而且它的电流路径与电压反馈装置相互独立,其作用是产生与第一参考电压不同的至少一个第二参考电压。
因此,通过在先前工作所述的参考电压发生电路中增加第二参考电压发生装置,就可以从具有简单结构的单参考电压发生电路中有效地产生多个不同的参考电压。与先前工作中需要用多个参考电压发生电路来获得多个不同参考电压相比,本发明的优点十分明显。
对本发明的图示和说明是参考特殊实例而进行的。但是,本发明并不受上述各结构的限制,任何对本发明所作的修改和变换都包含在附加权利要求的范围之内。

Claims (8)

1.一种参考电压发生电路,其特征在于包括:含有一个差动放大器的第一参考电压发生装置,该差动放大器的第一输入端用于接收一恒定电压,其第二输入端通过一电压反馈装置与上述差动放大器的输出端相连,以用于接收一个由上述差动放大器产生的与第一参考电压成正比的电压;第二参考电压发生装置,它与上述差动放大器的输出相连,而且它的电流路径与电压反馈装置相互独立,用于产生与上述第一参考电压不同的至少一个第二参考电压。
2.如权利要求1所述的参考电压发生电路,其特征在于上述第二参考电压发生装置由一个无源电路构成。
3.如权利要求1所述的参考电压发生电路,其特征在于上述电压反馈装置由连接于上述差动放大器的上述输出端和一固定电压之间的第一串联连接电阻构成,而且位于上述第一串联连接电阻之间的连接点与上述差动放大器的上述第二输入端相连;上述第二参考电压发生装置由连接于上述差动放大器的上述输出端和上述固定电压之间的第二串联连接电阻构成,而且上述至少一个第二参考电压是在位于上述第二串联连接电阻之间的连接点上产生的。
4.如权利要求3所述的参考电压发生电路,其特征在于在上述差动放大器的上述输出端和上述固定电压之间连接有一个第一稳压电容,而在上述固定电压和上述位于上述第二串联连接电阻之间的连接点之间连接有一个第二稳压电容。
5.一种参考电压发生电路,其特征在于包括:一差动放大器,其第一输入端与一恒定电压输入端相连,其输出端与第一参考电压输出端相连;一第一电阻,其一端与上述差动放大器的上述输出端相连,其另一端与上述差动放大器的第二输入端相连;一第二电阻,其一端与上述第一电阻的另一端相连,其另一端与电源端相连;一第三电阻,其一端与上述第一参考电压的输出端相连,其另一端与第二参考电压的输出端相连;一第四电阻,其一端与上述第二参考电压的输出端相连,其另一端与第三参考电压输出端相连;一第五电阻,其一端与上述第三参考电压输出端相连,而另一端则与上述电源端相连。
6.如权利要求5所述的参考电压发生电路,其特征在于它还包括:一第一稳压电容,它连接于上述第一参考电压输出端和上述电源端之间;一第二稳压电容,它连接于上述第二参考电压输出端和上述电源端之间;一第三稳压电容,它连接于上述第三参考电压输出端和上述电源端之间。
7.如权利要求5所述的参考电压发生电路,其特征在于它还包括:一连接于上述第二参考电压输出端和上述第三电阻另一端之间的开关装置,该开关装置可响应一测试信号而处于导通状态;一测试电压提供装置,其电压输出端与上述第二参考电压输出端相连,它可响应上述测试信号而触发,以向上述第二参考电压输出端提供一测试电压。
8.如权利要求7所述的参考电压发生电路,其特征在于它还包括:一第一稳压电容,它连接于上述第一参考电压输出端和上述电源端之间;一第二稳压电容,它连接于上述第二参考电压输出端和上述电源端之间;一第三稳压电容,它连接于上述第三参考电压输出端和上述电源端之间。
CNB981025609A 1997-06-27 1998-06-29 可产生多个参考电压的参考电压发生电路 Expired - Fee Related CN1140050C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17205597A JP3223844B2 (ja) 1997-06-27 1997-06-27 基準電圧発生装置
JP172055/1997 1997-06-27
JP172055/97 1997-06-27

Publications (2)

Publication Number Publication Date
CN1208991A true CN1208991A (zh) 1999-02-24
CN1140050C CN1140050C (zh) 2004-02-25

Family

ID=15934706

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981025609A Expired - Fee Related CN1140050C (zh) 1997-06-27 1998-06-29 可产生多个参考电压的参考电压发生电路

Country Status (4)

Country Link
US (1) US6147549A (zh)
JP (1) JP3223844B2 (zh)
KR (1) KR100422031B1 (zh)
CN (1) CN1140050C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419613C (zh) * 2000-01-12 2008-09-17 爱德万测试株式会社 定电压电源电路、定电压电源电路基板及定电压施加方法
CN104731144A (zh) * 2013-12-23 2015-06-24 比亚迪股份有限公司 一种参考电压产生电路
WO2016201596A1 (en) * 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014547A3 (en) * 1998-12-21 2000-11-15 Fairchild Semiconductor Corporation Low-current charge pump system
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US6861895B1 (en) * 2003-06-17 2005-03-01 Xilinx Inc High voltage regulation circuit to minimize voltage overshoot
US7180211B2 (en) * 2003-09-22 2007-02-20 Micro Technology, Inc. Temperature sensor
US6970009B1 (en) * 2004-01-16 2005-11-29 Unisys Corporation Single-transistor two resistor circuit which translate test signals to selectable voltage levels
JP4470606B2 (ja) * 2004-06-18 2010-06-02 ソニー株式会社 高周波素子、並びに通信装置
JP5295706B2 (ja) * 2008-10-03 2013-09-18 株式会社東芝 電圧発生回路、及びそれを備えた半導体記憶装置
EP2341616B1 (en) * 2009-12-23 2013-04-24 STMicroelectronics Design and Application S.R.O. Capacitive load driving amplifier
JP5493916B2 (ja) 2010-01-28 2014-05-14 ミツミ電機株式会社 昇降圧dc−dcコンバータおよびスイッチング制御回路
JP5625369B2 (ja) * 2010-01-28 2014-11-19 ミツミ電機株式会社 昇降圧dc−dcコンバータおよびスイッチング制御回路
KR101095515B1 (ko) * 2011-09-09 2011-12-16 주식회사 마이크로텍 능동위상배열 안테나의 로우 드롭 티알엠 제어회로
CN105511534B (zh) * 2014-09-22 2017-12-05 联合聚晶股份有限公司 多级分压电路
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
JP6837894B2 (ja) * 2017-04-03 2021-03-03 富士通セミコンダクターメモリソリューション株式会社 降圧回路及び半導体集積回路
CN116743124A (zh) * 2023-06-28 2023-09-12 上海极海盈芯科技有限公司 阈值产生电路、芯片和装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1599406A (en) * 1977-08-11 1981-09-30 Horstmann Gear Group Ltd Gas detector with a failure sensor
JPS5665190A (en) * 1979-11-01 1981-06-02 Nippon Electric Co Voltage devider circuit
JPS56132815A (en) * 1980-03-21 1981-10-17 Nec Corp Reference step voltage generating circuit
JPS62274909A (ja) * 1986-05-23 1987-11-28 Hitachi Micro Comput Eng Ltd 選択回路
JPS6355530A (ja) * 1986-08-27 1988-03-10 Hitachi Ltd 液晶表示装置
US5105102A (en) * 1990-02-28 1992-04-14 Nec Corporation Output buffer circuit
JPH04157909A (ja) * 1990-10-22 1992-05-29 Mitsubishi Electric Corp 半導体集積回路
KR920010633A (ko) * 1990-11-30 1992-06-26 김광호 반도체 메모리 장치의 기준전압 발생회로
JPH05100756A (ja) * 1991-10-07 1993-04-23 Nec Ic Microcomput Syst Ltd 分圧回路
US5381034A (en) * 1992-04-27 1995-01-10 Dallas Semiconductor Corporation SCSI terminator
JP3321246B2 (ja) * 1993-06-08 2002-09-03 株式会社東芝 電流制御電圧発生回路
JP3326949B2 (ja) * 1994-01-28 2002-09-24 富士通株式会社 半導体集積回路
US5559424A (en) * 1994-10-20 1996-09-24 Siliconix Incorporated Voltage regulator having improved stability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419613C (zh) * 2000-01-12 2008-09-17 爱德万测试株式会社 定电压电源电路、定电压电源电路基板及定电压施加方法
CN104731144A (zh) * 2013-12-23 2015-06-24 比亚迪股份有限公司 一种参考电压产生电路
WO2016201596A1 (en) * 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
WO2016202185A1 (en) * 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages

Also Published As

Publication number Publication date
KR19990007415A (ko) 1999-01-25
CN1140050C (zh) 2004-02-25
JPH1124766A (ja) 1999-01-29
US6147549A (en) 2000-11-14
KR100422031B1 (ko) 2004-06-04
JP3223844B2 (ja) 2001-10-29

Similar Documents

Publication Publication Date Title
CN1140050C (zh) 可产生多个参考电压的参考电压发生电路
US6654263B2 (en) Linear regulator with switched capacitance output
CN1882895A (zh) 具有优化功耗的高精度数模转换器
JPH08275506A (ja) 電圧逓倍器および電圧ブースタ並びに電圧調整器
US20080111591A1 (en) Ramp generation circuit and a/d converter
US6979986B2 (en) Switch shunt regulator and power supply arrangement using same for spacecraft applications
KR100314651B1 (ko) 반도체메모리장치의전압발생회로
CN1096146C (zh) 在半导体芯片上用于转换高电压的mos电路装置
US20060289964A1 (en) Spacecraft regulation unit with decentralized bus capacitance
US5781140A (en) Two-segment ladder circuit and digital-to-analog converter
KR950012018B1 (ko) 반도체장치의 내부전원 발생회로
CN1158671C (zh) 信号发生器
US11132013B2 (en) Device and system
US20220035394A1 (en) Regulator
KR20000043036A (ko) 플래쉬 메모리 장치용 다단계 펄스 발생 회로
CN114049908A (zh) 一种存储器cmos电路
EP1017172B1 (en) Integrated circuit generating at least a voltage linear ramp having a slow rise
US6194953B1 (en) Circuit configuration for generating an internal supply voltage
US20110187444A1 (en) Voltage trimming circuit of semiconductor memory apparatus
CN1053775C (zh) 数字模拟转换器装置
CN118316300A (zh) 软启动电路、线路板及电子设备
US5568079A (en) Step-up method and step-up circuit
JPS58169925A (ja) ノ−ド電圧評価用の絶縁ゲ−ト電界効果トランジスタ集積回路
SU1515294A1 (ru) Преобразователь переменного напр жени в посто нное
JP2739118B2 (ja) 電源制御方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NONE

Effective date: 20030509

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030509

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ELPIDA MEMORY INC.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20080613

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080613

Address after: Tokyo, Japan

Patentee after: Nihitatsu Memory Co., Ltd.

Address before: Tokyo

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040225

Termination date: 20150629

EXPY Termination of patent right or utility model