JPS6355530A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS6355530A JPS6355530A JP19880386A JP19880386A JPS6355530A JP S6355530 A JPS6355530 A JP S6355530A JP 19880386 A JP19880386 A JP 19880386A JP 19880386 A JP19880386 A JP 19880386A JP S6355530 A JPS6355530 A JP S6355530A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- liquid crystal
- crystal display
- resistances
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 10
- 238000012935 Averaging Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示装置に係り、特にそのN勅回路の改
良に関する。
良に関する。
液晶表示装置の時分割駆動には、電圧平均化法°が採用
されて来ている。この方法は、走査電極と信号電極の対
向部分と、それらの間に位置し、かつ輝度特性が印加電
圧の実効値に依存する液晶とで形成さ九る複数の絵素が
全体としてマトリックス状をなす液晶表示素子を駆動す
る場合、一定の期間中に選択された信号電極に交互に印
加する電圧の波高値をVzzxe V112、上記期間
中に選択されない信号電極に交互に印加する電圧の波高
値をVtzxs Vtzi、上記期間中に選択された走
査電極に交互に印加する電圧の波高値をVztx、 V
zxz、上記IfJJrJJ中に選択されない走査電極
に交互に印加する電圧の波高値をV zzi * V
zzz、上記期間中に選択状態の絵素に印加される交流
電圧の振幅をVp、任意の定数をa (a > 3 )
とし。
されて来ている。この方法は、走査電極と信号電極の対
向部分と、それらの間に位置し、かつ輝度特性が印加電
圧の実効値に依存する液晶とで形成さ九る複数の絵素が
全体としてマトリックス状をなす液晶表示素子を駆動す
る場合、一定の期間中に選択された信号電極に交互に印
加する電圧の波高値をVzzxe V112、上記期間
中に選択されない信号電極に交互に印加する電圧の波高
値をVtzxs Vtzi、上記期間中に選択された走
査電極に交互に印加する電圧の波高値をVztx、 V
zxz、上記IfJJrJJ中に選択されない走査電極
に交互に印加する電圧の波高値をV zzi * V
zzz、上記期間中に選択状態の絵素に印加される交流
電圧の振幅をVp、任意の定数をa (a > 3 )
とし。
v111≠−(1/a)VpかッV xtzf−(1/
a )Vpノ条件で、Vzxze Vzzzを任意に
設定すると。
a )Vpノ条件で、Vzxze Vzzzを任意に
設定すると。
Vxzx=Vxxt+(2/a)Vp
Vztx= Vzzxe Vp
Vzzx=Vtzx+(1/a)Vp
Vxxx= Vizz−(2/ a )VpVx1z=
Vsxz−Vp Vzzz=Vzzz−(1/a)Vp を満足する様に駆動するものである(特公昭57−57
718号公報)。
Vsxz−Vp Vzzz=Vzzz−(1/a)Vp を満足する様に駆動するものである(特公昭57−57
718号公報)。
ココテ、V l 11 = Ot V 11 x =
V p LC選ぶと、V1tn=” Vzsx= 0 Vzxz=Vzzz= Vp Vxzt=(2/a)Vp Vzzt= (1/ a )Vp Vx2a:=(1−2/a)Vp Vzzz=(1−1/a)Vp 本来8種類の電圧レベルが必要なものを6種類の電圧レ
ベルで間に合わせることが出来る。これらの電圧レベル
設定は第4図に示す電圧設定回路により行なうことがで
きる0図中、(Voo−Vo)が上式のVpに相当する
。
V p LC選ぶと、V1tn=” Vzsx= 0 Vzxz=Vzzz= Vp Vxzt=(2/a)Vp Vzzt= (1/ a )Vp Vx2a:=(1−2/a)Vp Vzzz=(1−1/a)Vp 本来8種類の電圧レベルが必要なものを6種類の電圧レ
ベルで間に合わせることが出来る。これらの電圧レベル
設定は第4図に示す電圧設定回路により行なうことがで
きる0図中、(Voo−Vo)が上式のVpに相当する
。
電圧設定回路は、直列に接続した5つの抵抗61〜65
により電圧(Voo−Vo)を分圧して、図示した電圧
レベルを発生させるものである。所定の電圧レベルに設
定するため、61〜65の各抵抗値は図示した通り、R
,(a−4)Rの関係を満たさなければならない。
により電圧(Voo−Vo)を分圧して、図示した電圧
レベルを発生させるものである。所定の電圧レベルに設
定するため、61〜65の各抵抗値は図示した通り、R
,(a−4)Rの関係を満たさなければならない。
また、同図中破線で囲んだ部分は最大駆動電圧(Vpo
−Vo)の設定回路で1本例では可変抵抗器から成って
いる。この可変抵抗器の抵抗値を変化させると最大駆動
電圧(Voo−Vo)が変化することは明らかである。
−Vo)の設定回路で1本例では可変抵抗器から成って
いる。この可変抵抗器の抵抗値を変化させると最大駆動
電圧(Voo−Vo)が変化することは明らかである。
さらに、(Voo−Vo)を分圧して所定の電圧レベル
を得ていることから、V。
を得ていることから、V。
が変化するとその他の電圧レベルも、第4図のように比
例関係を保ちながら変化することになる。
例関係を保ちながら変化することになる。
従来、第4図に示した電圧設定回路は、5個のチップ抵
抗(うち4個の同一抵抗Rは、例えば抵抗値許容差±2
%、3にΩのバイアス抵抗)を使い、かつ4個のオペア
ンプを接続し6種類の電圧レベルを発生している液晶表
示用駆動回路となっていた。
抗(うち4個の同一抵抗Rは、例えば抵抗値許容差±2
%、3にΩのバイアス抵抗)を使い、かつ4個のオペア
ンプを接続し6種類の電圧レベルを発生している液晶表
示用駆動回路となっていた。
上記従来例では、高時分割駆動時(1/200duty
以下)、±2%の抵抗値許容差が6種類の電圧レベルの
大きな変動をもたらし1表示むらが発生し画質を劣化さ
せるという問題があった。
以下)、±2%の抵抗値許容差が6種類の電圧レベルの
大きな変動をもたらし1表示むらが発生し画質を劣化さ
せるという問題があった。
本発明は、高時分割駆動において、電圧平均化法を実現
する駆動電源回路のバイアス抵抗のうち。
する駆動電源回路のバイアス抵抗のうち。
同一抵抗の抵抗値許容差を絶対値で±1%、各抵抗の相
対値を±0.1%以下とし電圧ルベルのアンバランスを
防止した液晶表示装置を提供することを目的とする。
対値を±0.1%以下とし電圧ルベルのアンバランスを
防止した液晶表示装置を提供することを目的とする。
上記問題点は、電圧平均化法による駆動時、そのための
電圧設定回路における分圧用直列接続抵抗として、薄膜
または厚膜抵抗体を集積した抵抗ネットワークを使用す
ることにより解決される。
電圧設定回路における分圧用直列接続抵抗として、薄膜
または厚膜抵抗体を集積した抵抗ネットワークを使用す
ることにより解決される。
抵抗値許容差±2%の4ケの同一抵抗の代わりに抵抗ネ
ットワークを用いることにより抵抗値許容差、絶対値±
1%、相対値±0.1%が可能となり、電圧平均化法に
おける電圧設定値が精度向上するため1点灯部と非点灯
部のコントラストが。
ットワークを用いることにより抵抗値許容差、絶対値±
1%、相対値±0.1%が可能となり、電圧平均化法に
おける電圧設定値が精度向上するため1点灯部と非点灯
部のコントラストが。
表示内容が変化しても常に一定となり、表示むらが解消
される。 ′ 〔実施例〕 以下図面を参照して、この発明の一実施例について説明
する。
される。 ′ 〔実施例〕 以下図面を参照して、この発明の一実施例について説明
する。
第1図において、電圧値の異なる2種類の電源電圧Vo
o、Vo間に5個の分圧用抵抗R1e RatRa、R
a、Rsを直列接続し、これらの各接続点に4個のオペ
アンプAl、A2.Aδ、A4をそれぞれ接続し6種類
のレベルの電圧Vs@ Vie Va。
o、Vo間に5個の分圧用抵抗R1e RatRa、R
a、Rsを直列接続し、これらの各接続点に4個のオペ
アンプAl、A2.Aδ、A4をそれぞれ接続し6種類
のレベルの電圧Vs@ Vie Va。
■4.v+1.v6を発生させる。また抵抗値R1〜R
6の設計値は電圧平均化法による駆動条件から、Rs
=Rz =R番=Rsである。抵抗R1〜R11として
、従来は、精度±2%のチップ抵抗を用いていたが、本
実施例においては、精度は、絶対値±1%、抵抗間相対
値±0.1%の抵抗ネットワークを用いる。
6の設計値は電圧平均化法による駆動条件から、Rs
=Rz =R番=Rsである。抵抗R1〜R11として
、従来は、精度±2%のチップ抵抗を用いていたが、本
実施例においては、精度は、絶対値±1%、抵抗間相対
値±0.1%の抵抗ネットワークを用いる。
ここで、第2図に示すように5時分割数M(従ってデユ
ーティ17M)の表示装置にN個の非点灯部が存在した
場合を考えると、走査電極XI。
ーティ17M)の表示装置にN個の非点灯部が存在した
場合を考えると、走査電極XI。
x2、信号電極Yl、Y2に印加される電圧波形および
画素Pg、Pzの液晶層に印加される電圧波形は、説明
を簡単にする為に、第1図においてV。
画素Pg、Pzの液晶層に印加される電圧波形は、説明
を簡単にする為に、第1図においてV。
=0と仮定すると、それぞれ第3図(a)〜(e)の如
くなる。
くなる。
従って、画素PI、P2に印加される電圧の実効値Vr
ms(Pi) 、 Vreas(R2)は。
ms(Pi) 、 Vreas(R2)は。
Vrw(Pa)=
表1
表1に、抵抗ネットワークを使用した本実施例とチップ
抵抗を使用した比較例を示す、電圧実効値について、画
素PIとR2の間の差は本実施例においては10mVで
あり、表示むらはないが、比較例においては100 m
Vもあるため表示むらが[1立ってしまう。
抵抗を使用した比較例を示す、電圧実効値について、画
素PIとR2の間の差は本実施例においては10mVで
あり、表示むらはないが、比較例においては100 m
Vもあるため表示むらが[1立ってしまう。
抵抗ネットワークは、一つの絶縁基板(主にアルミナ基
板)上に2個以上の抵抗器を薄膜(例えばN x Cr
スパッタ膜)または厚膜抵抗体を集積したものであり、
同一プロセスで4ケの抵抗を一遍に製作でき、このため
殊に相対的なバラツキを0゜1%以下に押さえることが
可能である(雑誌「電子技術」昭和60年11月別冊[
最新電子部品ガイドブック」日刊工業新聞社発行)。
板)上に2個以上の抵抗器を薄膜(例えばN x Cr
スパッタ膜)または厚膜抵抗体を集積したものであり、
同一プロセスで4ケの抵抗を一遍に製作でき、このため
殊に相対的なバラツキを0゜1%以下に押さえることが
可能である(雑誌「電子技術」昭和60年11月別冊[
最新電子部品ガイドブック」日刊工業新聞社発行)。
なお、抵抗ネットワークの構成は、第1図において、R
se Ray Ray Rsを一つの絶縁基板に集積し
、R3を独立させた抵抗体とすると、殊に部品の標準化
、汎用性の点のメリットが大になる。
se Ray Ray Rsを一つの絶縁基板に集積し
、R3を独立させた抵抗体とすると、殊に部品の標準化
、汎用性の点のメリットが大になる。
本発明によれば、駆動電圧実効値のアンバランスを防ぎ
1表示むらが全く発生しない高品質の液晶表示装置が得
られるという極めて優れた効果を有する。
1表示むらが全く発生しない高品質の液晶表示装置が得
られるという極めて優れた効果を有する。
第1図は本発明の一実施例の駆動回路図、第2図は表示
画面における表示むらの発生を説明する図、第3図(a
)〜(e)は電圧平均化法による電圧波形を示す図、第
4図は電圧設定回路の一例を示す回路図である。 Rtt R2,R41’ Rs・・・抵抗ネットワーク
を構成する抵抗、Rs・・・抵抗、All Azw A
s。 R1,R2,R4,R5・・・抵抗ネットワークを構成
する抵抗R3・・・抵抗 At、A2.A3.A4・・・オペアンプ1 T2 −6: −−−−―−−− −6: 一一一一一一一一 0 vO口 o (1−T)(VDO−VO) o (1−a )(Voロー Vo)0 T(V
OO−Vo) 0 T(VDロー Vo) 。V。
画面における表示むらの発生を説明する図、第3図(a
)〜(e)は電圧平均化法による電圧波形を示す図、第
4図は電圧設定回路の一例を示す回路図である。 Rtt R2,R41’ Rs・・・抵抗ネットワーク
を構成する抵抗、Rs・・・抵抗、All Azw A
s。 R1,R2,R4,R5・・・抵抗ネットワークを構成
する抵抗R3・・・抵抗 At、A2.A3.A4・・・オペアンプ1 T2 −6: −−−−―−−− −6: 一一一一一一一一 0 vO口 o (1−T)(VDO−VO) o (1−a )(Voロー Vo)0 T(V
OO−Vo) 0 T(VDロー Vo) 。V。
Claims (1)
- 1、複数の走査電極と複数の信号電極とが液晶層を挟持
して多数の画素を形成してなる液晶表示素子を駆動する
液晶表示装置において、走査電極および信号電極に印加
される電圧レベルを形成する抵抗分圧回路が、一対の電
位端子間に直列に接続された複数の抵抗からなるととも
に、少なくとも同一の抵抗値を有すべき抵抗は一つの絶
縁基板上に薄膜または厚膜抵抗体で集積された抵抗ネッ
トワークからなることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19880386A JPS6355530A (ja) | 1986-08-27 | 1986-08-27 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19880386A JPS6355530A (ja) | 1986-08-27 | 1986-08-27 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6355530A true JPS6355530A (ja) | 1988-03-10 |
Family
ID=16397172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19880386A Pending JPS6355530A (ja) | 1986-08-27 | 1986-08-27 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6355530A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212573A (en) * | 1988-11-18 | 1993-05-18 | Seiko Instruments Inc. | Input protection circuit of electro-optical device |
US5301047A (en) * | 1989-05-17 | 1994-04-05 | Hitachi, Ltd. | Liquid crystal display |
US5798741A (en) * | 1994-12-28 | 1998-08-25 | Sharp Kabushiki Kaisha | Power source for driving liquid crystal |
US6147549A (en) * | 1997-06-27 | 2000-11-14 | Nec Corporation | Reference voltage generating circuit of generating a plurality of reference voltages |
JP2006184879A (ja) * | 2004-12-02 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8243220B2 (en) | 2004-12-02 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1986
- 1986-08-27 JP JP19880386A patent/JPS6355530A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212573A (en) * | 1988-11-18 | 1993-05-18 | Seiko Instruments Inc. | Input protection circuit of electro-optical device |
US5301047A (en) * | 1989-05-17 | 1994-04-05 | Hitachi, Ltd. | Liquid crystal display |
US5798741A (en) * | 1994-12-28 | 1998-08-25 | Sharp Kabushiki Kaisha | Power source for driving liquid crystal |
US6147549A (en) * | 1997-06-27 | 2000-11-14 | Nec Corporation | Reference voltage generating circuit of generating a plurality of reference voltages |
JP2006184879A (ja) * | 2004-12-02 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8243220B2 (en) | 2004-12-02 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9166190B2 (en) | 2004-12-02 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3606138B2 (ja) | ドライバic、電気光学装置及び電子機器 | |
US5847688A (en) | Liquid crystal display apparatus having an increased viewing angle | |
JPS6271931A (ja) | 液晶駆動回路 | |
EP0606763A1 (en) | A common electrode driving circuit for use in a display apparatus | |
JPH11153811A (ja) | 液晶表示装置 | |
JPH09218388A (ja) | 液晶表示装置 | |
KR960024595A (ko) | 강유전성 액정 표시 소자의 다계조 표시 장치 및 방법 | |
WO1999000786A1 (fr) | Circuit de traitement du signal video, affichage video et equipement electronique utilisant tous deux ledit circuit, et procede de reglage des sorties de convertisseurs numeriques-analogiques | |
KR100933447B1 (ko) | 액정 표시 패널의 게이트 구동 방법 및 장치 | |
JPS6355530A (ja) | 液晶表示装置 | |
EP0229716B1 (en) | Crystal variation compensation circuit for liquid crystal display | |
KR100582940B1 (ko) | 교란된 용량성 회로를 위한 보상방법 및 디스플레이 스크린 | |
US7561136B2 (en) | Method and apparatus for driving liquid crystal display panel | |
JP2002083932A (ja) | 半導体装置 | |
US20080049001A1 (en) | Gamma voltage output circuit for liquid crystal display | |
JPH04293014A (ja) | マトリックス型液晶表示装置 | |
JPH1114968A (ja) | 表示装置の共通電極駆動回路 | |
EP1486944B1 (en) | Gamma correction apparatus for a liquid crystal display | |
JPH09198012A (ja) | 液晶表示装置 | |
JPH0667626A (ja) | 液晶駆動方法 | |
JPS5834492A (ja) | 液晶表示素子の駆動回路 | |
JPS6368819A (ja) | 液晶駆動電圧発生回路 | |
JPH03274090A (ja) | 液晶表示装置 | |
JP2003036065A (ja) | 液晶表示装置及び液晶表示装置の駆動方法、並びに電子機器 | |
JPS6286333A (ja) | 液晶駆動装置のバイアス電圧発生回路 |