KR100582940B1 - 교란된 용량성 회로를 위한 보상방법 및 디스플레이 스크린 - Google Patents

교란된 용량성 회로를 위한 보상방법 및 디스플레이 스크린 Download PDF

Info

Publication number
KR100582940B1
KR100582940B1 KR1019980019857A KR19980019857A KR100582940B1 KR 100582940 B1 KR100582940 B1 KR 100582940B1 KR 1019980019857 A KR1019980019857 A KR 1019980019857A KR 19980019857 A KR19980019857 A KR 19980019857A KR 100582940 B1 KR100582940 B1 KR 100582940B1
Authority
KR
South Korea
Prior art keywords
voltage
conductor
compensation
bus
capacitor
Prior art date
Application number
KR1019980019857A
Other languages
English (en)
Other versions
KR19990006523A (ko
Inventor
프랑소와 마우리스
Original Assignee
딸르 아비오닉스 엘쎄데
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 딸르 아비오닉스 엘쎄데 filed Critical 딸르 아비오닉스 엘쎄데
Publication of KR19990006523A publication Critical patent/KR19990006523A/ko
Application granted granted Critical
Publication of KR100582940B1 publication Critical patent/KR100582940B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 지정된 전위가 걸리는 최소한 하나의 제 1 도체와, 상기 도체로의 용량성 접속에 의해 교란을 생성하는 최소한 하나의 제 2 도체와, C1 = ε(Cej + Ce'j)이 되도록 제 1 커패시터에 의해 상기 제 1 도체에 용량적으로 접속된 최소한하나의 교관 보상 버스(e, e')를 포함하는 회로를 위한 보상 방법에 관한 것이다.
이러한 방법은,
- 상기 보상 버스 상에서 전압(Vcomp) 및 전류(Icomp)의 측정 단계와,
- 상기 제 1 교란된 도체 상에서 전압(Vdist)의 계산 단계와,
- 상기 교란을 보상하기 위하여 상기 보상 버스에 인가될 설정점 전압의 결정 단계를 포함한다.
본 발명은 특히 액정 화면에 적용된다.

Description

교란된 용량성 회로를 위한 보상 방법 및 디스플레이 스크린{COMPENSATION PROCESS FOR A DISTURBED CAPACITIVE CIRCUIT AND DISPLAY SCREEN}
본 발명은 교란된 용량성 회로를 위한 보상 방법에 관한 것이고, 특히 지정된 전위가 걸리는 최소한 하나의 도체와, 상기 도체에 대한 용량성 접속에 의해 교란을 생성하는 최소한 다른 도체와, 상기 도체에 용량적으로 접속된 교란 보상 버스를 포함하는 회로를 위한 보상 방법에 관한 것이다.
본 발명은 또한 매트릭스-구동 디스플레이 스크린에 대한 이러한 방법의 응용에 관한 것이다. 그러므로, 본 발명은 매트릭스 형태로 배열된 전극 어레이에 의해 구동되는 디스플레이 스크린에 대한 전위를 보상하기 위한 장치에 관한 것이다.본 발명은 특히 액정 스크린에 적절하지만, 동일한 형태의 다른 스크린도 사용될 수 있다.
본 발명은 매트릭스-구동 디스플레이 스크린을 참조함으로써 설명될 것이지만, 특정 측정 라인을 부가함이 없이 이루어지면서 보상을 필요로 하는 모든 교란된 용량성 시스템에 적용될 수 있다.
매트릭스-구동 디스플레이 스크린의 경우에 있어서, 매트릭스-구동 디스플레이 스크린은, 공지된 방법으로, 활성화될 수 있으면서 서로 수직으로 배열되는 한 세트의 라인과, 한 세트의 병렬 열로 구성된다. 이러한 형태의 스크린은 순차적으로 동작할 수 있는데, 데이터가 열 상에서 디스플레이되는 동안, 라인은 순차적으로 활성화되거나, 또는 역으로 라인이 순차적으로 활성화되는 동안, 데이터가 열 위에서 디스플레이된다. 한 라인씩의 순차적인 동작의 경우에 있어서, 라인 구동 회로는 선택된 라인 상에 제 1 선택 전위를 부가하고, 다른 라인은 기준 전위를 취한다. 라인 구동에 대응하는 일부 지속 기간 동안, 열 구동 회로는 디스플레이될 데이터에 의존하는 전위를 모든 열에 부가하고, 따라서 모든 열 구동 회로는 동시에 상태를 변화시킨다. 그러므로 상태의 동시 변화는 라인과 열 사이의 용량성 접속을 생성하는데, 상기 용량성 접속은, 분산 용량성 시스템을 위하여 구동 임피던스와 부하 임피던스 사이의 차이가 클수록, 더 강해진다.
따라서, 라인 또는 열 구동 장치를 사용하는 매트릭스 스크린의 라인과 열 사이의 용량성 접속을 보상하기 위한 다양한 해결책이 제안되었고, 특히 이들은 높거나 또는 중간의 출력 임피던스를 나타낸다.
이러한 형태의 보상 회로는 예컨대 톰슨-엘시디(THOMSON-LCD) 명의로 1994.5.17에 출원된 프랑스 특허 출원 제 94 05987호에 설명되었다. 이 경우, 도 1에 나타내어진 바와 같이, 부가적인 전극이 사용되는데, 즉 이들은 커패시터(Cfj)에 의해 스크린의 각 라인에 용량적으로 접속된 열(f)과, 스크린의 열에 역시 용량적으로 접속된 부가적인 라인(g)이며, 보상을 실행하기 위하여 교차된다. 더 상세히 말하자면, 도 1은 개략적으로, 열 i(i는 1에서 n까지 변화)와 라인 j(j는 1에서 m까지 변화)를 포함하는 매트릭스 어레이를 갖는 디스플레이 스크린을 도시하는데, 상기 라인은 라인(j-1)에 대해서는 라인 구동 회로(Dj-1)에 의해, 라인(j)에 대해서는 회로(Dj)에 의해, 또한 라인(j+1)에 대해서는 회로(Dj+1)에 의해 구동된다. 열 구동 회로(i-1, i, i+1)는 도면에 도시되지 않았다.
이 경우에 있어서, 선택 라인(j)의 라인 구동 회로(Dj)의 출력이 낮은 임피던스에 있지 않을 때, 라인 i(i는 1로부터 n까지 변화)와 열 j(j는 1로부터 m까지 변화) 사이에서 Cij(i는 1로부터 n까지 변화하고, j는 1로부터 m까지 변화)로 표시된 커패시터에 의해 무시할 수 없는 용량성 접속이 초래된다. 이들 용량성 접속은 라인 상에 허용할 수 없는 전압을 초래할 수 있는데, 이러한 전압은 열이 정지 중일 때 활성 매트릭스의 라인과 열의 교차점에 공지된 방법으로 위치한 트랜지스터의 상태를 변화시킬 수 있다.
따라서, 도 1에 도시된 바와 같이, 이러한 단점을 개선하고 접속을 보상하기 위하여, 스크린의 각 라인 j(j는 1로부터 m까지 변화)에 커패시터(Cfj)에 의해 용량적으로 접속된 부가적인 열(f)이 제공된다. 커패시터(Cfj)의 값은 교차하는 라인과 열 사이의 접속 정전용량(Ci)의 합과 거의 동일하게 선택된다. 열(f)은, 예컨대 프레임 반전 또는 라인 반전 도중에 열 위의 극성의 각 변화로 활성화될 수 있다. 더욱이, 도 1에 도시된 바와 같이, 열(f)을 구동하는 다른 가능한 수단은, 비교기(1)를 가로질러, 라인(g)이 교차하는 열 i(i는 1로부터 n까지 변화)에 커패시터(Cgi)를 통해서 용량적으로 접속된 상기 라인(g)과 연합하는 것이다. 이러한 라인(g)은, 스크린의 열과의 접속을 검출하고, 열(f)과 라인(g) 사이의 용량성 접속(Cfg) 때문에, 열(f)의 전위를 정정하는 것을 가능케 한다. 이 경우, 두 개의 부가적인 전극이 필요한데, 이들은 용량성 접속에 기인한 불균형을 측정하기 위한 라인(g)과, 이러한 불균형을 보상하기 위한 열(f)이다.
본 발명의 목적은, 불균형을 측정하고 동시에 이러한 불균형을 보상하도록, 단지 단일의 부가적인 전극 또는 버스를 사용하는 것을 가능케 하는 상기 장치에 대한 개선을 제안하는 것이다. 단일 버스의 사용은, 특히 디스플레이 스크린을 위하여 이들의 크기를 제한하는 것을 가능케 하는데, 이 이유는 Cfj 및 Cgi와 같은 접속 커패시터는, 이들이 매트릭스 자체 상에서 이루어질 때, 상당한 영역을 필요로 하기 때문이다.
따라서, 본 발명의 요지는, 지정된 전위가 걸리는 최소한 하나의 제 1 도체와, 상기 도체로의 용량성 접속에 의해 교란을 생성하는 최소한 하나의 제 2의 신호 도체와, 제 1 커패시터(C1)에 의해 상기 제 1 도체에 용량적으로 접속된 최소한 하나의 교란 보상 버스를 포함하는 회로를 위한 보상 방법으로서,
- 보상 버스 상에서 전압(Vcomp)와 전류(Icomp)의 측정 단계와,
- 상기 제 1 교란된 도체 상에서 전압(Vdist)의 계산 단계와,
- 상기 교란을 보상하기 위하여 상기 보상 버스에 인가될 설정점 전압의 결정 단계를 특징으로 하는 보상 방법에 대한 것이다.
양호한 실시예에 따라, 제 1 교란된 도체 상의 전압 값은 다음 식에 의해 주어진다.
적분 의 값은 보상 버스와 직렬이면서 동일한 전류 Icomp 값이 흐르는 제 2 커패시터(C2)의 단자 양단의 전압 값을 관찰함으로써 계산된다.
본 발명의 요지는 또한, 라인 및 열에 매트릭스 형태로 배열된 전극 어레이와, 각 라인/열 교차부에 연결되는 접속 커패시터와, 라인 및 열 구동 회로와, 대응하는 접속 정전용량이 교차하는 라인 또는 열과 열 또는 라인 사이의 접속 정전용량의 합과 같은 정도의 크기 값을 갖게 하는 방법으로 모든 라인을 가로지르고 이들 각각에 용량적으로 접속된 최소한 하나의 부가적인 도체 버스를 포함하는 디스플레이 스크린으로서,
상술한 바와 같은 보상 방법을 사용하는 것을 특징으로 하는 디스플레이 스크린에 대한 것이다.
바람직하게, 이러한 스크린은 구동 단계 동안에 라인/열 용량성 접속에 기인한 불균형을 보상하기 위한 회로를 포함하고, 이의 입력 및 출력은 상기 부가적인 버스에 접속된다.
본 발명의 다른 특성 및 장점은 첨부된 도면을 참조로 주어진 양호한 실시예를 읽음으로써 자명해질 것이다.
설명을 단순화하기 위하여, 도면에서 동일한 요소는 동일한 참조번호를 갖고, 특히 도 2에서 C1 = ε(Cej + Ce'j)이며, j는 1로부터 n까지 변화한다.
지정된 전위가 걸리는 최소한 하나의 제 1 도체와, 도체 상에 교란(disturbance)을 생성하는 최소한 하나의 신호 생성기와, 하나의 동일한 커패시터(C1)에 의해 상기 제 1 도체에 용량적으로 접속된 교란 보상 버스를 포함하는 회로를 위한 보상 방법에 대한 간명한 설명이 이루어진다. 이러한 방법은 부분적으로 도 3을 참조하면서 설명된다. 먼저, 부가적인 버스 또는 보상 라인 상의 전류(Icomp)와 전압(Vcomp)이 측정된다. 이러한 측정으로부터, 커패시터(C1)가 공지된 특정 값을 갖기 때문에, 교란된 라인의 전압(Vdist)을 추정하는 것이 가능하다.
따라서 Q = CV이기 때문에, 다음 식을 얻을 수 있다.
이로부터
의 값은, 값이 C1보다 크도록 선택된 커패시터(C2)에 의해 측정된다.
는 커패시터(C2)의 다른 단자 상의 전압이다.
이로부터
접속을 보상하기 위하여, 기준 전압(Vref)에 연결된 저항 분할기(R2, R1)를 사용하는데, R2 와 R1 사이의 전압은 V로 표시된다. 회로가 안정된 동작 영역에 있을 때, 즉 지점(3 및 4)에 동일한 전위(Vcomp = V)가 걸릴 때에는, 다음 식이 주어진다.
이로부터, 라면, .
회로가 기준 전압(Vref)에 의해 교란된 도체의 전압(Vdist)의 제어를 가능케 함을 알 수 있다. 회로는 이들 전압이 동일하게 되도록 보상 버스 상에서 동작한다.
분할기 브리지의 중간에서의 전압의 균등은 도 3에 도시된 바와 같이 증폭기를 사용하여 얻어진다.
이제, 특히 본 발명에 따라 부가적인 버스 또는 전극을 구비한 액정 스크린의 매트릭스 어레이 디스플레이 스크린이 도 2를 참조로 설명된다. 이러한 스크린은 상술한 방법을 사용한다.
이러한 디스플레이 스크린은 서로 수직으로 배열된 라인(1, j, j+1, .. m)과 열(1, i, i+1 ... n)의 매트릭스 어레이로 구성된다. 각 라인과 각 열의 교차점에 제공되는 것은, 커패시터(C)에 의해 심벌화된 픽셀을 구동하는, 일반적으로 박막 트랜지스터인 구동 트랜지스터(T)이다. 라인(1, j, j+1, .. m)은 라인 구동 회로 (도시 안됨)에 공지된 방법으로 연결되는 반면, 열(1, i, i+1 ... n)은 공지된 방법으로 열 구동 회로(도시 안됨)에 연결된다. 상술한 바와 같이, 라인 구동 회로의 출력이 낮은 임피던스에 있지 않을 때, 무시하지 못할 용량성 접속{커패시터(Cij)에 의해 표시}이 라인과 열 사이에 존재한다. 부가적으로 이러한 단점을 해결하기 위하여, 도 2에 도시된 바와 같이, 최소한 하나의 부가적인 버스가 제공된다(도시된 실시예에서 두 개의 버스가 제공됨). 이들 부가적인 버스(e, e')는 열(1, i, i+1 ... n)에 평행하게 구성되고, 커패시터(Cej, Ce'j)에 의해 스크린의 각 라인(1, j, j+1, .. m)에 용량적으로 접속된다. 도 2에 도시된 실시예에 있어서, 라인의 정전용량 합(Cej + Ce'j)은 지정된 라인(j)이 교차하는 열(1, i, i+1 ... n) 사이의 접속 정전용량 Cij(i는 1로부터 n까지 변화)의 합과 거의 동일해야만 한다. 도시된 실시예에 있어서, 두 개의 부가적인 버스(e, e')는 지점(B)에서 서로 연결되고, 지점(B)은 보상 회로에 연결되며, 이 회로의 양호한 실시예는 도 3에 도시되었다.
도 3에 도시된 바와 같이, 보상 회로는 매트릭스 스크린 구동 시기 단계 동안에 라인/열의 용량성 접속에 기인한 불균형의 보상을 가능케 하고, 그 보상 회로는 연산 증폭기(2)로 구성되는데, 이 증폭기의 하나의 입력 즉 음의 입력(3)이 하나의 임피던스 즉 도시된 실시예에는 저항(R1)을 통해 기준 전압(Vref)에 연결된다. 더욱이, 이러한 입력(3)은 또한 제 2 임피던스 즉 저항(R2)을 통해 연산 증폭기의 출력(5)에 연결된다. 더욱이, 제 2 입력, 즉 양의 입력(4)은 두 개의 부가적인 버스에 공통인 지점(B)에 연결되고, 또한 제 1 커패시터(C2)를 가로질러 출력(5)에 연결된다. 도 3의 실시예에 있어서, 보상 커패시터(C1)의 값은 부가적인 버스 또는 버스들을 매트릭스 어레이의 각 라인에 연결시키는 커패시터 값의 합과 동일하다.
상술한 보상 회로의 동작이 이제 설명된다.
본 발명에 따라, 또한 상술한 바와 같이, 보상 회로의 저항 및 커패시터의 값은 다음과 같은 방법으로 선택된다.
R1/R2 = C2/C1, C1은 Σ (Cej + Ce'j)(j는 1로부터 m까지 변화)와 동일한 것으로 간주.
상기 장치를 통해, 라인이 열에 의해 용량적으로 교란을 받을 때, 상기 연산 증폭기의 상기 어레이는, 기준 전압과 동일한 값으로 라인 전압을 취하도록 하는 방법으로 출력(5)이 변형되어, 동일한 버스(e, e')를 통해 불균형이 보상될 수 있도록 한다는 것을 의미한다.
본 발명은 동일한 역할을 하는 두 개의 부가적인 버스(e, e')를 통해 설명되었다. 당업자에게는, 본 발명이 단일의 부가적인 버스(e 또는 e')를 갖는 회로에 적용될 수 있다는 것은 자명할 것이다.
상술된 바와 같이, 본 발명은 단일의 부가적인 전극 또는 버스를 사용하여 불균형을 측정하고 동시에 이러한 불균형을 보상한다.
도 1은 종래 기술에 따라 전위를 보상하기 위한 장치를 구비한 매트릭스 형 디스플레이 스크린을 개략적으로 도시하는 도면.
도 2는 불균형을 측정하고 보상하는 최소한 하나의 부가적인 전극을 구비한 매트릭스 어레이를 갖는 디스플레이 스크린을 개략적으로 도시하는 도면.
도 3은 본 발명에 따라 보상 회로의 실시예를 도시하는 도면.
<도면 주요 부분에 대한 부호의 설명>
1 : 비교기 2 : 연산 증폭기
3 : 연산 증폭기의 제 1 입력 4 : 연산 증폭기의 제 2 입력
5 : 연산 증폭기의 출력

Claims (7)

  1. 지정된 전위가 걸리는 최소한 하나의 제 1 도체와, 상기 도체에 대한 용량성 접속에 의해 교란(disturbance)을 생성하는 최소한 하나의 제 2 도체와, 제 1 커패시터(C1)에 의해 상기 제 1 도체에 용량적으로 접속된 최소한 하나의 교란 보상 버스를 포함하는 회로를 위한 보상 방법에 있어서,
    - 보상 버스 상에서 전압(Vcomp) 및 전류(Icomp)의 측정 단계와,
    - 상기 제 1 교란된 도체 상에서 전압(Vdist)의 계산 단계와,
    - 상기 교란을 보상하기 위하여 상기 보상 버스에 인가될 설정점 전압 (set-point voltage)의 결정 단계를 포함하되,
    상기 제 1 교란된 도체 상의 전압의 값은,
    에 의해 주어지며, 적분 의 값은,
    상기 보상 버스와 직렬로 연결되고, 내부에 동일한 전류(Icomp)가 흐르는, 제 2의 커패시터(C2)의 단자에 걸리는 전압 값의 관찰로부터 계산되는 것을 특징으로 하는, 회로를 위한 보상 방법.
  2. 제 1항에 있어서, 상기 제 2 커패시터(C2)는 커패시터(C1)의 값보다 큰 값을 갖고,
    상기 커패시터 상의 전압은 Vs는 버스 상의 전압(Vcomp), 교란을 받는 도체 상의 전압(Vdist) 및 정전용량(C1, C2)의 비율에 의존하는 함수가 되도록 이루어지는 것을 특징으로 하는 회로를 위한 보상 방법.
  3. 제 1항 또는 2항에 있어서, 상기 보상은 저항 분할기를 포함하는 아날로그 회로에 의해 이 되도록 이루어지는데, 상기 분할기는 상기 분할기 브리지의 중간점에서 전압을 균등화시키는 증폭기에 연결되는 것을 특징으로 하는 회로를 위한 보상 방법.
  4. 라인{j(j는 1로부터 m까지 변화)} 및 열{i(i는 l로부터 n까지 변화}에서 매 트릭스 형태로 배열된 전극 어레이와, 각 라인/열 교차부에 연결되는 접속 커패시 터와, 라인 및 열 구동 회로와, 대응하는 접속 정전용량(Cej + Ce'j)이 라인 또는 열과, 상기 라인 또는 열이 교차하는 열 또는 라인 사이의 접속 정전용량의 합과 같은 정도의 크기 값을 갖게 하는 방법으로, 모든 라인을 가로지르고 상기 라인들 각각에 용량적으로 접속된 최소한 하나의 부가적인 도체 버스(e, e')와, 구동 단계동안에 라인/열 용량성 접속에 기인한 불균형(imbalance)을 보상하기 위한 보상 회로(2, R1, R2, C2)를 포함하는 디스플레이 스크린에 있어서, 상기 보상 회로의 입력(4)과 출력(5)은 제 1항 또는 제 4항에 따른 방법을 구현하기 위해서, 상기 부가적인 버스(e, e')에 접속되는 것을 특징으로 하는 디스플레이 스크린.
  5. 제 4항에 있어서, 보상 회로는 연산 증폭기(2)를 포함하는데, 상기 증폭기의 제 1 입력(3)은 임피던스(R1)를 가로질러 기준 전압(Vref)에 연결되고, 상기 증폭기의 제 2 입력(4)은 상기 부가적인 버스(e, e')에 직접 연결되고, 상기 증폭기의 출력(5)은 제 2 임피던스(R2)를 경유하여 상기 제 1 입력(3)에 연결되고, 제 2 커패시터(C2)를 경유하여 상기 부가적인 버스(e, e')에 연결되는 것을 특징으로 하는 디스플레이 스크린.
  6. 제 5항에 있어서, 상기 제 1 임피던스(R1)에 대한 상기 제 2 임피던스(R2)의 비율은, 상기 제 2 커패시턴스(C2)에 대한 라인 또는 열에 상기 부가적인 버스를 접속시키는 커패시턴스(C1)의 합의 비율과 실질적으로 동일한 것을 특징으로 하는 디스플레이 스크린.
  7. 제 4항에 있어서, 상기 매트릭스 어레이의 각 단부에 위치하고, 상기 보상 회로의 입력(B)에서 서로 연결되는 두 개의 부가적인 버스(e, e')를 포함하는 것을 특징으로 하는 디스플레이 스크린.
KR1019980019857A 1997-06-05 1998-05-29 교란된 용량성 회로를 위한 보상방법 및 디스플레이 스크린 KR100582940B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9706940 1997-06-05
FR9706940A FR2764424B1 (fr) 1997-06-05 1997-06-05 Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels

Publications (2)

Publication Number Publication Date
KR19990006523A KR19990006523A (ko) 1999-01-25
KR100582940B1 true KR100582940B1 (ko) 2006-09-18

Family

ID=9507622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019857A KR100582940B1 (ko) 1997-06-05 1998-05-29 교란된 용량성 회로를 위한 보상방법 및 디스플레이 스크린

Country Status (6)

Country Link
US (1) US6252566B1 (ko)
EP (1) EP0883102B1 (ko)
JP (1) JPH1152907A (ko)
KR (1) KR100582940B1 (ko)
DE (1) DE69813948T2 (ko)
FR (1) FR2764424B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100656A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd アクティブマトリックス型ｅｌ表示装置
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
JP3915400B2 (ja) * 2000-11-28 2007-05-16 株式会社日立製作所 画像表示装置及び画像表示装置の駆動方法
GB2372620A (en) * 2001-02-27 2002-08-28 Sharp Kk Active Matrix Device
US7086075B2 (en) * 2001-12-21 2006-08-01 Bellsouth Intellectual Property Corporation Method and system for managing timed responses to A/V events in television programming
CN1319039C (zh) * 2003-03-21 2007-05-30 友达光电股份有限公司 可自动补偿电流的有源矩阵有机发光二极管像素电路
FR2890759B1 (fr) 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
JP4904785B2 (ja) * 2005-11-17 2012-03-28 大日本印刷株式会社 表示装置及び電圧印加方法
CN101191923B (zh) 2006-12-01 2011-03-30 奇美电子股份有限公司 可改善显示品质的液晶显示系统及相关驱动方法
KR101373484B1 (ko) * 2006-12-29 2014-03-25 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN103761950B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 用于补偿液晶显示器的数据线阻抗的方法
TWI576804B (zh) * 2015-11-23 2017-04-01 友達光電股份有限公司 可調整驅動訊號的顯示器及其調整方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572079A2 (en) * 1992-05-28 1993-12-01 Philips Electronics Uk Limited Liquid crystal display devices
EP0731442A2 (en) * 1995-03-06 1996-09-11 THOMSON multimedia Signal disturbance reduction arrangement for a liquid crystal display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438138B1 (en) * 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
DE69221434T2 (de) 1991-11-15 1997-12-11 Asahi Glass Co Ltd Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung
JPH05224625A (ja) * 1992-02-12 1993-09-03 Nec Corp 液晶表示装置の駆動方法
ATE171807T1 (de) 1992-04-01 1998-10-15 Canon Kk Anzeigegerät
JPH06180564A (ja) 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
DE69411223T2 (de) * 1993-04-30 1999-02-18 International Business Machines Corp., Armonk, N.Y. Verfahren und Vorrichtung zum Eliminieren des Übersprechens in einer Flüssigkristall-Anzeigeeinrichtung mit aktiver Matrix
WO1995000874A1 (fr) * 1993-06-18 1995-01-05 Hitachi, Ltd. Dispositif d'affichage matriciel a cristaux liquides et systeme d'excitation de ce dispositif
SE502835C2 (sv) * 1994-11-23 1996-01-29 Ellemtel Utvecklings Ab Termineringsnätsrelaterat kopplingsarrangemang
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
GB9705703D0 (en) * 1996-05-17 1997-05-07 Philips Electronics Nv Active matrix liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572079A2 (en) * 1992-05-28 1993-12-01 Philips Electronics Uk Limited Liquid crystal display devices
EP0731442A2 (en) * 1995-03-06 1996-09-11 THOMSON multimedia Signal disturbance reduction arrangement for a liquid crystal display

Also Published As

Publication number Publication date
FR2764424B1 (fr) 1999-07-09
US6252566B1 (en) 2001-06-26
DE69813948T2 (de) 2004-03-04
KR19990006523A (ko) 1999-01-25
EP0883102A1 (fr) 1998-12-09
JPH1152907A (ja) 1999-02-26
EP0883102B1 (fr) 2003-05-02
FR2764424A1 (fr) 1998-12-11
DE69813948D1 (de) 2003-06-05

Similar Documents

Publication Publication Date Title
JP4789385B2 (ja) 外乱を受けた容量性回路に対する補償方法とマトリクス型ディスプレイ画面への適用
US5831605A (en) Liquid crystal display device with stabilized common potential
KR100582940B1 (ko) 교란된 용량성 회로를 위한 보상방법 및 디스플레이 스크린
US5402142A (en) Drive circuit for display apparatus
JPH0635414A (ja) アクティブマトリクス型液晶表示装置とその駆動方法
CN111381710A (zh) 触摸显示装置、公共驱动电路和驱动方法
KR100417465B1 (ko) 액정 구동회로
KR19980701603A (ko) 액티브 매트릭스 표시 장치(Active matrix display device)
JP4020979B2 (ja) 液晶表示素子の駆動回路
US7038646B2 (en) Circuit arrangement for the voltage supply of a liquid crystal display device
JPH1114968A (ja) 表示装置の共通電極駆動回路
JP3520870B2 (ja) 液晶表示装置及びその電源回路
US20060284807A1 (en) Display device, driving apparatus for the display device and integrated circuit for the display device
KR0142778B1 (ko) 액정표시장치의 공통전압 보상 구동장치 및 방법과 크로스토크 보상 구동장치
JP2000112444A (ja) 液晶駆動装置
JP3439171B2 (ja) 液晶表示装置
JPH05289054A (ja) アクティブマトリックス型液晶表示装置
JP3613852B2 (ja) 電源回路、液晶表示装置及び電子機器
JPH04371997A (ja) 液晶駆動装置
JPH11242205A (ja) 表示装置
JPH10268257A (ja) 液晶表示装置
JP2000163020A (ja) 表示装置
JP3469787B2 (ja) 液晶表示装置及びその駆動用電源回路
JP3589391B2 (ja) マトリクス型表示装置
EP0431628A2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee