CN1208821C - 半导体晶片的封装方法及其成品 - Google Patents

半导体晶片的封装方法及其成品 Download PDF

Info

Publication number
CN1208821C
CN1208821C CNB021574170A CN02157417A CN1208821C CN 1208821 C CN1208821 C CN 1208821C CN B021574170 A CNB021574170 A CN B021574170A CN 02157417 A CN02157417 A CN 02157417A CN 1208821 C CN1208821 C CN 1208821C
Authority
CN
China
Prior art keywords
circuit board
board unit
gluing
lead frame
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021574170A
Other languages
English (en)
Other versions
CN1416160A (zh
Inventor
沈明东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB021574170A priority Critical patent/CN1208821C/zh
Publication of CN1416160A publication Critical patent/CN1416160A/zh
Application granted granted Critical
Publication of CN1208821C publication Critical patent/CN1208821C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体晶片的封装方法及其成品，包括以下的步骤：提供一形成槽沟的电路板单元，其顶表面上具有黏接垫；将一晶片黏附至电路板单元的底面上，使在晶片的顶表面上的黏接垫经由槽沟暴露在电路板单元外部；以黏接导线将晶片的黏接垫与电路板单元的黏接垫电气连接；将导线架置于电路板单元的顶表面上，导线架的接脚透过一导电黏接层来与电路板单元的对应的黏接垫电气连接；及以胶质材料包封电路板单元及导线架的一部份。

Description

半导体晶片的封装方法及其成品
本案是以下母案的分案：
母案申请号：99101870.2
母案申请日：1999.2.3
母案发明名称：半导体晶片的封装方法及其成品
技术领域
本发明涉及一种半导体晶片的封装方法及其成品，尤其涉及一种能提升模具及导线架库存成本效益，而可增加产量并降低成本的结合印刷电路板与导线架的半导体晶片的封装方法及其成品。
背景技术
图1～3所示的是现有技术一种的半导体晶片的封装方法。如图1所示，一具有黏接垫100于其顶表面上的晶片(die)10是以双面贴带12贴附于一导线架13的系杆(tiebar)130上，由此将该晶片10固定在该导线架13上。该系杆130形成一槽沟1300(配合图4所示)以暴露该晶片10的黏接垫100。
如图2所示，该晶片10的每个黏接垫100与该导线架13的对应的接脚131是经由现有技术的打线方法来以黏接导线14电气连接。
如图3所示，作为外壳的一胶质材料15是透过现有技术的包封方法来包封该晶片10及该导线架13的一部份，以形成一集成电路。
但是，上述现有技术的半导体晶片的封装方法却仍具有以下的缺点：
1.由于上述现有技术的封装方法会因包装方式不同而需要不同的导线架，像TSOP、SOJ、QFP、SOP等，因此，针对每一个客户所需，而必须要准备至少一套模具，因此造成了成本的增加。
2.因为上述现有技术的封装方法需要双面贴带将晶片贴附于导线架上，因此增加了封装的成本。
3.上述现有技术的封装方法所使用的导线架的开模时间因构造较为复杂而大约需要30天(蚀刻模)或60至70天(冲模)。
发明内容
本发明的目的在于提供一种可增加产量并降低成本的结合印刷电路板与导线架的半导体晶片的封装方法及其成品。
本发明的目的是这样实现的：
一种半导体晶片的封装方法，其特点是包含如下的步骤：
提供一电路板单元，该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫；将一晶片黏附至该电路板单元的底面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接垫电气连接；将一导线架置放于该电路板单元的顶表面上，该导线架的接脚透过一导电黏接层来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。
在上述的半导体晶片的封装方法中，其中，在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。
在上述的半导体晶片的封装方法中，其中，在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由锡膏形成。
本发明半导体晶片的封装方法及其成品由于不需要采用不同的导线架，因此只要一套模具，从而降低了成本；同时，由于采用导电胶锡铅或锡膏形成的黏接层而将晶片贴附于导线架上，因此既简化了封装的程序又减少了封装的成本。
附图说明
通过以下对本发明半导体晶片的封装方法的若干实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为：
图1至图3是现有技术的半导体晶片的封装方法的剖面结构示意图。
图4是现有技术的半导体晶片的封装方法中使用导线架的俯视结构示意图。
图5至图8是本发明半导体晶片的封装方法第一实施例的剖面结构示意图。
图9是本发明半导体晶片的封装方法第一实施例中使用导线架的俯视结构示意图。
图10是本发明半导体晶片的封装方法第二实施例的剖面结构示意图。
图11是本发明半导体晶片的封装方法第三实施例的剖面结构示意图。
图12是本发明半导体晶片的封装方法第四实施例的剖面结构示意图。
图13是本发明半导体晶片的封装方法第五实施例的剖面结构示意图。
图14是本发明半导体晶片的封装方法第六实施例的剖面结构示意图。
图15是本发明半导体晶片的封装方法第七实施例的剖面结构示意图。
图16是本发明半导体晶片的封装方法第七实施例的俯视结构示意图。
图17是本发明半导体晶片的封装方法第八实施例的剖面结构示意图。
图18是本发明半导体晶片的封装方法第九实施例的剖面结构示意图。
图19是本发明半导体晶片的封装方法第十实施例的剖面结构示意图。
图20是本发明半导体晶片的封装方法第十一实施例的剖面结构示意图。
图21是本发明半导体晶片的封装方法第十二实施例的剖面结构示意图。
图22是本发明半导体晶片的封装方法第十三实施例的剖面结构示意图。
图23是本发明半导体晶片的封装方法第十四实施例的剖面结构示意图。
图24是本发明半导体晶片的封装方法第十五实施例的剖面结构示意图。
图25是本发明半导体晶片的封装方法第十六实施例的剖面结构示意图。
图26是本发明半导体晶片的封装方法第十七实施例的剖面结构示意图。
图27是本发明半导体晶片的封装方法第十八实施例的剖面结构示意图。
图28是本发明半导体晶片的封装方法第十九实施例的剖面结构示意图。
图29是本发明半导体晶片的封装方法第二十实施例的剖面结构示意图。
图30是本发明半导体晶片的封装方法第二十一实施例的剖面结构示意图。
图31是本发明半导体晶片的封装方法第二十二实施例的剖面结构示意图。
图32是本发明半导体晶片的封装方法第二十三实施例的剖面结构示意图。
图33是本发明半导体晶片的封装方法第二十四实施例的剖面结构示意图。
具体实施方式
如图5、6所示，一电路板单元2是在其底面上形成一用于容置一晶片3的凹室20及在其顶面上形成一用于暴露容置于该凹室20内的晶片3的黏接垫30的槽沟21。
如图7所示，该晶片3的每个黏接垫30与该电路板单元2的顶表面上的对应的黏接垫22是通过以现有技术打线方法来以黏接导线4电气连接。
如图7、8所示，一导线架5置放于该电路板单元2的顶表面上且其接脚50是由以导电胶锡铅或者锡膏过回焊炉的方式所形成的黏接层51来与该电路板单元2的黏接垫22成电气连接。
如图9所示，最后，作为外壳的一胶质材料6是以如现有技术的包封方式将该电路板单元2和该导线架5的一部份包封起来。
图10是本发明的第二较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2在对应于黏接垫22的地方更形成有贯穿顶和底表面的电镀贯孔23。该导线架5是置放于该电路板单元2的底表面上且其接脚50是透过黏接层51和对应的电镀贯孔23来与该电路板单元2的黏接垫22成电气连接。
图11是本发明的第三较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2是由上、下电路板24、25所构成，该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240，该下电路板25形成与该电镀贯孔240对准且电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。
图12是本发明的第四较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2的顶表面上形成一用于容置该晶片3的凹室20，该晶片3是以其顶表面朝上的方式嵌入到该电路板单元2的凹室20内。
图13是本发明的第五较佳实施例，与上述图12所示的第四实施例不同的是，电路板单元2在对应于黏接垫22的地方还形成有贯穿顶和底表面的电镀贯孔23，该导线架5是置放于该电路板单元2的底表面上且其接脚50透过黏接层51和对应的电镀贯孔23与该电路板单元2的黏接垫22成电气连接。
图14是本发明的第六较佳实施例，与上述图12所示的第四实施例不同的是，该电路板单元2是由上、下电路板24、25所构成，该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240，该下电路板25形成有与该电镀贯孔240对准且是电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。
图15、16是本发明的第七较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2的两侧对应于每个黏接垫22的地方，形成有垂直延伸的定位槽沟26，导线架5的每个接脚50的一端是被置放于对应的槽沟26内，一黏接层51形成于一接脚50的一部份与一对应的黏接垫22的一部份上，使该接脚50与对应的黏接垫22成电气连接，因此，本实施例的整体高度得以降低。
图17是本发明的第八较佳实施例，与上述图15所示的第七实施例不同的是，电路板单元2是由上、下电路板24、25所构成，该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240，该下电路板25形成与该电镀贯孔240对准且电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。
图18是本发明的第九较佳实施例，与上述图15所示的第七实施例不同的是，电路板单元2是在其顶表面上形成一用于容置该晶片3的凹室20，该晶片3是以其顶表面朝上的方式嵌入到该电路板单元2的凹室20内。
图19是本发明的第十较佳实施例，与上述图18所示的第九实施例不同的是，电路板单元2是由上、下电路板24、25所构成。
该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240。该下电路板25形成与该电镀贯孔240对准且电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。
图20是本发明的第十一较佳实施例，在本实施例中，电路板单元2是在其底面上形成有多个用于容置一晶片3的凹室20及在其顶面上形成多个用于暴露容置于该凹室20内的晶片3的黏接垫30的槽沟21，每一晶片3的每个黏接垫30是由导线4连接到该电路板单元2的顶表面上的对应的黏接垫22，一导线架5是置放于该电路板单元2的顶表面上，且其接脚50是由黏接层51来与该电路板单元2的对应的黏接垫22成电气连接，最后，作为外壳的一胶质材料6是以如现有技术的包封方式将该电路板单元2和该导线架5的一部份包封起来，由此可减少表面黏着步骤，而提高生产速度以增加产量。
图21是本发明的第十二较佳实施例，与上述图20所示的第十一实施例不同的是，在电路板单元2的两侧对应于每个黏接垫22的地方，形成垂直延伸的定位槽沟26，导线架5的每个接脚50的一端是被置放于对应的槽沟26内，一黏接层51形成于一接脚50的一部份与一对应的黏接垫22的一部份上，使该接脚50与该对应的黏接垫22成电气连接。
图22是本发明的第十三较佳实施例，与上述图20所示的第十一实施例不同的是，电路板单元2是在其顶表面上形成多个用于容置该晶片3的凹室20，该晶片3是以其顶表面朝上的方式嵌入到该电路板单元2的对应的凹室20内。
图23是本发明的第十四较佳实施例，与上述图22所示的第十三实施例不同的是，在电路板单元2的两侧对应于每个黏接垫22的地方，形成有垂直延伸的定位槽沟26，该导线架5的每个接脚50的一端是被置放于对应的槽沟26内，一黏接层51形成于一接脚50的一部份与一对应的黏接垫22的一部份上，使该接脚50与对应的黏接垫22成电气连接。
图24是本发明的第十五较佳实施例，与上述图10中所示的第二实施例不同的是，本实施例包含结构相同的第一和第二电路板单元2。该电路板单元2各于其底面上形成一用于容置一晶片3的凹室20及于其顶面上形成一用于暴露该容置于该凹室20内的晶片3的黏接垫30的槽沟21，各电路板单元2的晶片3的每个黏接垫30与其顶表面上的对应的黏接垫22是以黏接导线4电气连接，而且各电路板单元2在对应于每个黏接垫22的地方还形成有贯穿其顶和底表面的电镀贯孔23，一导线架5是置放于该第一和第二电路板单元2两者之间，而且其每个接脚50是透过两黏接层51中的对应的黏接层51来黏接至对应的电路板单元2的底表面，通过该两黏接层51和对应的电镀贯孔23，使该导线架5的每个接脚50分别与该电路板单元2的对应的黏接垫22成电气连接。
图25是本发明的第十六较佳实施例，与上述图13所示的第五实施例不同的是，本实施例包含结构上相同的第一和第二电路板单元2，各电路板单元2是在其顶表面上形成一用于容置该晶片3的凹室20，各电路板单元2的晶片3是以其顶表面朝上的方式嵌入到其的凹室20内，各电路板单元2的晶片3的每个黏接垫30与其顶表面上的对应的黏接垫22是以黏接导线4电气连接，而且各电路板单元2在对应于其每个黏接垫22的地方还形成有贯穿其顶和底表面的电镀贯孔23，一导线架5是置放于该第一和第二电路板单元2两者间而且其每个接脚50是透过两黏接层51中的对应的黏接层51来黏接至对应的电路板单元2的底表面，通过该两黏接层51和对应的电镀贯孔23，使该导线架5的每个接脚50分别与该电路板单元2的对应的黏接垫22成电气连接。
图26是本发明的第十七较佳实施例，与上述图20所示的第十一实施例不同的是，电路板单元2在对应于位于两侧的每个黏接垫22的地方还形成有贯穿顶和底表面的电镀贯孔23，该导线架5是置放于该电路板单元2的底表面上且其接脚50是透过黏接层51和对应的电镀贯孔23来与该电路板单元2的位于两侧的对应的黏接垫22成电气连接。
图27是本发明的第十八较佳实施例，与上述图26所示的第十七实施例不同的是，本实施例包含结构上相同的第一和第二电路板单元2，各电路板单元2在对应于位于两侧的每个黏接垫22的地方还形成有贯穿顶、底表面的电镀贯孔23，一导线架5是置放于该第一和第二电路板单元2两者之间，且每个接脚50是透过两黏接层51中的对应的黏接层51来黏接至对应的电路板单元2的底表面，通过该两黏接层51和对应的电镀贯孔23，使该导线架5的每个接脚50分别与该电路板单元2位于两侧的对应的黏接垫22成电气连接。
图28是本发明的第十九较佳实施例，与上述图22所示的第十三实施例不同的是，电路板单元2在对应于位于两侧的每个黏接垫22的地方还形成有贯穿顶和底表面的电镀贯孔23，该导线架5是置放于该电路板单元2的底表面上，且其接脚50是透过黏接层51和对应的电镀贯孔23来与该电路板单元2位于两侧的对应的黏接垫22成电气连接。
图29是本发明的第二十较佳实施例，与上述图28所示的第十九实施例不同的是，本实施例包含结构上相同的第一和第二电路板单元2，各电路板单元2在对应于位于两侧的每个黏接垫22的地方还形成有贯穿顶和底表面的电镀贯孔23，一导线架5是置放于该第一和第二电路板单元2两者间，且每个接脚50是透过两黏接层51中的对应的黏接层51来黏接至对应的电路板单元2的底表面，通过该两黏接层51和对应的电镀贯孔23，使该导线架5的每个接脚50分别与该电路板单元2位于两侧的对应的黏接垫22成电气连接。
图30是本发明的第二十一较佳实施例，在本实施例中，电路板单元2形成一用于暴露在晶片3的顶表面上的黏接垫30的槽沟21，一晶片3是通过由一黏着层27黏附至该电路板单元2的底表面上，以致于该电路板单元2的槽沟21暴露该晶片3的黏接垫30，该晶片3的每个黏接垫30是利用黏接导线4来电气连接至在该电路板单元2的顶表面上的对应的黏接垫22，一导线架5是被置放于该电路板单元2的顶表面上，且每个接脚50是通过由黏接层51来与该电路板单元2的对应的黏接垫22电气连接，一胶质材料6将该电路板单元2和该导线架5的一部份包封起来，以形成一集成电路。
图31是本发明的第二十二较佳实施例，与上述图30所示的第二十一实施例不同的是，在电路板单元2的两侧对应于每个黏接垫22的地方，形成有垂直延伸的定位槽沟26，导线架5的每个接脚50的一端是被置放于对应的槽沟26内，一黏接层51形成于一接脚50的一部份与一对应的黏接垫22的一部份上，使该接脚50与对应的黏接垫22成电气连接。
图32是本发明的第二十三较佳实施例，与上述图30所示的第二十一实施例不同的是，电路板单元2在对应于黏接垫22的地方还形成有贯穿顶和底表面的电镀贯孔23，该导线架5是置放于该电路板单元2的底表面上，且其接脚50是透过黏接层51和对应的电镀贯孔23来与该电路板单元2的黏接垫22成电气连接。
图33是本发明的第二十四较佳实施例，与图32所示的第二十三实施例不同的是，本实施例包括结构上相同的第一和第二电路板单元2，该电路板单元2各形成一用于暴露在晶片3的顶表面上的黏接垫30的槽沟21，一晶片3是通过由一黏着层27黏附至对应的电路板单元2的底表面上，使该电路板单元2的槽沟21暴露该晶片3的黏接垫30，该晶片3的每个黏接垫30是利用黏接导线4来电气连接至在该电路板单元2的顶表面上的对应的黏接垫22，各电路板单元2在对应于其每个黏接垫22的地方还形成有贯穿其顶和底表面的电镀贯孔23，一导线架5是置放于该第一与第二电路板单元2两者之间，且每个接脚50是透过两黏接层51中的对应的黏接层51来黏接至对应的电路板单元2的底表面，通过该两黏接层51和对应的电镀贯孔23，使该导线架5的每个接脚50分别与该电路板单元2的对应的黏接垫22成电气连接。
综上所述，本发明半导体晶片的封装方法及其成品由于只需要一套模具，从而降低了成本；同时，由于采用黏接层而将晶片贴附于导线架上，因此既简化了封装的程序又减少了封装的成本。

Claims (20)

1.一种半导体晶片的封装方法，其特征在于包含如下的步骤：
提供一电路板单元，该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫；将一晶片黏附至该电路板单元的底面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接垫电气连接；将一导线架置放于该电路板单元的顶表面上，该导线架的接脚透过一导电黏接层来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。
2.如权利要求1所述的半导体晶片的封装方法，其特征在于：在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。
3.如权利要求1所述的半导体晶片的封装方法，其特征在于：在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由锡膏形成。
4.一种半导体晶片的封装方法，其特征在于包含如下的步骤：
提供一电路板单元，该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫，该电路板单元在对应于每个黏接垫的地方更形成一贯穿顶和底表面的电镀贯孔；将一晶片黏附至该电路板单元的底表面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的每个黏接垫与该电路板单元的对应的黏接垫电气连接；将一导线架置放于该电路板单元的底表面上，该导线架的接脚透过一导电黏接层与对应的电镀贯孔来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。
5.如权利要求4所述的半导体晶片的封装方法，其特征在于：在电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。
6.如权利要求4所述的半导体晶片的封装方法，其特征在于：在该电路板单元的步骤中，所述的该黏接层是由锡膏形成。
7.如权利要求4所述的半导体晶片的封装方法，其特征在于：在以胶质材料包封该电路板单元的步骤前，更包含如下的步骤：
提供一第二电路板单元，该第二电路板单元形成一槽沟，该第二电路板单元的顶表面上还具有黏接垫，该第二电路板单元在对应于每个黏接垫的地方更形成一贯穿顶和底表面的电镀贯孔；将一晶片嵌入至该第二电路板单元的凹室内，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该第二电路板单元外部；以黏接导线将该晶片的每个黏接垫与该第二电路板单元的对应的黏接垫电气连接；及通过第二导电黏接层将该第二电路板单元黏附至该导线架，使该导线架置于该两电路板单元间，该导线架的接脚通过该第二导电黏接层与对应的电镀贯孔来与该第二电路板单元的对应的黏接垫电气连接。
8.一种半导体晶片的封装方法，其特征在于包含如下的步骤：提供一电路板单元，该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫，在电路板单元的两侧对应于靠近该两侧的每个黏接垫的地方，具有垂直延伸的定位槽沟；将一晶片黏附至该电路板单元的底表面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接垫电气连接；将一导线架的接脚一端置放于该电路板单元的对应的定位槽沟内，该导线架的接脚透过一黏接层来与该电路板单元的靠近该两侧的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。
9.如权利要求8所述的半导体晶片的封装方法，其特征在于：在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。
10.如权利要求8所述的半导体晶片的封装方法，其特征在于：在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由锡膏形成。
11.一种半导体集成电路，其特征在于：包含一电路板单元、被黏附至该电路板单元的底面上的晶片、黏接导线、一导线架及一胶质材料；该电路板单元形成一槽沟，该电路板单元的顶表面上更形成黏接垫；在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；该黏接导线将该晶片的黏接垫与该电路板单元的对应的黏接垫电气连接；该导线架被置放于该电路板单元的顶表面上，该导线架的接脚透过一导电黏接层来与该电路板单元的对应的黏接垫电气连接；及该胶质材料用于包封该电路板单元及该导线架的一部份。
12.如权利要求11所述的半导体集成电路，其特征在于：所述的该黏接层是由导电胶锡铅形成。
13.如权利要求11所述的半导体集成电路，其特征在于：所述的该黏接层是由锡膏形成。
14.一种半导体集成电路，其特征在于包含：
一电路板单元、被黏附至该电路板单元的底表面上的晶片、黏接导线、一导线架及一胶质材料；该电路板单元形成一槽沟，该电路板单元的顶表面上更形成黏接垫，该电路板单元在对应于每个黏接垫的地方更形成一贯穿顶和底表面的电镀贯孔；在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；该黏接导线将该晶片的每个黏接垫与该电路板单元的对应的黏接垫电气连接；该导线架被置放于该电路板单元的底表面上，该导线架的接脚透过一导电黏接层与对应的电镀贯孔来与该电路板单元的对应的黏接垫电气连接；及该胶质材料用于包封该电路板单元及该导线架的一部份。
15.如权利要求14所述的半导体集成电路，其特征在于：所述的该黏接层是由导电胶锡铅形成。
16.如权利要求14所述的半导体集成电路，其特征在于：所述的该黏接层是由锡膏形成。
17.如权利要求14所述的半导体集成电路，其特征在于：所述的该半导体集成电路更包含一第二电路板单元、被黏附至该第二电路板单元的底表面上的晶片、黏接导线及第二导电黏接层：该第二电路板单元形成一槽沟，该第二电路板单元的顶表面上还具有黏接垫，该第二电路板单元在对应于每个黏接垫的地方更形成一贯穿顶和底表面的电镀贯孔；在该晶片的顶表面上的黏接垫经由该槽沟暴露在该第二电路板单元外部；该黏接导线将该晶片的每个黏接垫与该第二电路板单元的对应的黏接垫电气连接；及该第二导电黏接层将该第二电路板单元黏附至该导线架，使该导线架置于该两电路板单元间，该导线架的接脚通过该第二导电黏接层与对应的电镀贯孔与该第二电路板单元的对应的黏接垫电气连接。
18.一种半导体集成电路，其特征在于包含：
一电路板单元、被黏附至该电路板单元的底表面上的晶片、黏接导线、一导线架及一胶质材料；该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫，在电路板单元的两侧对应于靠近该两侧的每个黏接垫的地方，具有垂直延伸的定位槽沟；在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；该黏接导线用以将该晶片的黏接垫与该电路板单元的黏接垫电气连接；该导线架的接脚一端被置放于该电路板单元的对应的定位槽沟内，该导线架的接脚透过一黏接层与该电路板单元的靠近该两侧的对应的黏接垫电气连接；及该胶质材料用于包封该电路板单元及该导线架的一部份。
19.如权利要求18所述的半导体集成电路，其特征在于：所述的该黏接层是由导电胶锡铅形成。
20.如权利要求18所述的半导体集成电路，其特征在于：所述的该黏接层是由锡膏形成。
CNB021574170A 2002-12-13 2002-12-13 半导体晶片的封装方法及其成品 Expired - Fee Related CN1208821C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021574170A CN1208821C (zh) 2002-12-13 2002-12-13 半导体晶片的封装方法及其成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021574170A CN1208821C (zh) 2002-12-13 2002-12-13 半导体晶片的封装方法及其成品

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN99101870A Division CN1126161C (zh) 1999-02-03 1999-02-03 半导体晶片的封装方法及其成品

Publications (2)

Publication Number Publication Date
CN1416160A CN1416160A (zh) 2003-05-07
CN1208821C true CN1208821C (zh) 2005-06-29

Family

ID=4752960

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021574170A Expired - Fee Related CN1208821C (zh) 2002-12-13 2002-12-13 半导体晶片的封装方法及其成品

Country Status (1)

Country Link
CN (1) CN1208821C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472287B2 (ja) * 2019-12-13 2024-04-22 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス

Also Published As

Publication number Publication date
CN1416160A (zh) 2003-05-07

Similar Documents

Publication Publication Date Title
CN1685498A (zh) 用于整体成型组件的热增强封装
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
JP2001352009A (ja) 半導体装置およびその製造方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1184678C (zh) 半导体器件及其制造方法、电路衬底及电子仪器
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1208821C (zh) 半导体晶片的封装方法及其成品
CN1126161C (zh) 半导体晶片的封装方法及其成品
CN1172369C (zh) 具散热片的半导体封装件
CN1153287C (zh) 具有内嵌式散热块的半导体封装件
CN1992248A (zh) 以开槽式金属薄膜承载打线芯片的封装构造
CN1257540C (zh) 一种半导体芯片封装方法及其封装结构
CN1941336A (zh) 增进晶背散热的薄型封装构造
CN2692838Y (zh) 半导体器件
CN1933117A (zh) 不具核心介电层的芯片封装体制程
CN1779931A (zh) 散热型封装结构及其制法
CN2572564Y (zh) 晶粒级封装结构
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN1180475C (zh) 高密度集成电路封装结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee