CN1185856A - 非易失存储器的选择编程方法 - Google Patents

非易失存储器的选择编程方法 Download PDF

Info

Publication number
CN1185856A
CN1185856A CN96194297A CN96194297A CN1185856A CN 1185856 A CN1185856 A CN 1185856A CN 96194297 A CN96194297 A CN 96194297A CN 96194297 A CN96194297 A CN 96194297A CN 1185856 A CN1185856 A CN 1185856A
Authority
CN
China
Prior art keywords
voltage
wli
word line
negative
wlj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96194297A
Other languages
English (en)
Inventor
G·滕佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1185856A publication Critical patent/CN1185856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

为了对非易失存储器的一种字线(WLi)选择性地施加一种负编程电压,首先在所有的字线(WLi,WLj)上施加负编程电压。然后一种正电压被施加在所有的未被选择的字线(WLj)上,以补偿负的电荷。

Description

非易失存储器的选择编程方法
可编程的非易失存储单元具有一种处于电漂浮状态的栅电极，所谓的“浮栅”。该“浮栅”通过起绝缘作用的氧化层既与在其它方面象一个MOSFET那样构造的存储单元的沟道区隔开，也与其控制栅极隔开，并且设置在它们之间。
现在通过在浮栅上加载电荷来进行单元的编程。阈电压通过该电荷被改变了，阈电压就是形成存储单元的MOSFET开始导电的电压。在单元读取时，在控制栅上施加一电压，该电压具有一种介于未编程和已编程单元的阈电压之间的值。取决于随后是否流过一电流，来判定读出的或者是一种逻辑的“0”或者是一种逻辑的“1”。
如何能在“浮栅”上加上电荷，迄今已知两种方法。在第一种方法中，在控制栅上施加约为12V的高正电压，而在形成存储单元的MOSFET的漏极和源极上施加大约为典型的7V和0V，也就是通常用于MOS电路的工作电压。由此一种强电流流过MOSFET的沟道，所谓的“热”电子从该沟道到达“浮栅”。
在另外的方法中，对控制栅施加上约为-12V的高负电压，而在漏极上施加约为5V的电压。由此，空穴隧道穿透栅氧化物到达“浮栅”，并且给它充以正电荷。由此，使形成存储单元的MOSFET的阈电压下降。
该方法虽然有优点，在“浮栅”充电时没有损耗电流流过沟道，但是引起了在要选择的字线上必须选择性地接通一种高负电压的问题。在此不能采用常规的n沟道MOSFET，因为它的n掺杂的漏区或者源区，在施加负电压的情况下，会形成一种对与地相连接的P-掺杂的衬底的准短路。
因此，通常为此目的在一个通过深的n-掺杂的阱敷设的P-掺杂的阱中设置n沟道MOSFET。可是在此产生了额外的工艺工作量、象高能离子注入机那样的专用设备和隔离阱的可能有的充电的风险，以及在工艺处理过程中与此相连的栅氧化物应力。
另一种解决办法是从EP 0456623 A2中已知的。在那里高负电压经过p沟道MOSFET接通到非易失存储器的字线上。这些p-MOSFET虽然可以用常规的工艺制造，但是需要一种用于接通的负的栅电压。它是通过电压逆变器电路从一种正的高电压产生的。不过该电压逆变器电路对于每一种字线都是必要的，这又要求一种相当大的电路技术方面的工作量。
本发明的任务因而是确定一种用于在非易失存储器的字线上选择性地施加负的编程电压的方法，在此方法中避免了上述缺点。
该任务通过按权利要求1的方法得以解决。
在按照本发明的方法中，负电压被同时地，例如各经过一种作为二极管接通的PMOS晶体管施加在所有的字线上。因而不需选择性地接通高的负电压。用此方法，实现了在非易失存储器组件中的工艺与电路技术的简化，因为只需要标准电路技术。也只需要一种标准工艺，因为不需要衬底对负电压的特殊隔离。
在按照本发明的方法中，通过在所有未被选择的字线上补偿负电荷，进行单个字线的选择。这通过在这些字线上施加一种正电压来进行，它就是一种总归存在着的电压。接通正电压不造成上述类型的问题。
以下借助附图用一实施例来详细阐述本发明。在此：
图1表示用于实施本发明方法的非易失存储器的示意图，而
图2表示用于阐明本发明方法的时间图。
图1中以示意方式图示的非易失存储器展示一种具有以行和列布置的存储单元ST的存储单元区域。存储单元ST可以通过字线WL1…WLi，WLi+1…和位线…BLi-1，BLi，BLi+1…被选出，以便编程、清除和读取。为了对某个确定的存储单元STi编程，必须对相应的字线WLi施加一种高负编程电压，和对相应的位线BLi施加通常的正的用于MOS电路的，例如约为5V的供电电压。该高负电压由一种负的电荷泵NLP生成，将它经过用PMOS晶体管形成的二极管D同时施加在所有的字线WL1…WLi，WLi+1…上。所有的字线WL1…WLi，WLi+1…是可以经过开关S与一种例如约为18V的高正电压或与例如约为5V的供电电压相连接。为了选择一种字线这些开关S是可通过一种电路装置SEL操纵的。它们例如可以是用CMOS-逆变器形成的。
在图2中表示按本发明方法的时间过程，在时间点t0时负的电荷泵NLP接通。它在时间点t1达到约为-12V的所需的高电压。此电压经过二极管D被同时施加于所有的字线WL1…WLi，WLi+1…上，使得它们充电到负的电压值。在图2中对被选择的或被选出的字线WLi和对未被选出的字线WLj表示了这一点。在时间点t2时该负的电荷泵NLP又被关断。在一种紧随其后的时间点t3时所有未被选出的字线WLj的开关S则被接通，使得这些字线WLj与一种正电压相连接，而位于其上的负电荷由此被补偿。由于该二极管D，这些正电荷对所选出的字线WLi没有影响，以致于它保留着它的负电荷。由此充上负电荷的字线WLi的自行放电时间可能为许多秒，以致于有足够的时间用来在该或这些所选出的位线BLi上施加编程脉冲，以便给所选出的一种或一些存储单元STi编程。在最后的编程脉冲于时间点t4已被施加于位线BLi之后，编程过程则结束，并且字线WLi和WLi被移至一种中性状态中。

Claims (3)

1.用于在非易失存储器的一种字线(WLi)上，选择性地施加一种负编程电压的方法，具有这些步骤：
-在所有的字线(WLi，WLj)上施加负编程电压，
-在所有未被选择的字线(WLj)上施加一种正电压。
2.按权利要求1的方法，其特征在于，负编程电压经过二极管(D)施加于字线(WLi，WLj)上。
3.按权利要求2的方法，其特征在于，该二极管(D)是由PMOS晶体管形成的。
CN96194297A 1995-05-30 1996-05-13 非易失存储器的选择编程方法 Pending CN1185856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19519774A DE19519774C1 (de) 1995-05-30 1995-05-30 Verfahren zur selektiven Programmierung eines nicht-flüchtigen Speichers
DE19519774.7 1995-05-30

Publications (1)

Publication Number Publication Date
CN1185856A true CN1185856A (zh) 1998-06-24

Family

ID=7763202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96194297A Pending CN1185856A (zh) 1995-05-30 1996-05-13 非易失存储器的选择编程方法

Country Status (10)

Country Link
US (1) US5877983A (zh)
EP (1) EP0829087B1 (zh)
JP (1) JP2839718B2 (zh)
KR (1) KR19990008202A (zh)
CN (1) CN1185856A (zh)
AT (1) ATE179544T1 (zh)
DE (2) DE19519774C1 (zh)
ES (1) ES2133964T3 (zh)
RU (1) RU2162255C2 (zh)
WO (1) WO1996038847A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101268519B (zh) * 2005-08-01 2011-04-06 桑迪士克股份有限公司 用自调整最大程序循环对非易失性存储器进行编程
CN103730145A (zh) * 2012-10-15 2014-04-16 北京兆易创新科技股份有限公司 快闪存储器及其电压控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944744B2 (en) * 2009-06-30 2011-05-17 Sandisk Il Ltd. Estimating values related to discharge of charge-storing memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
US5311480A (en) * 1992-12-16 1994-05-10 Texas Instruments Incorporated Method and apparatus for EEPROM negative voltage wordline decoding
JP3743453B2 (ja) * 1993-01-27 2006-02-08 セイコーエプソン株式会社 不揮発性半導体記憶装置
JPH06338193A (ja) * 1993-05-28 1994-12-06 Hitachi Ltd 不揮発性半導体記憶装置
KR100207968B1 (ko) * 1994-05-12 1999-07-15 니시무로 타이죠 불휘발성 반도체 메모리와 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101268519B (zh) * 2005-08-01 2011-04-06 桑迪士克股份有限公司 用自调整最大程序循环对非易失性存储器进行编程
CN103730145A (zh) * 2012-10-15 2014-04-16 北京兆易创新科技股份有限公司 快闪存储器及其电压控制方法

Also Published As

Publication number Publication date
ATE179544T1 (de) 1999-05-15
EP0829087A1 (de) 1998-03-18
DE19519774C1 (de) 1996-10-24
KR19990008202A (ko) 1999-01-25
EP0829087B1 (de) 1999-04-28
RU2162255C2 (ru) 2001-01-20
DE59601780D1 (de) 1999-06-02
ES2133964T3 (es) 1999-09-16
JP2839718B2 (ja) 1998-12-16
US5877983A (en) 1999-03-02
WO1996038847A1 (de) 1996-12-05
JPH10506745A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
US6108240A (en) Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
KR100290283B1 (ko) 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법
EP0880143B1 (en) A non-volatile memory device and method for programming
JP3653186B2 (ja) 不揮発性メモリ装置のプログラミング方法
CN1174430C (zh) 在快擦写eeprom中编程及过擦除更正模式中弱化位线漏电流的电路装置
US7313027B2 (en) Nonvolatile semiconductor memory device and a method of word lines thereof
WO1998010471A1 (en) Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
US8437199B2 (en) Semiconductor memory device and method of erasing the same
JPH0877782A (ja) 不揮発性半導体メモリ装置の電気的消去方法及びその回路
CN101388250A (zh) 闪存装置的编程方法
US6064597A (en) Method of programming a multilevel nonvolatile memory cell with reduced number of erase operations
CN100552960C (zh) Eeprom及其驱动方法
JP2725575B2 (ja) 不揮発性半導体記憶装置とその書き込み特性回復方法
CN100536028C (zh) 用于对多位电荷俘获存储单元阵列编程的方法
JP2008269736A (ja) 不揮発性半導体記憶装置
US5998826A (en) Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
JPH1145986A (ja) 不揮発性半導体記憶装置
JPH1187660A (ja) 不揮発性半導体記憶装置
KR100525910B1 (ko) 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법
TW201717204A (zh) 非揮發性半導體儲存裝置及其抹除方法
CN1185856A (zh) 非易失存储器的选择编程方法
TW202137216A (zh) 半導體記憶裝置
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
JP3520532B2 (ja) Ｎａｎｄ型不揮発性メモリの駆動方法
CN100433193C (zh) 电荷注入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication