CN1183503C - 有源矩阵型液晶显示装置 - Google Patents
有源矩阵型液晶显示装置 Download PDFInfo
- Publication number
- CN1183503C CN1183503C CNB011121793A CN01112179A CN1183503C CN 1183503 C CN1183503 C CN 1183503C CN B011121793 A CNB011121793 A CN B011121793A CN 01112179 A CN01112179 A CN 01112179A CN 1183503 C CN1183503 C CN 1183503C
- Authority
- CN
- China
- Prior art keywords
- gate
- voltage
- thin film
- gate line
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 23
- 230000007423 decrease Effects 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims description 35
- 239000000872 buffer Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000003292 diminished effect Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000009499 grossing Methods 0.000 abstract 1
- 101100214497 Solanum lycopersicum TFT5 gene Proteins 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Abstract
用矩形波的脉冲输入栅极电压时,由于栅极线和像素电极的寄生电容,栅极电压的后沿将发生使像素电极的电压变化的所谓的下降电压。本发明提供即使寄生电容大下降电压也小的液晶显示装置。由于下降电压随栅极倒塌变化的时间常数而变化,所以,使栅极电压的后沿变缓,通过采用图3(b)的波形来减小下降电压。图3(b)的波形可以通过例如减小栅极驱动器(8)的n沟道晶体管的沟道宽度而将最大电流值设定小而实现。
Description
技术领域
本发明涉及多个像素电极配置成矩阵状而作为开关元件的薄膜晶体管(Thin Film Transistor,以下,称为TFT)与各像素电极连接的有源矩阵型液晶显示装置(Liquid Crystal Display,LCD),特别是改良了栅极线驱动器的LCD。
背景技术
图1表示有源矩阵型LCD的平面图。沿行方向延伸的多个栅极线2与栅极线驱动器1连接,沿列方向延伸的数据线4与数据线驱动器3连接。通过像素TFT5,像素电极6与栅极线2和数据线4的交点连接。
栅极线驱动器1具有从给栅极线2施加栅极电压的多个栅极缓冲器8中选择1个的选择器7。选择器7选择多个栅极缓冲器8中的1个,使其输出成为高电平,使其余的输出成为低电平。
栅极缓冲器8分别具有串联连接在电源8a与地之间的p沟道型的薄膜晶体管(以下,称为p-ch晶体管)8b和n沟道型的薄膜晶体管(以下,称为n-ch晶体管)8c。选择器7的输出输入晶体管8b、8c的栅极电极,栅极线2与两晶体管8b、8c间的连接点连接。选择器7的输出之一成为低电平时,接收该输出的栅极缓冲器8就使p-ch晶体管8b导通、使n-ch晶体管8c截止,从而从电源通过p-ch晶体管8b向栅极线2供给电源电压。这样,与栅极线2连接的像素TFT5就全部导通,从而可以向像素电极6写入。
数据线驱动器3与多个数据线4连接,将与显示图像对应的数据电压加到各数据线4上。与所选择的栅极线2连接的像素TFT5就已打开栅极,所以,加到数据线4上的数据电压便可通过像素TFT5写入像素电极6。就这样通过改变与像素电极6对应的液晶的排列来进行显示。
在进行指定期间(详细而言,就是水平扫描期间)显示后,选择器7就选择下一个栅极线2。这样,与至此所选择的栅极缓冲器8对应的选择器7的输出成为高电平,p-ch晶体管截止,而n-ch晶体管导通,在该栅极线2降低到地电位时,给像素TFT5的栅极就截止。
图2是LCD的1像素的等效电路。与栅极先2和数据线4连接的像素TFT5与像素电极6连接。像素电极6通过液晶11与对置电极Vcom之间形成电容CLC。为了保持像素电极6的外加电压,与液晶电容CLC并联地设置了辅助电容CSC。以上是按主观意识形成的电路,但是,由于像素电极6和栅极线2相邻配置,所以,在该处将产生寄生电容CGS。寄生电容CGS增大时,受加到栅极线2上的栅极电压的影响,像素电极6的电位将发生变化等现象。以往,为了降低寄生电容CGS的影响,是将辅助电容CSC的大小设定得远远大于寄生电容CGS。
近年来,像数码相机或数字摄像机的取景器那样,作为便携式电子仪器的显示装置,已采用了LCD,但是,为了搭载到便携式机器上,便要求维持像素数而缩小画面尺寸,实现微细化。
如上所述,在缩小画面尺寸而实现微细化时,像素电极的面积也就缩小了。另外,形成辅助电容CSC的电极同样也缩小。因此,液晶电容CLC和辅助电容CSC的大小由于微细化也就减小了。另一方面,由于可以加工的最小线幅是一定的,所以,寄生电容CGS难于减小到一定值以上。因此使LCD实现微细化时,与液晶电容CLC、辅助电容CSC相比,寄生电容CGS相对地就增大了。
在寄生电容CGS增大时,将会由于在栅极电压的后沿拖长的形状而发生像素电极的电位变化的所谓的下降电压ΔV增大的问题。在下降电压ΔV增大时,在进行例如交流驱动时每列将产生亮度差,另外,将发生加到像素电极上的电压的中心值Vc向对置电极的电位Vcom偏离等问题。
发明内容
因此,本发明的目的旨在提供与液晶电容CLC、辅助电容CSC相比即使寄生电容CGS相对地增大下降电压ΔV也不会增大从而即使实现微细化显示品质也不会降低的LCD。
本发明就是为了解决上述问题而提出的,在具有多个栅极线;与上述多个栅极线交叉的多个数据线;与上述多个栅极线和上述多个数据线的各交点对应配置的、具有栅极电极和源极区域以及漏极区域的多个薄膜晶体管,上述栅极电极与1条上述栅极线连接,上述漏极区域与1条上述数据线连接;与上述薄膜晶体管的源极区域分别连接的多个像素电极;至少与多个栅极电极的一端侧连接的、依次选择上述栅极线中的1条并将脉冲状的栅极电压依次加到该选择的栅极线上的栅极线驱动器;以及夹着液晶层与上述多个像素电极相对的对置电极的有源矩阵型液晶显示装置中,具有使栅极电压的后沿变钝或者与前沿相比使后沿的时间延长的单元。
另外,栅极电压用从结束向某一行的像素电极加电压到开始向下一行的像素电极加电压的时间t的至少一半时间t/2下降。
另外,栅极线驱动器在与栅极线连接的最后级具有栅极缓冲器,栅极缓冲器至少具有源极区域与栅极线连接并且漏极接地的薄膜晶体管,设栅极线和与其连接的薄膜晶体管的栅极电极的总电阻值为R1、栅极线与数据线构成的电容和栅极线与对置电极构成的电容源极与像素电极连接的薄膜晶体管的活性层与栅极电极构成的电容的总和为C1、栅极缓冲器的薄膜晶体管的沟道电阻值为R2、栅极缓冲器的薄膜晶体管的活性层与栅极电极构成的电容为C2、结束向像素电极加电压到开始下一次加电压的时间为t时,则满足如下关系,即
2.5(R1+R2)·(C1+C2)<t<5(R1+R2)·(C1+C2)
另外,栅极线驱动器在与栅极线连接的最后级具有栅极缓冲器,栅极缓冲器具有薄膜晶体管,薄膜晶体管的电流流动方向的长度L与和长度正交的方向的宽度W满足如下关系,即
W/L<1
另外,栅极线驱动器在与栅极线连接的最后级具有栅极缓冲器,栅极缓冲器具有源极区域与电源连接的p沟道型的薄膜晶体管和漏极区域接地的n沟道型的薄膜晶体管,设薄膜晶体管的电流流动方向的长度为L、与L正交的方向的宽度为W时,则满足如下关系,即(p沟道型晶体管的W/L)/(n沟道型晶体管的W/L)>5
附图说明
图1是表示液晶显示装置的平面图。
图2是表示液晶显示装置的1像素的等效电路。
图3是表示输入栅极线的脉冲波形的图。
图4是表示输入数据线和栅极线的电压的时间图。
图5是表示栅极缓冲器晶体管的纵横比决定的ΔV的变化的图。
具体实施方式
本发明的结构与图1所示的平面图基本上相同。即,沿列方向延伸的多个栅极线2与栅极线驱动器1连接,沿行方向延伸的多个数据线4与数据线驱动器3连接,像素电极6通过像素TFT5与栅极线2和数据线4的交点连接。
本实施例的关键在于栅极电压的脉冲波形。图3(a)是以往所理想的栅极电压的脉冲波形。是在第1时刻T1波形垂直上升、在第2时刻T2垂直下降的矩形波。与此相反,本实施例如图3(b)所示的那样,具有使栅极电压的脉冲波形变缓的特征。即,如图3(b)所示,认为在第1时刻T1为前沿、在第2时刻T2开始下降、而在第3时刻T3完全降低的波形是理想的。
用这样的波形的脉冲输入栅极电压时,便可减小下降电压ΔV。由于下降电压ΔV是电压变化的时间常数的函数,所以,只要栅极电压是逐渐变化的图3(b)或图3(c)的波形,下降电压ΔV就减小。
下面,说明栅极电压的后沿波形变缓的方法。图4(a)是表示交流驱动LCD时加到某一数据线上的数据电压的时间图、图4(b)是表示加到某一栅极线上的栅极电压的时间图、图4(c)是表示加到图4(b)的下一个栅极线上的栅极电压的时间图。栅极电压接通的期间T是数据电压加到像素电极6上而上升的所谓的写入期间。并且,在间隔回线期间t后,进行向下一行的像素电极6写入。栅极电压在回线期间t的期间降低,下一行的栅极电压与下一个写入期间T同步地上升。以往,在用图3(a)的脉冲波形(实际上,要变缓一些)进行驱动时,栅极电压下降所需要的时间相对于回线期间t约为t/100。与此相反,本发明的栅极电压约用t/2逐渐地降低。
由于栅极电压上升所需要的时间约为t/100,所以,下降所需要的时间是上升所需要的时间的50倍。
当然,如果花t/2以上的时间下降,可以使ΔV减小得更小。但是,在下降所需要的时间超过t时,就已开始加下一行的像素TFT5的数据电压了,图像显示动作将出现障碍。因此,下降所需要的时间必须小于t。并且,考虑到像素TFT5的制造误差引起的各像素TFT5的下降时间的偏差,设定为用t/2下降是比较好的。
通常,某一电路放电时电压的降低与e-(t/RC)成正比。这里,R是电路的电阻、C是电路的电容。关于栅极线2的电压降低,则有
R=(所选择的栅极线2的电阻值)+(与该栅极线2连接的所有的像素TFT5的栅极电极部的电阻值)+(栅极缓冲器8的n-ch晶体管8c的沟道电阻)
C=(所选择的栅极线2与全体电极等形成的电容)+(与该栅极线2连接的所有的像素TFT5的栅极电极形成的电容)+(栅极缓冲器8的n-ch晶体管8c的栅极-源极、栅极-漏极电容)
例如,在成为所加栅极电压值的10%以下时,如果像素TFT5的栅极关闭,则在回线期间内栅极关闭的条件为
t<5(R1+R2)·(C1+C2)
其中,
R1=栅极线的电阻值和与其连接的像素TFT的栅极电极的电阻值的之和
C1=栅极线与数据线形成的电容、栅极线与对置电极形成的电容和与像素电极连接的薄膜晶体管的活性层与栅极电极形成的电容之和
R2=栅极缓冲器的n-ch晶体管8c的沟道电阻值
C2=栅极缓冲器的薄膜晶体管的活性层与栅极电极形成的电容
t=结束向像素电极加电压到开始下一次加电压的时间
回线期间t由LCD驱动频率及像素数决定,R1和C1由LCD像素数及尺寸决定。通过适当地设计栅极缓冲器8的n-ch晶体管8c,调整R2和C2,可以满足上述公式。此外,通过将n-ch晶体管8c设计为满足
2.5(R1+R2)·(C1+C2)<t<5(R1+R2)·(C1+C2)
可以使栅极电压的后沿变缓,从而可以在指定的期间内结束下降。
在上述说明中,是将栅极电压的下降所需要的时间作为回线期间t而说明的。但是,例如在加数据电压之前将数据线4预充电到指定的电压时,作为栅极电压下降所需要的时间所允许的时间将比回线期间短。这时,将把上述说明的回线期间t改读为结束加数据电压到开始进行预充电的期间。即,在开始进行预充电之前像素TFT5的下降必须结束,将栅极缓冲器设计为在该期间内逐渐地降低。
下面,说明施加变缓的波形的栅极电压的具体的方法。在图1中,栅极电压在选择器7的输出成为低电平时使晶体管8b的栅极导通,通过晶体管8b从电源8a将栅极电压加到栅极线2上。并且,在栅极电压降低时,选择器7的输出成为高电平,晶体管8c导通,通过晶体管8c放出栅极线2上积蓄的电荷。这时,将晶体管8c的最大电流设定小。于是,放出电荷需要一定的时间,从而可以使栅极电压的后沿的波形变缓。并且,通过调整晶体管8c的最大电流,可以调整栅极电压的变缓的方式。
通常,晶体管的最大电流量是栅极长度L长、栅极宽度W窄的变小。因此,栅极长度与栅极宽度之比W/L越小,晶体管的最大电流量也越小。图5是表示使p-ch晶体管的W/L一定而改变n-ch晶体管的W/L时ΔV随n-ch晶体管的W/L的变化而变化的图。ΔV的值随LCD的尺寸及各膜的膜厚等各种原因而变化,但是,图5是将这些参量全部固定。n-ch晶体管的W/L越小即与长度相比宽度越窄,下降电压ΔV越小。
如图1所示,栅极缓冲器是将p-ch晶体管和n-ch晶体管组合的结构。本发明的主旨,有使栅极电压的后沿波形变缓的特征。关于栅极电压的前沿,尽可能块地上升的波形更可以确保给栅极电极加上数据电压的时间,所以,图3(b)所示的脉冲波形可以说是最理想的。在使栅极电压上升时,是通过p-ch晶体管8b加电压、在使栅极电压降低时是通过n-ch晶体管8c放电的,所以,如果将p-ch晶体管8b的最大电流值设定大、而将n-ch晶体管8c的最大电流设定小,就可以得到图3(b)的脉冲波形。这时,栅极缓冲器的p-ch晶体管的W/L与n-ch晶体管的W/L大不相同,例如,
p-ch晶体管的W/L∶n-ch晶体管的W/L=10∶1
但是,只要能充分确保向像素电极写入的时间,栅极电压的前沿也可以如图3(c)所示的那样变缓。
在上述实施例以外,作为使栅极电压波形变缓的方法,也可以考虑在栅极缓冲器8与栅极线4逐渐配置电阻及电容。当然,栅极电压的前沿的波形也变缓,成为图3(c)所示的波形。在该波形中,只要充分考虑了写入期间,就没有问题,但是,如果由于电阻及电容而变缓时,将发生脉冲全体延迟的问题。
本发明当然不论LCD的尺寸如何都可以实施,但是,如果应用于小型的LCD则更合适。下面,说明其理由。栅极线2具有指定的电阻值,所以,在靠近栅极驱动器8的像素TFT5和远离栅极驱动器8的像素TFT5中,栅极电压变缓的方式不同。越是大型的LCD,栅极线2越长,这一现象就越显著。与此相反,如果是小型的LCD,例如2英寸以下以及取景器等使用的0.55英寸以下的LCD,由于栅极线2的长度短,所以,栅极线2的电阻引起的延迟就不成其为问题。另外,寄生电容相对增大的问题特别是在小型LCD中是显著的。因此,本发明应用于小型LCD可以说是最有效的。
如上所述,按照本发明,施加使后沿变缓的波形的栅极电压,所以,可以将随栅极电压的变化而发生的下降电压ΔV抑制小,从而可以提供显示品质高的有源矩阵型液晶显示装置。
另外,栅极电压用从结束向像素电极加电压到开始加下一次的电压的时间的至少一半的时间t/2降低,所以,可以充分抑制ΔV。
另外,设栅极线和与其连接的薄膜晶体管的栅极电极的电阻值之和为R1、其耦合电容为C1、栅极缓冲器的薄膜晶体管的沟道电阻值为R2、其耦合电容为C2、从结束向像素电极加电压到开始加下一次的电压的时间为t时,满足
2.5(R1+R2)·(C1+C2)<t<5(R1+R2)·(C1+C2)
所以,在指定的期间内,在栅极电压充分降低的同时,可以抑制ΔV。
另外,栅极缓冲器的薄膜晶体管满足
W/L<1
所以,最大电流量减小,从而可以使栅极电压的后沿变缓。
另外,在栅极缓冲器的p-ch晶体管和n-ch晶体管中,满足
(p-ch晶体管的W/L)/(n-ch晶体管的W/L)>5
所以,栅极电压的上升很快,并且可以使栅极电压的后沿变缓。
Claims (7)
1.一种有源矩阵型液晶显示装置,具有:
多个栅极线;
多个数据线,与所述多个栅极线交叉;
多个薄膜晶体管,与所述多个栅极线和所述多个数据线的各交点对应配置,设有栅极电极和源极区域以及漏极区域,所述栅极电极与1条所述栅极线连接,所述漏极区域与1条所述数据线连接;
多个像素电极,与所述薄膜晶体管的源极区域分别连接;
栅极线驱动器,至少与多个栅极电极的一端侧连接,依次选择所述栅极线中的1条,并将脉冲状的栅极电压依次加到该选择的栅极线上;
对置电极,夹着液晶层与所述多个像素电极相对;
其特征在于:所述栅极线驱动器使所述栅极电压的后沿与前沿相比变缓来施加该栅极电压,所述栅极电压用从结束向像素电极加电压到开始向下一行的像素电极加电压的时间t的至少一半时间t/2降低。
2.按权利要求1所述的有源矩阵型液晶显示装置,其特征在于:所述栅极电压用前沿所需要的时间的至少10倍的时间降低。
3.按权利要求1或2所述的有源矩阵型液晶显示装置,其特征在于:所述栅极线驱动器还在与所述栅极线连接的最后级具有栅极缓冲器,所述栅极缓冲器至少具有使漏极区域与所述栅极线连接并且使源极区域接地的薄膜晶体管,设所述栅极线和与其连接的薄膜晶体管的栅极电极的总电阻值为R1、所述栅极线与所述数据线构成的电容和所述栅极线与所述对置电极构成的电容以及与像素电极连接的薄膜晶体管的活性层与栅极电极构成的电容的总和为C1、所述栅极缓冲器的薄膜晶体管的沟道电阻值为R2、所述栅极缓冲器的薄膜晶体管的活性层与所述栅极电极构成的电容为C2、结束向像素电极加电压到开始下一次加电压的时间为t时,则满足如下关系,即
2.5(R1+R2)·(C1+C2)<t<5(R1+R2)·(C1+C2)。
4.按权利要求1或2所述的有源矩阵型液晶显示装置,其特征在于:所述栅极线驱动器还在与所述栅极线连接的最后级具有栅极缓冲器,所述栅极缓冲器具有薄膜晶体管,所述薄膜晶体管的电流流动方向的长度L和与所述长正交的方向的宽度为W满足如下关系,即
W/L<1。
5.按权利要求1或2所述的有源矩阵型液晶显示装置,其特征在于:所述栅极线驱动器还在与所述栅极线连接的最后级具有栅极缓冲器,所述栅极缓冲器具有将源极区域与电源连接的p沟道型的薄膜晶体管和使源极区域接地的n沟道型的薄膜晶体管,设薄膜晶体管的电流流动方向的长度为L、与L正交的方向的宽度为W时,则所述p沟道型的晶体管的W/L值与所述n沟道型的晶体管的W/L值不同。
6.按权利要求5所述的有源矩阵型液晶显示装置,其特征在于:满足如下关系
即
(所述p沟道型的晶体管的W/L)/(所述n沟道型的晶体管的W/L)>1。
7.按权利要求5所述的有源矩阵型液晶显示装置,其特征在于:满足如下关系
即
(所述p沟道型的晶体管的W/L)/(所述n沟道型的晶体管的W/L)>5。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000087770A JP2001272654A (ja) | 2000-03-28 | 2000-03-28 | アクティブマトリクス型液晶表示装置 |
JP87770/2000 | 2000-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1319833A CN1319833A (zh) | 2001-10-31 |
CN1183503C true CN1183503C (zh) | 2005-01-05 |
Family
ID=18603730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011121793A Expired - Lifetime CN1183503C (zh) | 2000-03-28 | 2001-03-28 | 有源矩阵型液晶显示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7102606B2 (zh) |
EP (1) | EP1139329A3 (zh) |
JP (1) | JP2001272654A (zh) |
KR (1) | KR100461924B1 (zh) |
CN (1) | CN1183503C (zh) |
TW (1) | TW548458B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002297110A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | アクティブマトリクス型液晶表示装置の駆動方法 |
JP2003015608A (ja) * | 2001-06-22 | 2003-01-17 | Internatl Business Mach Corp <Ibm> | 画像表示装置、画像表示制御装置、表示制御方法、および信号供給方法 |
TWI251183B (en) * | 2003-05-16 | 2006-03-11 | Toshiba Matsushita Display Tec | Active matrix display device |
JP4703131B2 (ja) * | 2003-05-16 | 2011-06-15 | 東芝モバイルディスプレイ株式会社 | アクティブマトリックス型表示装置 |
JP2004341353A (ja) * | 2003-05-16 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
JP4060256B2 (ja) * | 2003-09-18 | 2008-03-12 | シャープ株式会社 | 表示装置および表示方法 |
JP4168339B2 (ja) * | 2003-12-26 | 2008-10-22 | カシオ計算機株式会社 | 表示駆動装置及びその駆動制御方法並びに表示装置 |
JP4694134B2 (ja) * | 2004-03-09 | 2011-06-08 | 株式会社 日立ディスプレイズ | 表示装置 |
US6970031B1 (en) | 2004-05-28 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | Method and apparatus for reducing charge injection in control of MEMS electrostatic actuator array |
TWI253051B (en) * | 2004-10-28 | 2006-04-11 | Quanta Display Inc | Gate driving method and circuit for liquid crystal display |
JP4752302B2 (ja) * | 2005-03-29 | 2011-08-17 | カシオ計算機株式会社 | 走査ドライバ |
JP4591258B2 (ja) * | 2005-07-29 | 2010-12-01 | エプソンイメージングデバイス株式会社 | 電気光学装置、および電子機器 |
TWI319556B (en) * | 2005-12-23 | 2010-01-11 | Chi Mei Optoelectronics Corp | Compensation circuit and method for compensate distortion of data signals of liquid crystal display device |
US8334960B2 (en) | 2006-01-18 | 2012-12-18 | Samsung Display Co., Ltd. | Liquid crystal display having gate driver with multiple regions |
KR20070076177A (ko) * | 2006-01-18 | 2007-07-24 | 삼성전자주식회사 | 액정 표시 장치 |
JP2008233536A (ja) * | 2007-03-20 | 2008-10-02 | Sony Corp | 表示装置 |
TWI431585B (zh) * | 2010-11-30 | 2014-03-21 | Au Optronics Corp | 多工式驅動電路 |
TWI418880B (zh) * | 2010-12-10 | 2013-12-11 | Au Optronics Corp | 主動式液晶面板 |
CN102622951B (zh) * | 2011-01-30 | 2015-11-18 | 联咏科技股份有限公司 | 闸极驱动器及相关的显示装置 |
CN102914925B (zh) * | 2012-10-22 | 2015-02-04 | 深圳市华星光电技术有限公司 | 液晶面板驱动电路 |
US8890791B2 (en) | 2012-10-22 | 2014-11-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Drive circuit of liquid crystal panel |
CN104809976B (zh) * | 2015-05-21 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH063647A (ja) * | 1992-06-18 | 1994-01-14 | Sony Corp | アクティブマトリクス型液晶表示装置の駆動方法 |
JPH06110035A (ja) * | 1992-09-28 | 1994-04-22 | Seiko Epson Corp | 液晶表示装置の駆動方法 |
JPH06138440A (ja) * | 1992-10-29 | 1994-05-20 | Hitachi Ltd | 表示装置及びその駆動方法 |
US5739803A (en) * | 1994-01-24 | 1998-04-14 | Arithmos, Inc. | Electronic system for driving liquid crystal displays |
JPH0815728A (ja) * | 1994-06-30 | 1996-01-19 | Sanyo Electric Co Ltd | 液晶表示装置 |
US6069602A (en) * | 1995-08-31 | 2000-05-30 | Cassio Computer Co., Ltd. | Liquid crystal display device, liquid crystal display apparatus and liquid crystal driving method |
JPH09258174A (ja) * | 1996-03-21 | 1997-10-03 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
GB9626487D0 (en) * | 1996-12-17 | 1997-02-05 | Philips Electronics Nv | Electronic devices and their manufacture |
KR100516062B1 (ko) * | 1998-03-13 | 2006-01-12 | 삼성전자주식회사 | 액정표시장치 |
JP3406508B2 (ja) * | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
KR100700415B1 (ko) * | 1998-09-19 | 2007-03-27 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스 액정표시장치 |
US6421038B1 (en) * | 1998-09-19 | 2002-07-16 | Lg. Philips Lcd Co., Ltd. | Active matrix liquid crystal display |
-
2000
- 2000-03-28 JP JP2000087770A patent/JP2001272654A/ja active Pending
-
2001
- 2001-03-27 TW TW090107132A patent/TW548458B/zh not_active IP Right Cessation
- 2001-03-28 CN CNB011121793A patent/CN1183503C/zh not_active Expired - Lifetime
- 2001-03-28 EP EP01302925A patent/EP1139329A3/en not_active Withdrawn
- 2001-03-28 US US09/820,262 patent/US7102606B2/en not_active Expired - Lifetime
- 2001-03-28 KR KR10-2001-0016185A patent/KR100461924B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010093737A (ko) | 2001-10-29 |
TW548458B (en) | 2003-08-21 |
JP2001272654A (ja) | 2001-10-05 |
EP1139329A2 (en) | 2001-10-04 |
KR100461924B1 (ko) | 2004-12-17 |
US7102606B2 (en) | 2006-09-05 |
US20010045930A1 (en) | 2001-11-29 |
CN1319833A (zh) | 2001-10-31 |
EP1139329A3 (en) | 2002-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1183503C (zh) | 有源矩阵型液晶显示装置 | |
US7936332B2 (en) | Gate driving circuit having reduced ripple effect and display apparatus having the same | |
KR101217177B1 (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
US8502764B2 (en) | Gate driving method and circuit for liquid crystal display | |
US7903068B2 (en) | Liquid crystal display and driving method thereof | |
US8456409B2 (en) | Gate drive circuit and display apparatus having the same | |
US8217926B2 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
CN1832048A (zh) | 移位寄存器及具备该移位寄存器的显示驱动装置 | |
CN1750073A (zh) | 栅极驱动单元及具有该栅极驱动单元的显示装置 | |
US20100289785A1 (en) | Display apparatus | |
US20060114209A1 (en) | Gate line driving circuit, display device having the same, and apparatus and method for driving the display device | |
CN1689067A (zh) | 用于产生驱动电压的电路和使用该电路的液晶装置 | |
CN1650226A (zh) | 液晶显示器及其驱动方法 | |
CN1862650A (zh) | 移位寄存器电路与改善稳定的方法及栅极线驱动电路 | |
CN1755765A (zh) | 移位寄存器、具备其的栅极驱动电路和显示板及其方法 | |
US20050036078A1 (en) | Liquid crystal display | |
KR20080000205A (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
JP2005091836A (ja) | 表示装置、およびその駆動回路、並びに表示方法 | |
US20080117155A1 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
CN1645465A (zh) | 液晶显示器的栅极驱动方法与电路 | |
CN1158431A (zh) | 液晶显示装置及其驱动方法 | |
KR20080104726A (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
CN1991952A (zh) | 消除显示器装置残影的方法 | |
US20100265243A1 (en) | Gate signal line driving circuit and dislay device | |
CN1799087A (zh) | 主动矩阵显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20050105 |