KR100516062B1 - 액정표시장치 - Google Patents

Abstract

표시 패널에 다수의 게이트선과 다수의 데이터선이 서로 교차하면서 정의하는 행렬 모양의 화소에 화소를 구동하는 박막 트랜지스터(TFT), 액정 커패시터(C_lc), 기생 커패시터(C_gs) 및 유지 용량용 커패시터(C_st)가 형성되어 있다. 여기서, 게이트선의 지연(delay)으로 인하여 발생하는 킥백 전압을 일정하게 하기 위하여 박막 트랜지스터의 제1 단자(게이트 전극)와 제3 단자(소스 전극) 사이에서 발생하는 기생 커패시터(C_gs)는 각각 다르게 형성되어 있다. 즉, 킥백 전압의 변화는 게이트 지연에 따라 게이트 온/오프 전압의 차(ΔV_g)의 변화로 나타나기 때문에 C_gs1 * ΔV_g1 = C_gsm * ΔV_gm 식을 만족하도록 C_gs의 값을 조절하여 액정 패널을 설계한다. 일반적으로 ΔV_gm은 ΔV_g1보다 작으므로, 게이트 신호를 입력받는 쪽의 반대편인 게이트선의 말단으로 갈수록 C_gs는 크게 설계한다. 따라서, 게이트선의 지연으로 인하여 발생하는 킥백 전압의 변화를 기생 커패시터(C_gs)를 통하여 보정하여 킥백 전압을 일정하게 함으로써 깜박거림의 편차를 줄일 수 있다.

Description

액정 표시 장치

본 발명은 액정 표시 장치에 것으로서, 더욱 상세하게는, 표시 동작을 하는 다수의 화소가 형성되어 있는 액정 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치는 표시 동작을 하는 다수의 화소가 형성되어 있으며, 이 화소들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 주사 신호를 전달하는 주사 신호선 또는 게이트선, 화상 신호를 전달하는 화상 신호선 또는 데이터선이 있으며, 각 화소는 하나의 게이트선 및 하나의 데이터선과 연결되어 있다.

그러면, 첨부한 도면을 참고로 하여 일반적인 액정 표시 장치에 대하여 더욱 자세하게 알아보면 다음과 같다.

도 1은 일반적인 전단 게이트 방식의 액정 표시 장치의 구조를 도시한 회로도이고, 도 2는 도 1에서 하나의 단위 화소에 대한 등가 회로도이다.

도 1 및 도 2에서 보는 바와 같이, 일반적인 액정 표시 장치에서 두 투명 기판으로 이루어진 표시 패널(100)에는 다수의 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)과 다수의 데이터선(D₁, D₂, ……, D_m-2, D_m-1, D_m)이 서로 교차하면서 화소(P_1,1∼P_1,m, P_2,1∼P_2,m, ……, P_(n-1),1∼P_(n-1),m, P_n,1∼P_{n, m})의 행렬을 정의하고 있다. 각각의 화소(P_1,1∼P_1,m, P_2,1∼P_2,m, ……, P_(n-1),1∼P_(n-1),m, P_n,1∼P_{n, m})에는 스위칭 소자이며, 게이트선(G₁, G₂, ……, G_n-3, G_n-2, G_n-1, G_n)과 연결되어 있는 제1 단자(게이트 전극)와, 데이터선(D₁, D₂, ……, D_m)과 연결되어 있는 제2 단자(드레인 전극)와, 그리고 액정 커패시터(C_lc)의 일측 단자와 연결되어 있는 제3 단자(소스 전극)로 이루어진 박막 트랜지스터(TFT)가 형성되어 있다. 여기서, 액정 커패시터(C_lc)의 타측 단자는 액정 패널(100)의 두 기판 중 한 기판에 형성되어 있는 공통 전극(C_com)과 연결되어 있으며, 박막 트랜지스터(TFT)의 제1 단자와 제3 단자 사이에는 기생 커패시터(C_gs)의 양단자가 각각 연결되어 있다. 그리고 각각의 화소(P_1,1∼P_1,m, P_2,1∼P_2,m, ……, P_(n-1),1∼P_(n-1),m, P_n,1∼P_{n, m})에는 일측 단자가 박막 트랜지스터(TFT)의 제3 단자와 연결되어 있고 타측 단자는 전단의 게이트선(G₁, G₂, ……, G_n-2, G_n-1)과 연결되어 있는 유지 용량용 커패시터(C_st)가 형성되어 있다. 또한 첫 번째 화소행(P_1,1∼P_1,m)에 형성되어 있는 유지 용량용 커패시터(C_st)의 타측 단자는 첫 번째 게이트선(G₁)의 상단에 추가로 형성되어 있는 0번 게이트선(G₀)과 연결되어 있다.

또한, 도 1을 보면, 액정 패널(100)의 하측에는 다수의 데이터선(D₁, D₂, ……, D_m-2, D_m-1, D_m)에 화상 신호를 인가하는 데이터 구동 회로(200)가 다수의 데이터선(D₁, D₂, ……, D_m-2, D_m-1, D_m)과 연결되어 있고 액정 패널(100)의 좌측에는 다수의 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)에 주사 신호를 인가하는 게이트 구동 집적 회로(300)와 다수의 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)과 연결되어 있다.

이때, 박막 트랜지스터(TFT)에서 발생하는 기생 커패시터(C_gs)는 게이트 전압(V_g)이 온 전압(V_on)에서 오프 전압(V_off)으로 변할 때, 데이터 전압(V_p)을 낮추는 쪽으로만 작용한다 (도 3 참조). 이때, 낮추는 정도를 킥백 전압(kickback voltage, ΔV_k)이라고 하며, ΔV_k는 다음과 같은 식(1)으로 표현한다.

ΔV_k = (C_gs * ΔV_g) / (C_st + C_gs + C_lc) -------------(1)

이때, ΔV_g는 게이트 온/오프 전압(V_off, V_on)의 차이다. 이와 같은 식에서 볼 수 있는 바와 같이, ΔV_k는 C_gs와 ΔV_g에 비례하고, C_st>>C_gs, _Clc라고 가정하면 C_st에 반비례한다. 여기서, C_gs와 C_st는 액정 패널(100)의 전면에서 일정한 값을 가진다. 그러나, 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)이 가지는 저항 성분과 정전 용량 성분(C_st, C_gs)으로 인한 지연 때문에 ΔV_g는 변하게 된다. 즉, 도 3에 나타낸 것처럼 첫 번째 화소열(P_1,1, ……, P_n-2,1, P_n-1,1, P_n,1)에 인가된 게이트 신호(V_g1)는 m 번째 화소열(P_1,1, ……, P_n-2,1, P_n-1,1, P_n,1)에 인가된 게이트 신호(V_gm)와 다르게 왜곡된다. 그 이유는 각 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)의 말단으로 갈수록 게이트 신호(V_g)가 거치는 저항 성분과 정전 용량 성분이 많아지기 때문이다. 따라서, 킥백 전압(ΔV_k)은 액정 패널(100)의 우측으로 갈수록 심하게 변하며, 이러한 이유로 액정 패널(100)의 좌우에서는 깜박거림(flicker)의 편차가 발생한다. 이는 액정 패널(100)이 대형화 및 고해상도로 되어감에 따라 더욱 심하게 나타난다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 액정 패널에서 발생하는 깜박거림의 편차를 줄이기 위하여 킥백 전압을 일정하게 하여 제품의 표시 특성을 균일하게 하는 것이다.

이러한 목적을 위해서 본 발명에서는 킥백 전압을 일정하게 하기 위하여 게이트선의 지연에 의한 ΔV_g의 차이를 C_gs의 변화를 통하여 보상한다.

이때, 각 게이트선의 말단으로 갈수록 게이트 온/오프 전압 차는 작아지므로 기생 커패시터 C_gs는 각 게이트선의 끝으로 갈수록 크게, 즉 게이트 게이트 신호를 인가하는 게이트 구동부(도시하지 않음)로부터 멀어질수록 크게 한다.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

앞에서 설명한 바와 같이, ΔV_g의 변화로 인한 깜박거림의 편차는 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)이 가지는 저항 성분과 정전 용량 성분(C_st, C_gs)으로 인한 지연 때문에 발생한다. 식1을 볼 때, 킥백 전압ΔV_k을 일정하게 하려면 ΔV_g의 변화에 대하여 C_st의 값을 변화시키거나 C_gs의 값을 변화시키거나 하는 두 가지 방법이 있다.

이때, C_st는 투명한 화소 전극과 게이트선을 절연층을 사이에 두고 서로 중첩하도록 형성함으로써 만들어진다. 그러므로, C_st의 값을 변화시키기 위해서는 화 소 전극과 게이트선이 중첩되는 면적을 변화시켜하는데, 이러한 방법은 액정 패널의 개구율에 영향을 미치게 되므로 휘도를 증가 또는 감소시켜 액정 패널의 균일성에 나쁜 영향을 미치게 된다.

따라서, C_gs의 값을 조절하여 ΔV_g의 편차를 보상하는 것이 바람직하다.

도 1, 도 3 및 식(1)을 참조하여 첫 번째 화소 열에서 발생하는 킥백 전압(V_k1)을 식(2)과 같이 나타낼 수 있으며, m 번째 화소 열에서 발생하는 킥백 전압(V_km)을 식(3)과 같이 나타낼 수 있다.

ΔV_k1 = (C_gs1 * ΔV_g1) / (C_st + C_gs1 + C_lc) -------------(2)

ΔV_km = (C_gs1 * ΔV_gm) / (C_st + C_gsm + C_lc) -------------(3)

여기서, 킥백 전압의 편차를 없애기 위해서는 ΔV_k1은 ΔV_km와 동일해야 한다. 즉,

(C_gs1 * ΔV_g1) / (C_st + C_gs1 + C_lc) = (C_gsm * ΔV_gm) / (C_st + C_gsm + C_lc)

이다.

여기서, C_st >> C_gs, C_lc이므로, C_st + C_gs1 + C_lc ≒ C_st + C_gsm + C_lc ≒C_st라고 놓는다면, 식(4)과 같이 표현할 수 있다.

C_gs1 * ΔV_g1 = C_gsm * ΔV_gm -------------(4)

따라서, C_gs1과 C_gsm은 식(4)과 같은 조건을 만족하도록 액정 패널을 설계하는 것이 바람직하다.

일반적으로 ΔV_gm은 ΔV_g1보다 작으므로, 각 게이트선(G₁, G₂, …… , G_n-2, G_n-1, G_n)의 말단으로 갈수록 C_gs는 크게 설계한다.

즉, 알려진 바와 같이, 일반적으로 정전 용량은 유전율과 면적에 비례하고, 두께에 반비례한다. 따라서, 기생 용량(Cgs)의 경우에 게이트 전극과 소스 전극의 중첩 면적을 증가시키거나, 그 사이의 절연층의 두께를 점차 감소시켜 말단으로 갈수록 기생 용량(Cgs)의 크기를 증가시킬 수 있다.

따라서 본 발명에 따른 액정 표시 장치에서는 액정 패널의 모든 화소에서 게이트선의 지연으로 인하여 발생하는 킥백 전압의 변화를 기생 커패시터(C_gs)를 통하여 보정하여 각 게이트선의 좌우의 킥백 전압을 일정하게 함으로써 깜박거림의 편차를 줄일 수 있다. 이를 통하여 전체적으로 균일한 화면을 표시할 수 있어 제품의 특성을 향상시키는 효과가 있다.

도 1은 일반적인 전단 게이트 방식의 액정 표시 장치의 구조를 도시한 등가회로도,

도 2는 도 1에서 하나의 단위 화소에 대한 등가 회로도이고,

도 3은 게이트선에 인가되는 게이트 온/오프 전압 및 이들의 차를 도시한 파형도이다.

Claims (2)

1. 각각 화소 전극이 형성되어 있으며, 표시 패널에 게이트 구동 집적 회로와 일단이 연결되어 있는 다수의 게이트선과 데이터 구동 집적 회로와 일단이 연결되어 있는 다수의 데이터선이 서로 교차하면서 정의하는 행렬 모양의 다수의 화소,

   상기 게이트선과 연결되어 있으며, 상기 화소 열을 단위로 구동하는 게이트 온/오프 신호를 전달하는 게이트 전극, 상기 데이터선과 연결되어 데이터 신호를 전달하는 드레인 전극 및 상기 데이터 신호를 전달받아 상기 화소 전극에 전달하는 소스 전극으로 이루어진 박막 트랜지스터(TFT),

   일측 단자는 상기 화소 전극과 연결되어 있으며, 타측 단자는 상기 액정 패널의 두 기판 중 한 기판에 형성되어 있는 공통 전극과 연결되어 있는 액정 커패시터(C_lc), 그리고

   상기 박막 트랜지스터의 소스 전극과 게이트 전극 사이에서 발생하며, 상기 다수의 화소에 각각 다른 크기의 용량을 가지는 기생 커패시터(C_gs)

   를 포함하며,

   상기 화소의 상기 기생 커패시터(C_gs)는 상기 각 게이트선의 끝으로 갈수록 커지는

   액정 표시 장치.
2. 제1항에서,

   상기 게이트 온/오프 전압 차(ΔV_g)와 상기 기생 커패시터(C_gs)의 곱은 각각의 화소에서 동일한 액정 표시 장치.