CN110632800A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110632800A
CN110632800A CN201910544813.XA CN201910544813A CN110632800A CN 110632800 A CN110632800 A CN 110632800A CN 201910544813 A CN201910544813 A CN 201910544813A CN 110632800 A CN110632800 A CN 110632800A
Authority
CN
China
Prior art keywords
tft array
gate
source
lines
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910544813.XA
Other languages
English (en)
Inventor
川村徹也
今城由博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN110632800A publication Critical patent/CN110632800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置，在包括多个TFT阵列的显示装置中降低多个TFT阵列间的边界的视觉识别性，提高设计性。本公开的显示装置包括第一基板以及形成于所述第一基板的第一TFT阵列和第二TFT阵列，所述第一TFT阵列包括沿第一方向延伸的多个第一栅极线以及沿与所述第一方向交叉的第二方向延伸的多个第一源极线，所述第二TFT阵列包括沿所述第一方向和所述第二方向中的任一方延伸的多个第二栅极线以及沿所述第一方向和所述第二方向中的另一方延伸的多个第二源极线，所述第一TFT阵列和所述第二TFT阵列相互电绝缘，在所述第一方向上彼此相邻配置。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
在下述专利文献1中公开了如下一种显示装置：该显示装置包括分别形成于不同的基板的多个显示面板。各显示面板具有包括TFT(Thin Film Transistor)阵列的显示区域以及在该显示区域的周围形成的框缘区域，通过将多个显示面板的框缘区域重叠配置来构成一个显示装置。
现有技术文献
专利文献
专利文献1：日本特开2015-180924号公报
发明内容
发明要解决的问题
在上述结构中，在多个显示面板间存在框缘区域，因此造成以下问题：多个TFT阵列间的边界显眼，设计性变差。
本发明是鉴于上述问题点而完成的，其目的在于：在包括多个TFT阵列的显示装置中降低多个TFT阵列间的边界的视觉识别性，提高设计性。
用于解决问题的方案
为了解决上述问题，本公开所涉及的显示装置包括第一基板以及形成于所述第一基板的第一TFT阵列和第二TFT阵列，其中，所述第一TFT阵列包括沿第一方向延伸的多个第一栅极线以及沿与所述第一方向交叉的第二方向延伸的多个第一源极线，所述第二TFT阵列包括沿所述第一方向和所述第二方向中的任一方延伸的多个第二栅极线以及沿所述第一方向和所述第二方向中的另一方延伸的多个第二源极线，所述第一TFT阵列和所述第二TFT阵列相互电绝缘，在所述第一方向上彼此相邻配置。
发明的效果
根据本公开所涉及的显示装置，在包括多个TFT阵列的显示装置中，能够降低多个TFT阵列间的边界的视觉识别性，提高设计性。
附图说明
图1是表示第一实施方式所涉及的显示装置的结构的示意图。
图2是对图1中的第一TFT阵列与第二TFT阵列的边界部分进行放大得到的示意图。
图3是表示第一实施方式的其它实施例所涉及的显示装置的结构的示意图。
图4是表示第一基板的沿着图3中的第一栅极线的垂直截面的一部分的截面图。
图5是对图3中的第一TFT阵列与第二TFT阵列的边界部分进行放大得到的示意图。
图6是表示第一实施方式的其它实施例所涉及的显示装置的结构的示意图。
图7是表示第一实施方式的其它实施例所涉及的显示装置的结构的示意图。
图8是表示第一实施方式所涉及的第一基板中的沿第二方向延伸的端边弯曲的例子的示意图。
图9是对图7中的第一TFT阵列与第三TFT阵列的边界部分进行放大得到的示意图。
图10是表示第一实施方式的其它实施例所涉及的显示装置的结构的示意图。
图11是表示第一实施方式所涉及的第一基板中的沿第一方向延伸的端边弯曲的例子的示意图。
图12是对图10中的第一TFT阵列与第三TFT阵列的边界部分进行放大得到的示意图。
图13是用于说明驱动率的示意图。
图14是用于说明驱动率的示意图。
图15是表示第一实施方式的其它实施例所涉及的显示装置的结构的示意图。
图16是表示第一实施方式所涉及的显示装置的公共电极的配置的示意图。
图17是表示第一实施方式所涉及的显示装置中的色阶特性的概念图。
图18是表示第一实施方式所涉及的显示装置中的来自栅极驱动器的输出电压与时间的关系的概念图。
图19是表示第一实施方式所涉及的液晶层与密封构件的配置例的示意图。
图20是表示第一实施方式的其它实施例所涉及的液晶层与密封构件的配置例的示意图。
图21是表示第一实施方式的其它实施例所涉及的液晶层与密封构件的配置例的示意图。
附图标记说明
1：显示装置；SUB：第一基板；AR1：第一TFT阵列；AR2：第二TFT阵列；AR3：第三TFT阵列；GL：栅极线；SL：源极线；TFT：薄膜晶体管；PIT：像素电极；GL1：第一栅极线；SL1：第一源极线；GD1：第一栅极引出线；GL2：第二栅极线；SL2：第二源极线；GD2：第二栅极引出线；GL3：第三栅极线；SL3：第三源极线；GD3：第三栅极引出线；SDR1：第一源极驱动器；GDR1：第一栅极驱动器；SDR2：第二源极驱动器；GDR2：第二栅极驱动器；SDR3：第三源极驱动器；GDR3：第三栅极驱动器；CIT：公共电极；CIT1：第一公共电极；CIT2：第二公共电极；CIT3：第三公共电极；ED1：第一端边；ED2：第二端边；ED3：第三端边；ED4：第四端边；GS1：第一玻璃基板；IF1：第一绝缘膜；IF2：第二绝缘膜；IF3：第三绝缘膜；CH：接触孔；AF1：第一取向膜；GS2：第二玻璃基板；AF2：第二取向膜；SUB2：相向基板；LC：液晶层；LC1：第一液晶层；LC2：第二液晶层；LC3：第三液晶层；L：密封构件；L1：第一密封构件；L2：第二密封构件；L3：第三密封构件；TCON1：第一定时控制器；TCON2：第二定时控制器。
具体实施方式
[第一实施方式]
下面，使用附图来说明本公开的第一实施方式所涉及的显示装置1。此外，在本实施方式中，说明显示装置1为液晶显示装置的例子，但是本发明所涉及的显示装置1并不限定于液晶显示装置，例如也可以是有机EL(电致发光)显示装置。
图1是表示本公开的第一实施方式所涉及的显示装置1的结构的示意图。如图1所示，本实施方式所涉及的显示装置1包括作为薄膜晶体管基板的第一基板SUB以及在该第一基板SUB内形成的第一TFT阵列AR1和第二TFT阵列AR2。第一TFT阵列AR1包括沿第一方向延伸的多个第一栅极线GL1以及沿与第一方向交叉的第二方向延伸的多个第一源极线SL1。第二TFT阵列AR2包括沿第一方向延伸的多个第二栅极线GL2以及沿第二方向延伸的多个第二源极线SL2。此外，显示装置1包括与第一基板SUB相向地配置且包括彩色滤光片等的相向基板以及配置在相向基板与第一基板SUB之间的液晶层。关于液晶层的配置例，使用图19、图20以及图21在后面叙述。
第一TFT阵列AR1和第二TFT阵列AR2在第一方向上彼此相邻配置。另外，第一TFT阵列AR1与第二TFT阵列AR2相互电绝缘。即，向第一TFT阵列AR1提供源极信号的第一源极驱动器SDR1及向第一TFT阵列AR1提供栅极信号的第一栅极驱动器GDR1与向第二TFT阵列AR2提供源极信号的第二源极驱动器SDR2及向第二TFT阵列AR2提供栅极信号的第二栅极驱动器GDR2没有电连接。
像这样，设为在第一基板SUB内形成第一TFT阵列AR1和第二TFT阵列AR2的结构，因此能够实现不易视觉识别第一TFT阵列AR1与第二TFT阵列AR2之间的边界的结构。
另外，设为各TFT阵列(在图1所示的例子中为第一TFT阵列AR1和第二TFT阵列AR2)分别与不同的驱动电路(在图1所示的例子中为第一源极驱动器SDR1、第一栅极驱动器GDR1、第二源极驱动器SDR2以及第二栅极驱动器GDR2)连接的结构，因此能够超越各驱动电路中的像素数的制约，来增加作为显示装置1整体的像素数。另外，无需为了使对第一源极驱动器SDR1和第一栅极驱动器GDR1的驱动进行控制的第一定时控制器(timingcontroller)TCON1与对第二源极驱动器SDR2和第二栅极驱动器GDR2的驱动进行控制的第二定时控制器TCON2同步而用布线将两者连接，也能够使用通用的定时控制器来作为第一定时控制器TCON1和第二定时控制器TCON2。
并且，第一TFT阵列AR1与第二TFT阵列AR2相互电绝缘，因此即使在第一TFT阵列AR1和第二TFT阵列AR2中的一方产生了某种不良状况(例如，驱动电路的故障等)那样的情况下，也能够抑制对另一方的影响(例如，成为不显示状态)。
此外，在图1所示的例子中，第一基板SUB具有沿第一方向延伸的第一端边ED1和第二端边ED2以及沿第二方向延伸的第三端边ED3和第四端边ED4。第一端边ED1和第二端边ED2彼此相向地配置，第三端边ED3和第四端边ED4彼此相向地配置。
向第一源极线SL1提供源极信号的第一源极驱动器SDR1沿着第一端边ED1配置。向第一栅极线GL1提供栅极信号的第一栅极驱动器GDR1沿着第三端边ED3配置。向第二源极线SL2提供源极信号的第二源极驱动器SDR2沿着第一端边ED1配置。向第二栅极线GL2提供栅极信号的第二栅极驱动器GDR2沿着第四端边ED4配置。
根据本实施方式所示的显示装置1的结构，将用于进行图像显示的各驱动电路(第一源极驱动器SDR1、第一栅极驱动器GDR1、第二源极驱动器SDR2以及第二栅极驱动器GDR2)沿着第一基板SUB中的某个端边地配置，由此能够实现在第一TFT阵列AR1与第二TFT阵列AR2之间不配置各驱动电路的结构。
此外，在图1所示的例子中，列举了各驱动电路形成在与第一基板SUB分体的薄膜上的所谓COF(Chip on Film：薄膜覆晶)的结构为例来进行了说明，但是本发明不限定于该结构。例如，也可以采用第一基板SUB包括玻璃基板、且在第一基板SUB上形成各驱动电路的所谓COG(Chip on Glass：玻璃覆晶)的结构。在COF的结构的情况下，各驱动电路配置在第一基板SUB的某个端边的外侧，在COG的结构的情况下，各驱动电路配置在第一基板SUB的某个端边的内侧。不论在COF、COG哪个结构中，各驱动电路均以沿着第一基板SUB的某个端边的方式配置。另外，在图3以后所示的例子中也同样，可以采用COF、COG中的任意的结构。
图2是对图1示出的第一TFT阵列AR1与第二TFT阵列AR2的边界部分进行放大得到的示意图。如图2所示，多个第一栅极线GL1与多个第二栅极线GL2分别沿第一方向延伸，双方以相同的间隔配置。即，设为以下结构：以夹着像素电极PIT的方式相邻的2个第一栅极线GL1间的第二方向上的距离与以夹着像素电极PIT的方式相邻的2个第二栅极线GL2间的第二方向上的距离相等。另外，在图1和图2所示的例子中，设为以下结构：在第一TFT阵列AR1中以夹着像素电极PIT的方式相邻的2个第一源极线SL1间的第一方向上的距离与在第二TFT阵列AR2中以夹着像素电极PIT的方式相邻的2个第二源极线SL2间的第一方向上的距离相等。另外，设为以下结构：多个第一源极线SL1中的最靠近第二TFT阵列AR2的第一源极线SL1同多个第二源极线SL2中的最靠近第一TFT阵列AR1的第二源极线SL2在第一方向上的距离与在第一TFT阵列AR1中以夹着像素电极PIT的方式相邻的2个第一源极线SL1间的第一方向上的距离相等。通过设为这种结构，能够进一步降低第一TFT阵列AR1与第二TFT阵列AR2的边界的视觉识别性。此外，在图1中，为了方便图示，图示了有限条数的源极线、栅极线，但是实际上，显示装置1也可以具有更多条数的源极线、栅极线。
此外，在图1所示的例子中，示出了将第一源极驱动器SDR1和第二源极驱动器SDR2配置成沿着第一端边ED1的例子，但是也可以设为将第一源极驱动器SDR1、第二源极驱动器SDR2中的至少一方配置成沿着第二端边ED2的结构。但是，通过将第一源极驱动器SDR1和第二源极驱动器SDR2设为沿着共同的端边(第一端边ED1或者第二端边ED2)的结构，能够实现框缘区域的省空间化，从而是期望的。
此外，如图3所示，也可以设为以下结构：第一TFT阵列AR1包括沿第二方向延伸、且与多个第一栅极线GL1连接的多个第一栅极引出线GD1。第一栅极引出线GD1在相邻的2个第一源极线SL1间延伸。多个第一栅极引出线GD1与第一栅极驱动器GDR1连接。
图4是表示第一基板SUB的沿着图3中的第一栅极线GL1的垂直截面的一部分的截面图。如图4所示，在第一玻璃基板GS1上形成的多个第一栅极线GL1与多个第一栅极引出线GD1之间插入有第一绝缘膜IF1。1个第一栅极引出线GD1与1个第一栅极线GL1经由该第一绝缘膜IF1上形成的接触孔CH来电连接。从第一栅极驱动器GDR1输出的栅极信号经由多个第一栅极引出线GD1被提供到多个第一栅极线GL1。在本实施方式中，多个第一源极线SL1与多个第一栅极引出线GD1形成于同一层，并以覆盖多个第一源极线SL1和多个第一栅极引出线GD1的方式形成有第二绝缘膜IF2。在第二绝缘膜IF2的显示面侧形成有公共电极CIT，在公共电极CIT的显示面侧形成有像素电极PIT。在公共电极CIT与像素电极PIT之间插入有第三绝缘膜IF3。在第三绝缘膜IF3的显示面侧，以覆盖像素电极PIT的方式形成有第一取向膜AF1。在第一取向膜AF1的显示面侧配置有液晶层LC。在液晶层LC的显示面侧配置有包括第二取向膜AF2和第二玻璃基板GS2的相向基板SUB2。此外，也可以设为以下结构：在第二玻璃基板GS2与第二取向膜AF2之间配置有彩色滤光片、黑矩阵(black matrix)。
通过如上述图3示出的那样设为第一TFT阵列AR1包括多个第一栅极引出线GD1的结构，能够将第一栅极驱动器GDR1沿着沿第一方向延伸的第一端边ED1或第二端边ED2配置。作为其结果，能够实现各驱动电路不沿着沿第二方向延伸的端边(在图3所示的例子中为第三端边ED3)配置的结构，能够实现沿着该沿第二方向延伸的端边的框缘区域的进一步省空间化，从而是期望的。
但是，如图1示出的那样，设为各TFT阵列不具有栅极引出线的结构能够降低布线电容，因此从高速驱动的观点而言是期望的。
此外，在该图3所示的例子中，示出了第二栅极驱动器GDR2沿着沿第二方向延伸的第四端边ED4配置、第二源极驱动器SDR2沿着沿第一方向延伸的端边(在图3所示的例子中为第一端边ED1)配置的例子，但是也可以设为第一源极驱动器SDR1、第一栅极驱动器GDR1以及第二源极驱动器SDR2中的至少一个以沿着第二端边ED2的方式配置的结构。但是，通过将第一源极驱动器SDR1、第一栅极驱动器GDR1以及第二源极驱动器SDR2设为沿着共同的端边(第一端边ED1或者第二端边ED2)的结构，能够实现框缘区域的省空间化，从而是期望的。
图5是对图3示出的第一TFT阵列AR1与第二TFT阵列AR2的边界部分进行放大得到的示意图。在图5所示的例子中，设为以下结构：在第一TFT阵列AR1中，以沿第一方向排列的每3个像素电极PIT配置一条第一栅极引出线GD1的比例来配置第一栅极引出线GD1。第一栅极引出线GD1经由接触孔CH来与第一栅极线GL1电连接。另外，在图5所示的例子中，设为以下结构：以夹着像素电极PIT的方式相邻的2个第一栅极线GL1间的第二方向上的距离与以夹着像素电极PIT的方式相邻的2个第二栅极线GL2间的第二方向上的距离相等。另外，设为以下结构：在第一TFT阵列AR1中夹着沿第一方向排列的3个像素电极PIT的2个第一源极线SL1在第一方向上的距离与在第二TFT阵列AR2中夹着沿第一方向排列的3个像素电极PIT的2个第二源极线SL2在第一方向上的距离相等。在边界部分也同样，设为以下结构：夹着沿第一方向排列的3个像素电极PIT的1个第一源极线SL1同1个第二源极线SL2之间的第一方向上的距离与夹着沿第一方向排列的3个像素电极PIT的2个第二源极线SL2间的第一方向上的距离相等。例如，设为以下结构：多个第二源极线SL2中的最靠近第一TFT阵列AR1的第二源极线SL2与配置为同该第二源极线SL2夹着沿第一方向排列的3个像素电极的第一源极线SL1之间的第一方向上的距离等于最靠近第一TFT阵列AR1的第二源极线SL2与配置为同该第二源极线SL2夹着沿第一方向排列的3个像素电极的其它第二源极线SL2之间的第一方向上的距离。第一TFT阵列AR1包括第一栅极引出线GD1。另一方面，第二TFT阵列AR2不包括栅极引出线。其结果，成为以下结构：第一TFT阵列AR1中的像素电极PIT在第一方向上的宽度与第二TFT阵列AR2中的像素电极PIT在第一方向上的宽度相等。此外，在图3中，为了方便图示，图示了有限条数的源极线、栅极线，但是实际上，显示装置1也可以具有更多条数的源极线、栅极线。
并且，如图6所示，也可以设为以下结构：显示装置1还包括第三TFT阵列AR3，该第三TFT阵列AR3与第一TFT阵列AR1相邻，配置在相对于第一TFT阵列AR1而言与第二TFT阵列AR2相反的一侧。在图6所示的例子中，第三TFT阵列AR3包括沿第一方向延伸的多个第三栅极线GL3以及沿第二方向延伸的多个第三源极线SL3。这样，在本实施方式中，TFT阵列是指包括多个源极线和多个栅极线以及与它们连接的多个薄膜晶体管的结构，另外，TFT阵列也可以还包括多个栅极引出线。
第三TFT阵列AR3形成在与第一TFT阵列AR1、第二TFT阵列AR2共同的第一基板SUB内，且与第一TFT阵列AR1及第二TFT阵列AR2电绝缘。即，第三TFT阵列AR3中包括的第三源极驱动器SDR3和第三栅极驱动器GDR3与第一TFT阵列AR1中包括的第一源极驱动器SDR1、第一栅极驱动器GDR1以及第二TFT阵列AR2中包括的第二源极驱动器SDR2、第二栅极驱动器GDR2不连接。
像这样，设为将第一TFT阵列AR1、第二TFT阵列AR2以及第三TFT阵列AR3形成在第一基板SUB内的结构，因此能够实现不易视觉识别3个TFT阵列间的边界的结构。
另外，由于设为各TFT阵列分别与不同的驱动电路连接的结构，因此能够超越各驱动电路中的像素数的制约，来增加作为显示装置1整体的像素数。
并且，由于第一TFT阵列AR1、第二TFT阵列AR2以及第三TFT阵列AR3相互电绝缘，因此即使在第一TFT阵列AR1、第二TFT阵列AR2以及第三TFT阵列AR3中的任一个中发生了某种不良状况那样的情况下，也能够抑制对其它TFT阵列的影响。
在图6所示的例子中，向多个第三栅极线GL3提供栅极信号的第三栅极驱动器GDR3沿着第一基板SUB的端边中的、与第二栅极驱动器GDR2沿着配置的端边(在图6所示的例子中为第四端边ED4)相向的端边(在图6所示的例子中为第三端边ED3)配置。另外，向多个第三源极线SL3提供源极信号的第三源极驱动器SDR3沿着第一基板SUB的端边中的、沿第一方向延伸的端边(在图6所示的例子中为第一端边ED1)配置。
这样，根据本实施方式所示的显示装置1的结构，将用于进行图像显示的各驱动电路(第一源极驱动器SDR1、第一栅极驱动器GDR1、第二源极驱动器SDR2、第二栅极驱动器GDR2、第三源极驱动器SDR3以及第三栅极驱动器GDR3)以沿着第一基板SUB的某个端边的方式配置，由此能够实现在第一TFT阵列AR1、第二TFT阵列AR2以及第三TFT阵列AR3之间不配置各驱动电路的结构。
此外，如图7所示，也可以设为以下结构：第二TFT阵列AR2还包括沿第二方向延伸、且与多个第二栅极线GL2连接的多个第二栅极引出线GD2。第二栅极引出线GD2在相邻的2个第二源极线SL2间延伸。多个第二栅极引出线GD2与第二栅极驱动器GDR2连接，从第二栅极驱动器GDR2输出的栅极信号经由多个第二栅极引出线GD2被提供到多个第二栅极线GL2。
通过设为这种结构，能够将第二栅极驱动器GDR2沿着沿第一方向延伸的第一端边ED1或第二端边ED2配置。作为其结果，能够实现各驱动电路不沿着沿第二方向延伸的端边(在图7所示的例子中为第四端边ED4)配置的结构，能够实现框缘区域的进一步省空间化，从而是期望的。
同样地，如图7所示，也可以设为以下结构：第三TFT阵列AR3还包括沿第二方向延伸、且与多个第三栅极线GL3连接的多个第三栅极引出线GD3。第三栅极引出线GD3在相邻的2个第三源极线SL3间延伸。多个第三栅极引出线GD3与第三栅极驱动器GDR3连接，从第三栅极驱动器GDR3输出的栅极信号经由多个第三栅极引出线GD3被提供到多个第三栅极线GL3。
通过设为这种结构，能够将第三栅极驱动器GDR3沿着沿第一方向延伸的第一端边ED1或第二端边ED2配置。作为其结果，能够实现各驱动电路不沿着沿第二方向延伸的端边(在图7所示的例子中为第三端边ED3)配置的结构，能够实现框缘区域的进一步省空间化，从而是期望的。
另外，通过设为将各驱动电路配置成仅沿着沿第一方向延伸的端边、而不沿着沿第二方向延伸的端边配置各驱动电路的结构，能够扩大显示装置1能够采取的形状的可应用范围。例如，在如图8所示那样在第一基板SUB中沿第二方向延伸的端边(第三端边ED3、第四端边ED4)向与第一方向及第二方向交叉的第三方向弯曲那样的结构中，难以沿着沿第二方向延伸的端边配置各驱动电路。但是，通过如图7示出的那样设为各驱动电路不沿着沿第二方向延伸的端边配置的结构，能够避开弯曲的端边来配置各驱动电路，因此能够应用于在第一基板SUB中沿第二方向延伸的端边向第三方向弯曲那样的结构。
此外，在图7所示的例子中，示出了各驱动电路沿着第一端边ED1配置的例子，但是也可以设为将各驱动电路中的至少一个配置成沿着第二端边ED2的结构。但是，通过将各驱动电路设为沿着共同的端边(第一端边ED1或者第二端边ED2)的结构，能够实现框缘区域的省空间化，从而是期望的。
但是，如图6示出的那样设为第二TFT阵列AR2、第三TFT阵列AR3不具有第二栅极引出线GD2、第三栅极引出线GD3的结构能够降低布线电容，因此从高速驱动的观点而言是期望的。因而，在需要对第二TFT阵列AR2、第三TFT阵列AR3进行高速驱动的情况下，期望的是如图6示出的那样设为以下那样的结构。首先，关于配置在其它2个以上的TFT阵列间的第一TFT阵列AR1(也可以还包括其它TFT阵列)，设置沿第二方向延伸的第一栅极引出线GD1。接着，将第一源极驱动器SDR1、第一栅极驱动器GDR1配置成沿着沿第一方向延伸的端边(第一端边ED1或者第二端边ED2)。而且，关于与第一基板SUB的沿第二方向延伸的端边(第三端边ED3或者第四端边ED4)相邻配置的第二TFT阵列AR2、第三TFT阵列AR3，不设置在相邻的2条第二源极线SL2间延伸的第二栅极引出线GD2、在相邻的2条第三源极线SL3间延伸的第三栅极引出线GD3。而且，将各驱动电路(第二栅极驱动器GDR2、第二源极驱动器SDR2、第三栅极驱动器GDR3以及第三源极驱动器SDR3)配置成沿着第一基板SUB的某个端边。通过设为这种结构，能够同时实现不在各TFT阵列间配置各驱动电路的结构以及降低与第一基板SUB的沿第二方向延伸的端边相邻配置的TFT阵列中的布线电容的结构。
图9是对图7示出的第一TFT阵列AR1与第三TFT阵列AR3的边界部分进行放大得到的示意图。在图9所示的例子中，设为以下结构：在第一TFT阵列AR1中，以沿第一方向排列的每3个像素电极PIT配置2条第一栅极引出线GD1的比例配置第一栅极引出线GD1，在第三TFT阵列AR3中，以沿第一方向排列的每3个像素电极PIT配置1条第三栅极引出线GD3的比例配置第三栅极引出线GD3。在第一TFT阵列AR1中，在沿第一方向排列的多个像素电极PIT中的相邻的两个像素电极PIT之间交替地排列有第一源极线SL1和第一栅极引出线GD1。在第三TFT阵列AR3中，在沿第一方向排列的多个像素电极PIT中的相邻的两个像素电极PIT之间按顺序重复排列有1条第三源极线SL3、1条第三源极线SL3、1条第三源极线SL3以及1条第三栅极引出线GD3。第一栅极引出线GD1经由接触孔CH来与第一栅极线GL1电连接，第三栅极引出线GD3经由接触孔CH来与第三栅极线GL3电连接。在图9所示的例子中，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一栅极线GL1的条数比配置有第三TFT阵列AR3的区域中的每单位面积的第三栅极线GL3的条数多。同样地，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一栅极线GL1的条数比配置有第二TFT阵列AR2的区域中的每单位面积的第二栅极线GL2的条数多。另外，在图9所示的例子中，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一源极线SL1的条数比配置有第三TFT阵列AR3的区域中的每单位面积的第三源极线SL3的条数少。同样地，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一源极线SL1的条数比配置有第二TFT阵列AR2的区域中的每单位面积的第二源极线SL2的条数少。另外，在图9所示的例子中，为以下结构：在第一TFT阵列AR1中夹着1个像素电极PIT的2个第一栅极线GL1在第二方向上的距离比在第三TFT阵列AR3中夹着1个像素电极PIT的2个第三栅极线GL3在第二方向上的距离小。同样地，为以下结构：在第一TFT阵列AR1中夹着1个像素电极PIT的2个第一栅极线GL1在第二方向上的距离比在第二TFT阵列AR2中夹着1个像素电极PIT的2个第二栅极线GL2在第二方向上的距离小。此外，在图7中，为了方便图示，图示了有限条数的源极线、栅极线，但是实际上，显示装置1也可以具有更多条数的源极线、栅极线。
此外，如图10所示，也可以设为以下结构：在第二TFT阵列AR2中，多个第二源极线SL2沿第一方向延伸，多个第二栅极线GL2沿第二方向延伸，多个第二栅极引出线GD2沿第一方向延伸。
通过设为这种结构，能够将第二源极驱动器SDR2和第二栅极驱动器GDR2沿着沿第二方向延伸的端边(在图10所示的例子中为第四端边ED4)配置。
同样地，如图10所示，也可以设为以下结构：在第三TFT阵列AR3中，多个第三源极线SL3沿第一方向延伸，多个第三栅极线GL3沿第二方向延伸，多个第三栅极引出线GD3沿第一方向延伸。
通过设为这种结构，能够将第三源极驱动器SDR3和第三栅极驱动器GDR3沿着沿第二方向延伸的端边(在图10所示的例子中为第三端边ED3)配置。
这样，将与第二TFT阵列AR2和第三TFT阵列AR3连接的各驱动电路(第二源极驱动器SDR2、第二栅极驱动器GDR2、第三源极驱动器SDR3以及第三栅极驱动器GDR3)配置为仅沿着沿第二方向延伸的端边，在形成有第二TFT阵列AR2和第三TFT阵列AR3的区域中，各驱动电路不沿着沿第一方向延伸的端边配置，通过设为这种结构，能够扩大显示装置1能够采取的形状的可应用范围。例如，在如图11所示那样沿第一方向延伸的端边(第一端边ED1、第二端边ED2)向与第一方向及第二方向交叉的第三方向弯曲、且在形成有第二TFT阵列AR2和第三TFT阵列AR3的区域中其曲率变大那样的结构中，当将各驱动电路配置成沿着该区域中的沿第一方向延伸的端边时容易发生连接不良等不良状况。但是，通过如图10示出的结构那样将与第二TFT阵列AR2和第三TFT阵列AR3连接的各驱动电路配置为仅沿着沿第二方向延伸的端边，能够避开弯曲的端边(第一端边ED1、第二端边ED2)中的曲率高的区域地配置各驱动电路。
图12是对图10示出的第一TFT阵列AR1与第三TFT阵列AR3的边界部分进行放大得到的示意图。在图12所示的例子中，设为以下结构：在第一TFT阵列AR1中，以沿第一方向排列的每3个像素电极PIT配置2条第一栅极引出线GD1的比例配置第一栅极引出线GD1，在第三TFT阵列AR3中，以沿第二方向排列的每3个像素电极PIT配置1条第三栅极引出线GD3的比例配置第三栅极引出线GD3。第一栅极引出线GD1经由接触孔CH来与第一栅极线GL1电连接，第三栅极引出线GD3经由接触孔CH来与第三栅极线GL3电连接。在图12所示的例子中，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一栅极线GL1的条数比配置有第三TFT阵列AR3的区域中的每单位面积的第三栅极线GL3的条数多。同样地，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一栅极线GL1的条数比配置有第二TFT阵列AR2的区域中的每单位面积的第二栅极线GL2的条数多。另外，在图12所示的例子中，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一源极线SL1的条数比配置有第三TFT阵列AR3的区域中的每单位面积的第三源极线SL3的条数少。同样地，设为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一源极线SL1的条数比配置有第二TFT阵列AR2的区域中的每单位面积的第二源极线SL2的条数少。另外，在图12所示的例子中，为以下结构：在第一TFT阵列AR1中夹着1个像素电极PIT的2个第一栅极线GL1在第二方向上的距离与在第三TFT阵列AR3中夹着3个像素电极PIT的2个第三源极线SL3在第二方向上的距离相等。同样地，为以下结构：在第一TFT阵列AR1中夹着1个像素电极PIT的2个第一栅极线GL1在第二方向上的距离与在第二TFT阵列AR2中夹着3个像素电极PIT的2个第二源极线SL2在第二方向上的距离相等。此外，在图10中，为了方便图示，图示了有限条数的源极线、栅极线，但是实际上，显示装置1也可以具有更多条数的源极线、栅极线。
此外，在使用图1至图12来在上面叙述的例子中，各TFT阵列与不同的驱动电路连接，因此能够设为使各TFT阵列的刷新率(每单位时间的图像重写频度)不同的结构。例如，在形成有第一TFT阵列AR1的区域中进行作为车载导航系统的显示、在形成有第二TFT阵列AR2和第三TFT阵列AR3的区域中进行作为摄像机监视器系统的显示那样的情况下，在第二TFT阵列AR2和第三TFT阵列AR3中所寻求的驱动速度比在第一TFT阵列AR1中所寻求的驱动速度高。因此，也可以采用第二TFT阵列、第三TFT阵列AR3中的刷新率(例如，120Hz)比第一TFT阵列AR1中的刷新率(例如，60Hz)高的结构。
此外，也可以设为使各TFT阵列的驱动率(日语：ドライブレート)不同的结构。下面，使用图13、14来说明驱动率的概念。
在图13所示的例子中，各像素电极PIT经由薄膜晶体管TFT来分别与一条源极线SL连接。因此，在从栅极线GL提供栅极信号、从而各薄膜晶体管TFT成为导通状态的定时，向各像素电极PIT不进行时间分割地提供来自各源极线SL的源极信号。
另一方面，在图14所示的例子中，相邻的2个像素电极PIT经由薄膜晶体管TFT来与共用的一条源极线SL连接。另外，该相邻的2个像素电极PIT分别与不同的栅极线GL连接，与栅极信号的传达相应地在不同的定时变为导通状态。而且，向共用的一条源极线SL传达的源极信号以被进行了时间分割的方式提供给相邻的2个像素电极PIT。
这样，将对一个源极信号进行时间分割来提供给n个像素电极PIT的结构定义为与不进行时间分割地将源极信号提供给像素电极PIT的结构相比具有n倍的驱动率的结构。即，与图13示出的结构相比，图14示出的结构具有2倍的驱动率。换言之，与沿多个栅极线的延伸方向排列的各像素电极PIT连接的栅极线的条数越多，驱动率越高。例如，在图13所示的例子中，沿第一方向排列为1列的像素电极PIT与1条栅极线GL连接。另一方面，在图14所示的例子中，沿第一方向排列为1列的像素电极PIT与2条栅极线GL连接。因此，若将图13所示的例子的驱动率设为1，则图14所示的例子的驱动率为2。因而，图14所示的例子的驱动率比图13所示的例子的驱动率高。
该驱动率越高，则越能够减少源极线SL的条数，因此能够削减源极驱动器的数量或者设置于源极驱动器的端子的数量，能够实现成本削减。
另一方面，驱动率越高，则向一个像素电极PIT写入源极信号的时间越短。即，在n倍的驱动率的结构中，向一个像素电极PIT写入源极信号的时间为1/n倍。因此，根据薄膜晶体管TFT的性能，存在驱动率的上限。特别是，在刷新率高的区域中，即使是相同的驱动率，向一个像素电极PIT写入的时间也变短，因此与刷新率低的区域相比，驱动率的上限变低。因此，例如在第一TFT阵列AR1中的刷新率比第二TFT阵列AR2中的刷新率低那样的情况下，期望的是设为将第一TFT阵列AR1中的驱动率设定得比第二TFT阵列AR2的驱动率高的结构。通过设为这种结构，能够实现以下结构：在需要进行高速驱动的第二TFT阵列AR2中使刷新率优先，并且在不需要进行高速驱动的第一TFT阵列AR1中优先成本削减。
此外，在如图6、图7以及图10示出的第一TFT阵列AR1中的驱动率比第二TFT阵列AR2的驱动率高的结构的情况下，为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一栅极线GL1的条数比配置有第二TFT阵列AR2的区域中的每单位面积的第二栅极线GL2的条数多。另外，为以下结构：配置有第一TFT阵列AR1的区域中的每单位面积的第一源极线SL1的条数比配置有第二TFT阵列AR2的区域中的每单位面积的第二源极线SL2的条数少。
在图15所示的例子中，设为以下结构：配置有第一TFT阵列AR1的区域的第二方向上的宽度比配置有第二TFT阵列AR2的区域的第二方向上的宽度小。因此，配置有第一TFT阵列AR1的区域中的栅极扫描方向(第二方向)的像素数比配置有第二TFT阵列AR2的区域中的栅极扫描方向(第二方向)的像素数少。其结果，即使在各TFT阵列中使用相同性能的薄膜晶体管TFT的情况下，也能够将第一TFT阵列AR1中的刷新率设定得比第二TFT阵列AR2中的刷新率高。另外，能够将第一TFT阵列AR1中的驱动率设定得比第二TFT阵列AR2中的驱动率高。此外，在图15所示的例子中，设为配置有第一TFT阵列AR1的区域的第二方向上的宽度比配置有第二TFT阵列AR2的区域的第二方向上的宽度小的结构，但是也可以设为配置有第二TFT阵列AR2的区域的第二方向上的宽度比配置有第一TFT阵列AR1的区域的第二方向上的宽度小的结构。在这种结构的情况下，也可以将第二TFT阵列AR2中的刷新率设定得比第一TFT阵列AR1中的刷新率高。另外，也可以将第二TFT阵列AR2中的驱动率设定得比第一TFT阵列AR1中的驱动率高。
此外，在使用图1至图15在上面叙述的例子中，各TFT阵列处于相互绝缘状态，因此也能够设为使配置有各TFT阵列的区域中的每单位面积的像素数不同的结构。例如，在第二TFT阵列AR2中被要求比第一TFT阵列AR1的分辨率高的分辨率的情况下，也可以设为使配置有第二TFT阵列AR2的区域中的每单位面积的像素数比配置有第一TFT阵列AR1的区域中的每单位面积的像素数多的结构。
此外，本实施方式中的显示装置1在第一基板SUB内具有被配置为与多个像素电极相向的公共电极。表示公共电极的配置例的示意图如图16所示，也可以设为以下结构：将同第一TFT阵列AR1相向的第一公共电极CIT1与同第二TFT阵列相向的第二公共电极CIT2分别设置，并通过相互分开配置而电绝缘，并且使施加于第一公共电极CIT1的电压与施加于第二公共电极CIT2的电压不同。例如，存在以下情况：由于上述的驱动率和刷新率的均衡，对第二TFT阵列AR2的像素电极PIT的源极信号的写入时间比对第一TFT阵列AR1的像素电极PIT的源极信号的写入时间短。在这种情况下，作为在第二TFT阵列AR2中使用的薄膜晶体管TFT，考虑使用具有比第一TFT阵列AR1中使用的薄膜晶体管TFT大的面积的薄膜晶体管TFT。当薄膜晶体管TFT的面积变大时，薄膜晶体管TFT与栅极线GL的电容耦合变大，因此最佳的公共电压变低。因此，在使用具有比第一TFT阵列AR1中使用的薄膜晶体管TFT大的面积的薄膜晶体管TFT来作为第二TFT阵列AR2中使用的薄膜晶体管TFT的情况下，期望的是，相比于施加于与第一TFT阵列AR1相向的第一公共电极CIT1的电压，将施加于与第二TFT阵列AR2相向的第二公共电极CIT2的电压设定得低。同样地，也可以设为以下结构：将与第三TFT阵列AR3相向的第三公共电极CIT3同第一公共电极CIT1、第二公共电极CIT2分别设置，并且使施加于第三公共电极CIT3的电压与施加于第一公共电极CIT1、第二公共电极CIT2的电压不同。
另外，在各TFT阵列中的薄膜晶体管TFT的大小不同的情况下，发出期望的明亮度所需的电压会改变。因此，也可以设为以下结构：使向各TFT阵列提供的源极信号的色阶特性不同。图17是表示使向第一TFT阵列AR1提供的第一源极信号的色阶特性与向第二TFT阵列AR2提供的第二源极信号的色阶特性不同的例子的概念图。在图17中，实线表示来自第一源极驱动器SDR1的输出电压与色阶的关系(第一色阶特性)，虚线表示来自第二源极驱动器SDR2的输出电压与色阶的关系(第二色阶特性)。例如，在使用具有比第一TFT阵列AR1中使用的薄膜晶体管TFT大的面积的薄膜晶体管TFT来作为第二TFT阵列AR2中使用的薄膜晶体管TFT的情况下，发出期望的明亮度所需的电压值变高。因而，如图17所示，在以相同的色阶来进行比较的情况下，期望的是，将来自第二源极驱动器SDR2的输出电压设定得比来自第一源极驱动器SDR1的输出电压高。
另外，也可以设为以下结构：与各TFT阵列中的刷新率相应地使向各TFT阵列提供的栅极信号的振幅不同。在图18中，实线表示来自第一栅极驱动器GDR1的输出电压与时间的关系，虚线表示来自第二栅极驱动器GDR2的输出电压与时间的关系。例如，在第二TFT阵列AR2的刷新率比第一TFT阵列AR1的刷新率高的情况下，期望的是，将来自第二栅极驱动器GDR2的输出电压设得比来自第一栅极驱动器GDR1的输出电压大。通过设为这种结构，能够将向第二栅极线GL2提供的第二栅极信号的振幅设得比向第一栅极线GL1提供的第一栅极信号的振幅大，在第二TFT阵列AR2中能够得到高的响应速度。
另外，在形成有第一TFT阵列AR1的区域中显示车载导航系统那样的静止图像的情况下，为了抑制显示图像中产生不均匀，期望的是，将向第一栅极线GL1提供的第一栅极信号的振幅设得比向第二栅极线GL2提供的第二栅极信号的振幅小。
图19是表示本实施方式中的液晶层LC、以及配置在液晶层LC的周围且将第一基板SUB与同第一基板SUB相向配置的相向基板粘接起来的密封构件L的配置例的示意图。在图19所示的例子中，即使在第一基板SUB内形成有多个TFT阵列，也与它们的边界位置无关地，在俯视时在第一基板SUB整体形成一个液晶层LC。通过设为这种结构，在各TFT阵列间不配置密封构件，因此能够进一步降低多个TFT阵列间的边界的视觉识别性。
但是，如图20所示，也可以设为按每个TFT阵列来将液晶层分离设置的结构。具体地说，也可以设为以下结构：在形成有第一TFT阵列AR1的区域中形成第一液晶层LC1，在该第一液晶层LC1的周围形成第一密封构件L1。同样地，也可以设为以下结构：在形成有第二TFT阵列AR2的区域中形成第二液晶层LC2以及配置在第二液晶层LC2的周围的第二密封构件L2，在形成有第三TFT阵列AR3的区域中形成第三液晶层LC3以及配置在第三液晶层LC3的周围的第三密封构件L3。根据图20示出的结构，能够使第一液晶层LC1中使用的液晶材料与第二液晶层LC2中使用的液晶材料不同。因此，例如在第二TFT阵列AR2中的刷新率比第一TFT阵列AR1中的刷新率高的情况下，期望设为如下结构：在第二液晶层LC2中使用适于高速驱动的液晶材料，在第一液晶层LC1中使用通常的液晶材料。例如，关于第二液晶层LC2中使用的液晶材料，能够使用与第一液晶层LC1中使用的液晶材料相比低粘度的材料。
并且，如图21所示，也可以设为以下结构：在第一TFT阵列AR1与第三TFT阵列AR3之间仅配置第一密封构件L1的一边，在第一TFT阵列AR1与第二TFT阵列AR2之间仅配置第二密封构件L2的一边。通过设为这种结构，能够将各TFT阵列间的第一方向上的距离设为它们之间配置的一个密封构件的宽度，因此，与图20示出的结构相比，能够降低多个TFT阵列间的边界的视觉识别性。
以上说明了本公开的第一实施方式，但是本发明并不限定于上述实施方式，本领域技术人员在不脱离本发明的主旨的范围内根据上述实施方式进行适当变更而得到的方式也包含于本发明的技术范围，这是不言而喻的。

Claims (20)

1.一种显示装置，包括：
第一基板；以及
形成于所述第一基板的第一TFT阵列和第二TFT阵列，
其中，所述第一TFT阵列包括：
沿第一方向延伸的多个第一栅极线；以及
沿与所述第一方向交叉的第二方向延伸的多个第一源极线，
所述第二TFT阵列包括：
沿所述第一方向和所述第二方向中的任一方延伸的多个第二栅极线；以及
沿所述第一方向和所述第二方向中的另一方延伸的多个第二源极线，
所述第一TFT阵列和所述第二TFT阵列相互电绝缘，在所述第一方向上彼此相邻配置。
2.根据权利要求1所述的显示装置，其特征在于，
所述第一TFT阵列还包括沿所述第二方向延伸、且与所述多个第一栅极线连接的多个第一栅极引出线。
3.根据权利要求2所述的显示装置，其特征在于，还包括：
向所述多个第一栅极线提供栅极信号的第一栅极驱动器；以及
向所述多个第一源极线提供源极信号的第一源极驱动器，
所述第一栅极驱动器和所述第一源极驱动器沿着所述第一基板的端边中的、沿所述第一方向延伸的端边配置。
4.根据权利要求3所述的显示装置，其特征在于，
所述多个第二栅极线沿所述第一方向延伸，
所述多个第二源极线沿所述第二方向延伸，
所述显示装置还包括：
向所述多个第二栅极线提供栅极信号的第二栅极驱动器；以及
向所述多个第二源极线提供源极信号的第二源极驱动器，
所述第二栅极驱动器沿着所述第一基板的端边中的、沿所述第二方向延伸的端边配置，
所述第二源极驱动器沿着所述第一基板的端边中的、沿所述第一方向延伸的端边配置。
5.根据权利要求4所述的显示装置，其特征在于，还包括：
第三TFT阵列，其包括沿所述第一方向延伸的多个第三栅极线以及沿所述第二方向延伸的多个第三源极线；
向所述多个第三栅极线提供栅极信号的第三栅极驱动器；以及
向所述多个第三源极线提供源极信号的第三源极驱动器，
所述第三TFT阵列形成在所述第一基板上，与所述第一TFT阵列及所述第二TFT阵列电绝缘，
所述第三TFT阵列与所述第一TFT阵列相邻，配置在相对于所述第一TFT阵列而言与所述第二TFT阵列相反的一侧，
所述第三栅极驱动器沿着所述第一基板的端边中的、与所述第二栅极驱动器沿着配置的端边相向的端边配置，
所述第三源极驱动器沿着所述第一基板的端边中的、沿所述第一方向延伸的端边配置。
6.根据权利要求1所述的显示装置，其特征在于，还包括：
向所述多个第二栅极线提供栅极信号的第二栅极驱动器；以及
向所述多个第二源极线提供源极信号的第二源极驱动器，
所述多个第二栅极线沿所述第一方向延伸，
所述多个第二源极线沿所述第二方向延伸，
所述第二TFT阵列还包括沿所述第二方向延伸、且与所述多个第二栅极线连接的多个第二栅极引出线，
所述第二栅极驱动器和所述第二源极驱动器沿着所述第一基板的端边中的、沿所述第一方向延伸的端边配置。
7.根据权利要求6所述的显示装置，其特征在于，
所述第一基板的沿所述第二方向延伸的端边是弯曲的。
8.根据权利要求1所述的显示装置，其特征在于，还包括：
向所述多个第二栅极线提供栅极信号的第二栅极驱动器；以及
向所述多个第二源极线提供源极信号的第二源极驱动器，
所述多个第二源极线沿所述第一方向延伸，
所述多个第二栅极线沿所述第二方向延伸，
所述第二TFT阵列还包括沿所述第一方向延伸、且与所述多个第二栅极线连接的多个第二栅极引出线，
所述第二栅极驱动器和所述第二源极驱动器沿着所述第一基板的端边中的、沿所述第二方向延伸的端边配置。
9.根据权利要求8所述的显示装置，其特征在于，
所述第一基板的沿所述第一方向延伸的端边是弯曲的。
10.根据权利要求1所述的显示装置，其特征在于，
所述第一TFT阵列中的刷新率比所述第二TFT阵列中的刷新率低。
11.根据权利要求10所述的显示装置，其特征在于，
所述第一TFT阵列中的驱动率比所述第二TFT阵列中的驱动率高。
12.根据权利要求1所述的显示装置，其特征在于，
配置有所述第一TFT阵列的区域在所述第二方向上的宽度比配置有所述第二TFT阵列的区域在所述第二方向上的宽度小。
13.根据权利要求12所述的显示装置，其特征在于，
所述第一TFT阵列中的刷新率比所述第二TFT阵列中的刷新率高。
14.根据权利要求12所述的显示装置，其特征在于，
所述第一TFT阵列中的驱动率比所述第二TFT阵列中的驱动率高。
15.根据权利要求1所述的显示装置，其特征在于，
配置有所述第一TFT阵列的区域中的每单位面积的所述第一栅极线的条数比配置有所述第二TFT阵列的区域中的每单位面积的所述第二栅极线的条数多，
配置有所述第一TFT阵列的区域中的每单位面积的所述第一源极线的条数比配置有所述第二TFT阵列的区域中的每单位面积的所述第二源极线的条数少。
16.根据权利要求1所述的显示装置，其特征在于，
配置有所述第一TFT阵列的区域中的每单位面积的像素数比配置有所述第二TFT阵列的区域中的每单位面积的像素数少。
17.根据权利要求1所述的显示装置，其特征在于，还包括：
与所述第一TFT阵列相向的第一公共电极；以及
与所述第二TFT阵列相向的第二公共电极，
施加于所述第一公共电极的电压与施加于所述第二公共电极的电压不同。
18.根据权利要求1所述的显示装置，其特征在于，还包括：
向所述多个第一源极线提供第一源极信号的第一源极驱动器；以及
向所述多个第二源极线提供第二源极信号的第二源极驱动器，
所述第一源极驱动器基于第一色阶特性提供所述第一源极信号，
所述第二源极驱动器基于与所述第一色阶特性不同的第二色阶特性提供所述第二源极信号。
19.根据权利要求1所述的显示装置，其特征在于，还包括：
向所述多个第一栅极线提供第一栅极信号的第一栅极驱动器；以及
向所述多个第二栅极线提供第二栅极信号的第二栅极驱动器，
所述第二栅极信号的振幅比所述第一栅极信号的振幅大。
20.根据权利要求19所述的显示装置，其特征在于，
所述第二TFT阵列中的刷新率比所述第一TFT阵列中的刷新率高。
CN201910544813.XA 2018-06-22 2019-06-21 显示装置 Pending CN110632800A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-119172 2018-06-22
JP2018119172A JP2019219629A (ja) 2018-06-22 2018-06-22 表示装置

Publications (1)

Publication Number Publication Date
CN110632800A true CN110632800A (zh) 2019-12-31

Family

ID=68968754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910544813.XA Pending CN110632800A (zh) 2018-06-22 2019-06-21 显示装置

Country Status (3)

Country Link
US (1) US20190392762A1 (zh)
JP (1) JP2019219629A (zh)
CN (1) CN110632800A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10996531B1 (en) * 2020-02-12 2021-05-04 Panasonic Liquid Crystal Display Co., Ltd. Display device electrical lines

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272205A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 表示装置
CN1348159A (zh) * 2000-10-06 2002-05-08 夏普株式会社 有源矩阵型显示装置及其驱动方法
US20040150582A1 (en) * 2003-01-31 2004-08-05 Universal Avionics Systems Corporation Flat panel display having multiple display areas on one glass substrate
JP2007322747A (ja) * 2006-05-31 2007-12-13 Sharp Corp 表示パネル、及び表示装置
CN101556958A (zh) * 2008-04-11 2009-10-14 群康科技(深圳)有限公司 薄膜晶体管基板和液晶显示装置
US20120194773A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Display apparatus and display set having the same
JP5181057B1 (ja) * 2011-12-02 2013-04-10 シャープ株式会社 液晶表示装置、及び、テレビジョン受像機
US20140225819A1 (en) * 2013-02-08 2014-08-14 Japan Display Inc. Image display device and driving method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
WO2014119478A1 (ja) * 2013-01-30 2014-08-07 シャープ株式会社 表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272205A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 表示装置
CN1348159A (zh) * 2000-10-06 2002-05-08 夏普株式会社 有源矩阵型显示装置及其驱动方法
US20040150582A1 (en) * 2003-01-31 2004-08-05 Universal Avionics Systems Corporation Flat panel display having multiple display areas on one glass substrate
JP2007322747A (ja) * 2006-05-31 2007-12-13 Sharp Corp 表示パネル、及び表示装置
CN101556958A (zh) * 2008-04-11 2009-10-14 群康科技(深圳)有限公司 薄膜晶体管基板和液晶显示装置
US20120194773A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Display apparatus and display set having the same
JP5181057B1 (ja) * 2011-12-02 2013-04-10 シャープ株式会社 液晶表示装置、及び、テレビジョン受像機
US20140225819A1 (en) * 2013-02-08 2014-08-14 Japan Display Inc. Image display device and driving method

Also Published As

Publication number Publication date
US20190392762A1 (en) 2019-12-26
JP2019219629A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
US10073556B2 (en) Liquid crystal display device with touch panel
US10488717B2 (en) Display apparatus, method for manufacturing the same, and multi display apparatus
WO2011048843A1 (ja) 表示装置
US20150219945A1 (en) Display drive apparatus and display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
CN107436696B (zh) 触摸面板及具有该触摸面板的显示装置
KR100531388B1 (ko) 표시 장치
JP2012008224A (ja) 液晶表示装置
JP4163611B2 (ja) 液晶表示装置
JPWO2010007824A1 (ja) 表示装置
US10176779B2 (en) Display apparatus
CN110632800A (zh) 显示装置
US11605359B2 (en) Display apparatus and display panel
JP2017068119A (ja) 表示装置
US10741135B2 (en) Liquid crystal display device
KR100516062B1 (ko) 액정표시장치
JP7289693B2 (ja) 表示装置およびその駆動方法
KR20050041355A (ko) 스토리지 배선의 저항을 감소시킨 액정표시패널
US20100231572A1 (en) Device for controlling the gate drive voltage in liquid crystal display
CN113885260B (zh) 显示面板
KR20060013109A (ko) Ｒｃ-딜레이 보상방법
KR20060029063A (ko) 액정표시장치
WO2018061094A1 (ja) 表示装置
KR100922296B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231

RJ01 Rejection of invention patent application after publication