CN118335786B - Rc-igbt器件及其制作方法 - Google Patents

Rc-igbt器件及其制作方法 Download PDF

Info

Publication number
CN118335786B
CN118335786B CN202410749935.3A CN202410749935A CN118335786B CN 118335786 B CN118335786 B CN 118335786B CN 202410749935 A CN202410749935 A CN 202410749935A CN 118335786 B CN118335786 B CN 118335786B
Authority
CN
China
Prior art keywords
region
forming
substrate
frd
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410749935.3A
Other languages
English (en)
Other versions
CN118335786A (zh
Inventor
阳平
丛茂杰
陆珏
徐旭东
任文珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinlian Integrated Circuit Manufacturing Co ltd
Original Assignee
Xinlian Integrated Circuit Manufacturing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinlian Integrated Circuit Manufacturing Co ltd filed Critical Xinlian Integrated Circuit Manufacturing Co ltd
Priority to CN202410749935.3A priority Critical patent/CN118335786B/zh
Publication of CN118335786A publication Critical patent/CN118335786A/zh
Application granted granted Critical
Publication of CN118335786B publication Critical patent/CN118335786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种RC‑IGBT器件及其制作方法。所述RC‑IGBT器件中,衬底包括相邻的IGBT形成区和FRD形成区,所述衬底正面形成有横跨所述IGBT形成区和所述FRD形成区的体区、对应于所述IGBT形成区形成的栅极以及位于所述栅极两侧的源区,所述FRD形成区的衬底内形成有具有局部浓度分布的铂掺杂低寿命区。所述铂掺杂低寿命区可以对RC‑IGBT器件中的FRD进行载流子寿命控制,既具有扩铂所具有的复合中心能级位置优化以及高温稳定性好的优点,还具有感生缺陷局部浓度分布所具有的复合中心密度空间分布优化的优点,可以对FRD进行载流子寿命控制以优化FRD性能,并且对IGBT不会造成不良影响,有助于提升RC‑IGBT器件的综合性能。

Description

RC-IGBT器件及其制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种RC-IGBT器件及一种RC-IGBT器件的制作方法。
背景技术
RC-IGBT(Reverse Conducting IGBT,逆导型IGBT)在单个芯片上集成了IGBT(绝缘栅双极型晶体管)和FRD(快恢复二极管)。FRD与IGBT通常反向并联,以向RC-IGBT的负载中的无功电流提供回路,减少电容的放电时间,同时抑制负载电流的瞬时反向所引起的高感应电压。
载流子寿命控制是实现高性能FRD的性能,通过载流子寿命控制,在FRD的基区引入复合中心,可以降低载流子的寿命,减少正向导通时所述基区的存储电荷总量,加速反向关断时少数载流子的复合。根据复合中心的位置不同,目前针对RC-IGBT中的FRD的载流子寿命控制技术分为整体寿命控制(如扩铂或电子辐照)和局部寿命控制(如轻离子(如氢离子或氦离子等轻离子注入)。但是,目前通常采用单一的整体寿命控制手段或者局部寿命控制手段来优化FRD器件的性能,但这同时也会造成IGBT性能的损失,影响RC-IGBT的综合性能。
发明内容
为了在对RC-IGBT中的FRD进行载流子寿命控制以优化FRD性能的同时,避免对IGBT造成不良影响,提升RC-IGBT的综合性能,本发明提供一种RC-IGBT器件及一种RC-IGBT器件的制作方法。
一方面,本发明提供一种RC-IGBT器件的制作方法,所述制作方法包括:
提供衬底,所述衬底具有相背的正面和背面且包括相邻的IGBT形成区和FRD形成区;
在衬底正面形成横跨所述IGBT形成区和所述FRD形成区的体区、对应于所述IGBT形成区形成的栅极以及位于所述栅极两侧的源区,并在所述衬底上覆盖层间介质层;
在对应于所述FRD形成区的所述层间介质层中形成第一接触孔,所述第一接触孔暴露出所述FRD形成区的部分所述衬底表面;
在被暴露的所述衬底表面形成铂硅合金层;
从所述正面对所述FRD形成区的所述衬底进行轻离子注入,在所述FRD形成区的所述衬底内形成具有局部浓度分布的感生缺陷;以及
进行铂扩散退火,使所述铂硅合金层中的铂向所述FRD形成区的所述衬底扩散并被所述感生缺陷吸取,在所述FRD形成区的所述衬底内形成具有局部浓度分布的铂掺杂低寿命区。
可选地,形成所述铂掺杂低寿命区后,所述制作方法还包括:
去除所述铂硅合金层,露出位于所述FRD形成区的体区;以及
对所述第一接触孔底部进行离子注入以形成第一重掺杂区,所述第一重掺杂区与所述体区的掺杂类型相同且掺杂浓度大于所述体区。
可选地,形成所述铂掺杂低寿命区后,所述制作方法还包括:
对应于所述IGBT形成区形成从所述层间介质层延伸至所述体区内的第二接触孔,所述第二接触孔暴露出所述体区和所述源区;
对所述第二接触孔底部进行离子注入以形成第二重掺杂区,所述第二重掺杂区与所述体区的掺杂类型相同且掺杂浓度大于所述体区;
形成发射极金属层,所述发射极金属层填充所述第一接触孔和所述第二接触孔并覆盖所述层间介质层;以及
从背面减薄所述衬底,并形成背面电极结构。
可选地,所述轻离子注入包括氢离子注入和/或氦离子注入。
可选地,所述衬底内还具有对应于所述FRD形成区且位于所述体区下方的二极管基区;在进行所述铂扩散退火之前,所述局部浓度分布的感生缺陷的峰值浓度位置包括对应于所述FRD形成区位于所述体区内的第一峰值浓度位置和/或位于所述二极管基区内的第二峰值浓度位置,所述第一峰值浓度位置和所述第二峰值浓度位置距离所述体区与第二导电类型基区的界面大于0。
可选地,所述第一峰值浓度位置相较于所述体区与第二导电类型基区的界面,更靠近所述衬底正面。
可选地,所述第二峰值浓度位置距离所述体区与第二导电类型基区的界面大于或等于3微米。
可选地,所述轻离子注入的注入剂量为5E11/cm2 ~5E14/cm2,注入能量为500KeV~2MeV。
可选地,形成所述第一接触孔包括:
在所述衬底上形成图形化的掩膜层;以及
利用所述掩膜层刻蚀所述层间介质层,在所述层间介质层中形成所述第一接触孔。
可选地,形成所述铂硅合金层包括:
沿所述掩膜层和所述第一接触孔表面形成铂金属层;
去除所述掩膜层以及覆盖于所述掩膜层表面的所述铂金属层,剩余的所述铂金属层覆盖于所述第一接触孔内表面;
进行合金化退火,使所述铂金属层与下方的所述衬底反应而形成所述铂硅合金层;以及
去除未与所述衬底反应的所述铂金属层部分。
可选地,所述铂扩散退火的退火温度为600℃-800℃,退火时间为30分钟~60分钟。
一方面,本发明提供一种RC-IGBT器件,所述RC-IGBT器件包括:
衬底,具有相背的正面和背面且包括相邻的IGBT形成区和FRD形成区,所述衬底正面形成有横跨所述IGBT形成区和所述FRD形成区的体区、对应于所述IGBT形成区形成的栅极以及位于所述栅极两侧的源区;
其中,所述FRD形成区的所述衬底内形成有具有局部浓度分布的铂掺杂低寿命区。
可选地,所述RC-IGBT器件还包括形成于所述衬底正面的层间介质层,所述层间介质层中具有对应于所述FRD形成区形成的第一接触孔和对应于所述IGBT形成区形成的第二接触孔,所述RC-IGBT器件还包括:
发射极金属层,所述发射极金属层填充所述第一接触孔和所述第二接触孔并覆盖所述层间介质层;以及
背面电极结构,形成于所述衬底背面。
可选地,所述衬底内还具有对应于所述FRD形成区且位于所述体区下方的二极管基区;所述铂掺杂低寿命区的峰值浓度位置包括对应于FRD形成区位于所述体区内的第一铂峰值浓度位置和/或位于所述二极管基区内的第二铂峰值浓度位置。
可选地,所述栅极形成于所述衬底内的栅沟槽内或者形成于所述衬底正面上方。
本发明提供的RC-IGBT器件及RC-IGBT器件的制作方法中,所述铂掺杂低寿命区可以对RC-IGBT器件中的FRD进行载流子寿命控制,既具有扩铂所具有的复合中心能级位置优化(缺陷能级位置远离禁带中央使得漏电流小及击穿电压高)以及高温稳定性好的优点,还具有感生缺陷局部浓度分布所具有的复合中心密度空间分布优化的优点,便于准确控制低寿命区域的位置和缺陷浓度,有助于使FRD的反向恢复电荷减少,反向恢复电流降低,反向恢复时间缩短,反向恢复损耗降低,反向恢复软度好,并且,由于FRD与IGBT反并联,通过改善FRD的性能,有助于提升RC-IGBT器件的综合性能;而且,所述铂掺杂低寿命区仅在RC-IGBT器件的FRD形成区形成,对IGBT的性能基本不影响,尤其是IGBT的导通压降和不会受所述铂掺杂低寿命区的影响而增大,而且对于含有多个RC-IGBT元胞的芯片来说,IGBT的阈值电压(Vth)的片内均匀性更好,更有利于各元胞中IGBT的并联,有助于提升RC-IGBT器件的综合性能。
附图说明
图1是本发明实施例的RC-IGBT器件的制作方法的流程示意图。
图2至图12是本发明一实施例的RC-IGBT器件的制作方法的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明的RC-IGBT器件及其制作方法作进一步详细说明。根据下面的说明,本发明的优点和特征将更清楚。应当理解,说明书的附图均采用了非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的结构被倒置或者以其它不同方式定位(如旋转),示例性术语“在……上”也可以包括“在……下”和其它方位关系。
研究发现,当通过单一的载流子寿命控制技术优化RC-IGBT中FRD的性能时,由于FRD区域与IGBT区域相邻,载流子低寿命区同时在IGBT区域和FRD区域形成,这样存在以下问题:如果采用整体寿命控制方式如扩铂或电子辐照来形成载流子低寿命区,会导致IGBT的导通压降高、损耗大、阈值电压(Vth)片内均匀性差,而且电子辐照产生的缺陷不稳定,会造成FRD的反向漏电大,击穿电压下降,扩铂虽然漏电流较低,但是会导致FRD的通态电压高,损耗大;如果采用局部寿命控制方式如氢离子或氦离子注入来形成载流子低寿命区时,FRD的反向漏电大,击穿电压下降,为了减小漏电,需限制氢离子或氦离子的注入剂量,反过来又会降低载流子低寿命区对FRD的优化效果,而且采用局部寿命控制方式时,IGBT的阈值电压(Vth)片内均匀性也较差,不利于将多个RC-IGBT元胞并联使用。此外,研究发现,在衬底减薄后从背面进行电子辐照或者氢离子或氦离子注入时,之后进行高温退火会导致衬底翘曲风险增大。
本发明实施例包括一种RC-IGBT器件的制作方法和一种RC-IGBT器件,可以对RC-IGBT中的FRD进行载流子寿命控制以优化FRD性能,同时可避免对IGBT造成不良影响。以下首先参照图1和图2至图12对所述RC-IGBT器件的制作方法作具体说明。
参照图1和图2,根据本发明实施例的RC-IGBT器件的制作方法,在步骤S1,提供衬底100,所述衬底100具有相背的正面100a和背面100b且包括相邻的IGBT形成区A1和FRD形成区A2。
衬底100可以是本领域技术人员熟知的任意合适衬底,例如是体硅衬底、锗衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底、由基底及其上外延的单晶硅层组成的衬底、区熔硅衬底等等。衬底例如具有n型掺杂或p型掺杂,n型和p型为相反的掺杂类型。衬底100的正面100a为用于形成IGBT的基极以及发射区的一侧表面,背面100b为远离所述基极的一侧表面,即背面100b与正面100a相背。以下实施例中,以衬底100为n型掺杂硅衬底(n-)为例进行说明。
衬底100包括相邻的IGBT形成区A1和FRD形成区A2,所述IGBT形成区A1即用于形成IGBT的区域,所述FRD形成区A2即用于形成FRD的区域。可以理解,要形成的RC-IGBT器件可包括多个RC-IGBT元胞,相邻的一个IGBT形成区A1和一个FRD形成区A2可用于形成一个RC-IGBT元胞,衬底100可包括多组相邻的IGBT形成区A1和FRD形成区A2。作为示例,衬底100包括作为芯片通流区域的元胞区以及环绕所述元胞区布置且作为耐压结构的终端区,所述IGBT形成区A1和所述FRD形成区A2位于所述元胞区。
参照图1和图2,在步骤S2,在衬底100正面形成横跨IGBT形成区A1和FRD形成区A2的体区101、对应于所述IGBT形成区A1形成的栅极110以及位于所述栅极110两侧的源区102,并在衬底100上覆盖层间介质层120。
根据具体需要,在IGBT形成区要形成的IGBT可以采用沟槽型栅极或者平面型栅极,对于沟槽型栅极,栅极120被设置于衬底100正面100a形成的栅沟槽内,对于平面型栅极,栅极120被形成于衬底100正面100a上方。此处以沟槽型栅极为例,步骤S2可包括如下过程:
首先,从正面100a对衬底100进行体区离子注入,以形成从正面100a延伸至衬底100内的体区101,所述体区101的掺杂类型与下方的衬底100区域的掺杂类型相反,在另一些实施例中,所述体区离子注入也可以在形成IGBT的栅极110后进行,在形成体区101后,对应于FRD形成区A2且位于体区101下方的衬底100区域构成FRD的基区,即二极管基区103,对应于IGBT形成区A1且位于体区101下方的衬底100区域构成IGBT的漂移区104,本实施例中,衬底100具有n型掺杂,所述体区离子注入为p型注入,体区101为p型,所述二极管基区103和漂移区104为n型;
之后,在衬底100正面100a形成掩模层(图未示),并利用光刻以及刻蚀工艺,从正面100a刻蚀衬底100,对应于IGBT形成区A1在衬底100中形成至少一个栅沟槽;
之后,在所述栅沟槽内壁形成栅介质层111,然后沉积多晶硅(例如为掺杂多晶硅),使所述多晶硅填充所述栅沟槽,并进行CMP工艺,去除所述栅沟槽外的多晶硅,位于所述栅沟槽内的多晶硅为栅极110,所述栅极110用于构成IGBT的基极;
之后,进行源区离子注入,并进行退火使注入的离子扩散并稳定,在栅极110两侧的体区101顶部形成源区102,本实施例中,源区102具有n型重掺杂,所述源区102用于构成IGBT的发射区;
之后,利用诸如化学气相沉积或者旋涂沉积等工艺,在衬底100正面100a覆盖层间介质层120,层间介质层120覆盖IGBT形成区A1和FRD形成区A2。层间介质层120可包括诸如氧化硅、氮化硅、氮氧化硅及NDC(Nitrogen doped Silicon Carbide,掺氮碳化硅)等介质材料中的一种或其组合,还可以包括硼磷硅酸盐玻璃(BPSG)、非掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、四乙基原硅酸盐(TEOS)或高密度等离子体CVD(HDP-CVD)氧化物等等。
参照图1和图3,在完成上述步骤S2后,执行步骤S3,在对应于FRD形成区A2的层间介质层120中形成第一接触孔120a,所述第一接触孔120a暴露出FRD形成区A2的部分衬底100表面。
可以采用光刻以及刻蚀工艺形成所述第一接触孔120a。作为示例,形成所述第一接触孔120a包括如下过程:首先,在衬底100上形成图形化的掩膜层130(例如采用光刻胶PR);之后,利用所述掩膜层130刻蚀所述层间介质层120,形成贯穿所述层间介质层120的第一接触孔120a。
所述第一接触孔120a用于限定后续要形成的铂硅合金层的范围以及要进行轻离子注入的范围,所述第一接触孔120a的范围可以根据所述铂硅合金层的范围以及要进行所述轻离子注入的范围设置。本实施例中,第一接触孔120a还用于使后续形成的发射极金属层与FRD形成区A2的体区101(FRD形成区A2的体区101作为FRD的一个电极)接触,即所述铂硅合金层的位置及所述轻离子注入的位置、以及所述发射极金属层与FRD形成区A2的体区101接触的位置均利用形成第一接触孔120a的光罩来限定,可以节约光罩,有助于降低成本。但是,可以理解,本发明不限于此,在另一些实施例中,所述铂硅合金层的位置、所述轻离子注入的位置以及所述发射极金属层与FRD形成区A2的体区101接触的位置也可以采用不同的光罩限定。
参照图1,接着执行步骤S4,在被暴露的衬底100表面形成铂硅合金层142。
作为示例,步骤S4可包括如下过程:
参照图4,首先,例如利用溅射工艺,沿掩膜层130和第一接触孔120a表面形成铂金属层141,所述铂金属层141的厚度例如在0.1微米~0.2微米的范围;
参照图5,之后,采用湿法腐蚀或者化学机械研磨(CMP)工艺,去除掩膜层130以及覆盖于掩膜层130表面的铂金属层141,剩余的铂金属层141覆盖于第一接触孔120a的内表面;
参照图6,之后,进行合金化退火,使所述铂金属层141与下方的衬底100反应而形成铂硅合金层142,作为示例,所述合金化退火的退火温度为300℃~500℃,退火时间为30分钟~60分钟,然后,去除未与衬底100反应的铂金属层141部分,例如通过王水腐蚀去除未反应的铂金属层141部分。
参照图1和图7,接着执行步骤S5,从所述正面100a对FRD形成区A2的衬底100进行轻离子注入,在所述FRD形成区A2的衬底100内形成具有局部浓度分布的感生缺陷。
例如从覆盖铂硅合金层142的衬底100表面进行所述轻离子注入。所述轻离子注入可包括氢离子注入和/或氦离子注入,例如可单独采用氢离子注入或单独采用氦离子注入,也可以采用氢离子和氦离子的混合注入。可以根据要形成的峰值浓度位置和浓度大小所述轻离子注入的条件。作为示例,所述轻离子注入的注入剂量在5E11/cm2 ~5E14/cm2的范围,注入能量在500KeV~2MeV的范围。通过控制所述轻离子注入的注入条件,可以在FRD形成区A2的衬底100中形成局域浓度分布(例如高斯分布)的感生缺陷,在氢离子或氦离子被注入的区域,所述感生缺陷具有浓度最大的峰值浓度位置,在所述峰值浓度位置的上侧和下侧,随着距离所述峰值浓度位置由近及远,所述感生缺陷的浓度逐渐减小。在完成所述轻离子注入后,可以先不进行退火,被注入的氢离子或氦离子在衬底100中的扩散可以在后续步骤S6完成。
研究发现,当通过轻离子注入在FRD形成区A2的衬底100内形成的峰值浓度位置位于体区101内或者二极管基区103内、且与体区101与二极管基区103的界面的距离大于0时,可以获得更佳的减少载流子寿命的效果。故而,本实施例中,如图7所示,利用所述轻离子注入,在FRD形成区A2的衬底100内形成的感生缺陷的峰值浓度位置包括位于体区101内的第一峰值浓度位置10和/或位于二极管基区103内的第二峰值浓度位置20,所述第一峰值浓度位置10和所述第二峰值浓度位置20距离体区101与二极管基区103的界面均大于0。进一步地,所述第一峰值浓度位置10例如相较于体区101与二极管基区103的界面,更靠近衬底100正面100a。所述第二峰值浓度位置20距离体区101与二极管基区103的界面例如大于或等于3微米。
参照图1和图8,接着执行步骤S6,进行铂扩散退火,使所述铂硅合金层142中的铂向所述FRD形成区A2的衬底100扩散并被所述感生缺陷吸取,在所述FRD形成区A2的衬底100内形成具有局部浓度分布的铂掺杂低寿命区30。作为示例,所述铂扩散退火的退火温度为600℃-800℃,退火时间为30分钟~60分钟。
通过铂扩散退火,所形成的铂掺杂低寿命区30由轻离子注入产生的感生缺陷吸取扩散的铂而成,所述铂掺杂低寿命区30中,作为复合中心的铂杂质的空间分布与轻离子注入形成的感生缺陷的空间分布一致,使得扩铂这一整体寿命控制实现了局域化。例如,所述铂掺杂低寿命区30的峰值浓度位置包括对应于FRD形成区A2位于体区101内的第一铂峰值浓度位置31和/或位于二极管基区103内的第二铂峰值浓度位置32。
所述铂掺杂低寿命区30结合了整体寿命控制和局域寿命控制的特点,因而既具有扩铂所具有的复合中心能级位置优化(缺陷能级位置远离禁带中央使得FRD漏电流小及击穿电压高)以及高温稳定性好的优点,还具有感生缺陷局部浓度分布所具有的复合中心密度空间分布优化的优点,便于准确控制低寿命区域位置和缺陷浓度,有助于使FRD的反向恢复电荷(QRR)减少,反向恢复电流(IRR)降低、反向恢复时间缩短,反向恢复损耗(Erec)降低,反向恢复软度好。并且,所述铂掺杂低寿命区30仅在RC-IGBT器件的FRD形成区A2形成,对IGBT的性能基本不影响,使得IGBT的导通压降不会受用于优化FRD的载流子低寿命区的影响而增大,而且对于含有多个RC-IGBT元胞的芯片来说,IGBT的阈值电压(Vth)的片内均匀性更好,更有利于各元胞中IGBT的并联,有助于提升RC-IGBT器件的综合性能。
形成所述铂掺杂低寿命区30后,还可进一步在FRD形成区A2的体区101内形成第一重掺杂区,具体地,参照图9,可利用制作第一接触孔120a的光罩进行光刻并刻蚀,去除所述铂硅合金层142,露出位于FRD形成区A2的体区101,然后对所述第一接触孔120a底部进行离子注入以形成第一重掺杂区101a,所述第一重掺杂区101a与体区101的掺杂类型相同且掺杂浓度大于体区101,本实施例第一重掺杂区101a为p型重掺杂。所述第一重掺杂区101a有助于降低后续形成的发射极金属层与FRD形成区A2的体区101之间的接触电阻。在另一些实施例中,也可以不形成所述第一重掺杂区101a。
在形成所述铂掺杂低寿命区30后,所述制作方法还可包括如下过程。
参照图10,对应于IGBT形成区A1形成从层间介质层120延伸至体区101内的第二接触孔120b,所述第二接触孔120b露出体区101和源区102,然后对所述第二接触孔120b底部进行离子注入以形成第二重掺杂区101b,所述第二重掺杂区101b与体区101的掺杂类型相同且掺杂浓度大于体区101,本实施例第二重掺杂区101b为p型重掺杂。所述第二重掺杂区101b有助于降低后续形成的发射极金属层与IGBT形成区A1的体区101的接触电阻,第二重掺杂区101b和源区102均连接后续形成的所述发射极金属层,可以使源区102、体区101以及下方漂移区104所形成的寄生晶体管短路,有助于避免器件闩锁失效。
参照图11,形成发射极金属层150,所述发射极金属层150填充所述第一接触孔120a和所述第二接触孔120b并覆盖所述层间介质层120,本实施例中,发射极金属层150通过第二接触孔120b与IGBT形成区A1的源区102和第二重掺杂区101b连接,并通过第一接触孔120a与FRD形成区A2的第一重掺杂区101b连接。
之后,参照图12,从背面100b减薄衬底100,并形成背面电极结构。作为示例,形成所述背面电极结构可包括:分别利用掩模进行离子注入,以对应于FRD形成区A2在衬底100背面100b形成与体区101的掺杂类型相反的FRD背面掺杂区105,所述FRD背面掺杂区105例如为n型重掺杂,其构成FRD的体区101之外的另一个电极,并对应于IGBT形成区A1在衬底100背面100b形成与体区101的掺杂类型相同的集电极区106(例如为p型重掺杂),之后在衬底100背面100b形成集电极160,所述集电极160覆盖并连接FRD背面掺杂区105和集电极区106。可选地,如图12所示,在形成所述FRD背面掺杂区105和集电极区106之前,还可以在衬底100背面形成缓冲层107,缓冲层107例如具有n型掺杂,其n型掺杂浓度介于FRD背面掺杂区105和二极管基区103之间(即具有中等掺杂浓度)。所述缓冲层107有利于增加二极管基区103中的存储电荷,提高FRD的软度因子,优化器件结构。
上述实施例描述的制作方法中,通过层间介质层120中形成的第一接触孔120a形成用于扩铂的铂硅合金层142并进行轻离子注入,基本不影响IGBT形成区A1的工艺,可靠性高;所述第一接触孔120a还用于使发射极金属层150与位于FRD形成区A2的体区101(作为FRD的一个电极)连接,可以节约光罩,有助于降低成本;并且,在衬底100正面100a一侧的工艺中进行轻离子注入以及铂扩散退火,进行所述铂扩散退火时衬底100未被减薄,相较于在衬底100从背面100b减薄后再进行轻离子注入及退火,本制作方法可以改善应力,缓解晶圆翘曲;此外,由于铂的扩散温度较高且扩散的铂被感生缺陷吸取,所述铂掺杂低寿命区30形成后进行的普通高温工艺对所述铂掺杂低寿命区的30位置基本无推进作用,稳定性好,有助于提升RC-IGBT的可靠性。
本发明实施例所涉及的RC-IGBT器件可采用上述实施例描述的RC-IGBT器件的制作方法形成。参照图12,根据本发明实施例,RC-IGBT器件包括衬底100,所述衬底100具有相背的正面100a和背面100b且包括相邻的IGBT形成区A1和FRD形成区A2,所述衬底100正面100a形成有横跨IGBT形成区A1和FRD形成区A2的体区101、对应于所述IGBT形成区A1形成的栅极110以及位于所述栅极110两侧的源区102;其中,所述FRD形成区A2的衬底100内形成有具有局部浓度分布的铂掺杂低寿命区30。
所述栅极110可形成于衬底100内的栅沟槽内或者形成于衬底100正面100a上方。所述栅极110构成IGBT的基极,所述源区102构成IGBT的发射区。所述衬底100内还具有对应于所述FRD形成区A2且位于所述体区101下方的二极管基区103。所述铂掺杂低寿命区30的峰值浓度位置可包括位于所述体区101内的第一铂峰值浓度位置31和/或位于所述二极管基区103内的第二铂峰值浓度位置32,进一步作为示例,所述第一铂峰值浓度位置31相较于体区101与二极管基区103的界面,更靠近衬底100正面100a;所述第二铂峰值浓度位置32距离体区101与二极管基区103的界面例如大于或等于3微米。
在一些实施例中,所述RC-IGBT器件还可包括形成于衬底100正面100a的层间介质层120,所述层间介质层120中具有对应于FRD形成区A2形成的第一接触孔120a和对应于IGBT形成区A1形成的第二接触孔120b。所述RC-IGBT器件还可包括发射极金属层150以及形成于衬底100背面100b的背面电极结构,所述发射极金属层150填充所述第一接触孔120a和所述第二接触孔120b并覆盖所述层间介质层120,所述背面电极结构可包括如图12所示的缓冲层107、FRD背面掺杂区105、集电极区106以及集电极160。
上述实施例描述的RC-IGBT器件中,铂掺杂低寿命区30可以对RC-IGBT器件中的FRD进行载流子寿命控制,既具有扩铂所具有的复合中心能级位置优化(如缺陷能级位置远离禁带中央使得漏电流小及击穿电压高)以及高温稳定性好的优点,还具有感生缺陷局部浓度分布所具有的复合中心密度空间分布优化的优点,便于准确控制低寿命区域位置和缺陷浓度,有助于使FRD的反向恢复电荷减少,反向恢复电流降低,反向恢复时间缩短,反向恢复损耗降低,反向恢复软度好,并且,由于FRD与IGBT反并联,通过改善FRD的性能,有助于提升RC-IGBT器件的综合性能;而且,所述铂掺杂低寿命区30仅在RC-IGBT器件的FRD形成区A2形成,对IGBT的性能基本不影响,尤其是IGBT的导通压降不会由于受改进FRD的载流子低寿命区的影响而增大,而且对于含有多个RC-IGBT元胞的芯片来说,IGBT的阈值电压(Vth)的片内均匀性更好,更有利于各元胞中IGBT的并联,有助于提升RC-IGBT器件的综合性能。
需要说明的是,上述实施例描述的RC-IGBT器件的制作方法与RC-IGBT器件属于同一构思,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同和相似的部分可以互相参照,各实施例所记载的技术方案的技术特征之间,在不冲突的情况下,可以进行组合。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (13)

1.一种RC-IGBT器件的制作方法,其特征在于,包括:
提供衬底,所述衬底具有相背的正面和背面且包括相邻的IGBT形成区和FRD形成区;
在衬底正面形成横跨所述IGBT形成区和所述FRD形成区的体区、对应于所述IGBT形成区形成的栅极以及位于所述栅极两侧的源区,并在所述衬底上覆盖层间介质层,所述衬底内还具有对应于所述FRD形成区且位于所述体区下方的二极管基区;
在对应于所述FRD形成区的所述层间介质层中形成第一接触孔,所述第一接触孔暴露出所述FRD形成区的部分所述衬底表面;
在被暴露的所述衬底表面形成铂硅合金层;
在所述第一接触孔中从所述正面对所述FRD形成区的所述衬底进行轻离子注入,在所述FRD形成区的所述衬底内形成具有局部浓度分布的感生缺陷,所述局部浓度分布的感生缺陷的峰值浓度位置包括对应于所述FRD形成区位于所述体区内的第一峰值浓度位置和位于所述二极管基区内的第二峰值浓度位置,所述第一峰值浓度位置和所述第二峰值浓度位置距离所述体区与第二导电类型基区的界面大于0;以及
进行铂扩散退火,使所述铂硅合金层中的铂向所述FRD形成区的所述衬底扩散并被所述感生缺陷吸取,在所述FRD形成区的所述衬底内形成具有局部浓度分布的铂掺杂低寿命区。
2.如权利要求1所述的制作方法,其特征在于,形成所述铂掺杂低寿命区后,所述制作方法还包括:
去除所述铂硅合金层,露出位于所述FRD形成区的体区;以及
对所述第一接触孔底部进行离子注入以形成第一重掺杂区,所述第一重掺杂区与所述体区的掺杂类型相同且掺杂浓度大于所述体区。
3.如权利要求1所述的制作方法,其特征在于,形成所述铂掺杂低寿命区后,所述制作方法还包括:
对应于所述IGBT形成区形成从所述层间介质层延伸至所述体区内的第二接触孔,所述第二接触孔暴露出所述体区和所述源区;
对所述第二接触孔底部进行离子注入以形成第二重掺杂区,所述第二重掺杂区与所述体区的掺杂类型相同且掺杂浓度大于所述体区;
形成发射极金属层,所述发射极金属层填充所述第一接触孔和所述第二接触孔并覆盖所述层间介质层;以及
从背面减薄所述衬底,并形成背面电极结构。
4.如权利要求1所述的制作方法,其特征在于,所述轻离子注入包括氢离子注入和/或氦离子注入。
5.如权利要求1所述的制作方法,其特征在于,所述第一峰值浓度位置相较于所述体区与第二导电类型基区的界面,更靠近所述衬底正面。
6.如权利要求1所述的制作方法,其特征在于,所述第二峰值浓度位置距离所述体区与第二导电类型基区的界面大于或等于3微米。
7.如权利要求1所述的制作方法,其特征在于,所述轻离子注入的注入剂量为5E11/cm2~5E14/cm2,注入能量为500KeV~2MeV。
8.如权利要求1所述的制作方法,其特征在于,形成所述第一接触孔包括:
在所述衬底上形成图形化的掩膜层;以及
利用所述掩膜层刻蚀所述层间介质层,在所述层间介质层中形成所述第一接触孔。
9.如权利要求8所述的制作方法,其特征在于,形成所述铂硅合金层包括:
沿所述掩膜层和所述第一接触孔表面形成铂金属层;
去除所述掩膜层以及覆盖于所述掩膜层表面的所述铂金属层,剩余的所述铂金属层覆盖于所述第一接触孔内表面;
进行合金化退火,使所述铂金属层与下方的所述衬底反应而形成所述铂硅合金层;以及
去除未与所述衬底反应的所述铂金属层部分。
10.如权利要求1至9任一项所述的制作方法,其特征在于,所述铂扩散退火的退火温度为600℃-800℃,退火时间为30分钟~60分钟。
11.一种RC-IGBT器件,其特征在于,采用如权利要求1至10任一项所述的制作方法形成,所述RC-IGBT器件包括:
衬底,具有相背的正面和背面且包括相邻的IGBT形成区和FRD形成区,所述衬底正面形成有横跨所述IGBT形成区和所述FRD形成区的体区、对应于所述IGBT形成区形成的栅极以及位于所述栅极两侧的源区,所述衬底内还具有对应于所述FRD形成区且位于所述体区下方的二极管基区;
其中,所述FRD形成区的所述衬底内形成有具有局部浓度分布的铂掺杂低寿命区,所述铂掺杂低寿命区的峰值浓度位置包括对应于FRD形成区位于所述体区内的第一铂峰值浓度位置和位于所述二极管基区内的第二铂峰值浓度位置,并且,所述RC-IGBT器件还包括形成于所述衬底正面的层间介质层,所述层间介质层中具有对应于所述FRD形成区形成的第一接触孔,所述铂掺杂低寿命区位于所述第一接触孔的下方。
12.如权利要求11所述的RC-IGBT器件,其特征在于,所述层间介质层中具有对应于所述IGBT形成区形成的第二接触孔,所述RC-IGBT器件还包括:
发射极金属层,所述发射极金属层填充所述第一接触孔和所述第二接触孔并覆盖所述层间介质层;以及
背面电极结构,形成于所述衬底背面。
13.如权利要求11至12任一项所述的RC-IGBT器件,其特征在于,所述栅极形成于所述衬底内的栅沟槽内或者形成于所述衬底正面上方。
CN202410749935.3A 2024-06-12 2024-06-12 Rc-igbt器件及其制作方法 Active CN118335786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410749935.3A CN118335786B (zh) 2024-06-12 2024-06-12 Rc-igbt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410749935.3A CN118335786B (zh) 2024-06-12 2024-06-12 Rc-igbt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN118335786A CN118335786A (zh) 2024-07-12
CN118335786B true CN118335786B (zh) 2024-09-06

Family

ID=91779110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410749935.3A Active CN118335786B (zh) 2024-06-12 2024-06-12 Rc-igbt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN118335786B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803498A (zh) * 2017-01-18 2017-06-06 株洲中车时代电气股份有限公司 一种逆导igbt器件的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4421529C2 (de) * 1994-06-20 1996-04-18 Semikron Elektronik Gmbh Schnelle Leistungsdiode
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
WO2016010097A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803498A (zh) * 2017-01-18 2017-06-06 株洲中车时代电气股份有限公司 一种逆导igbt器件的制备方法

Also Published As

Publication number Publication date
CN118335786A (zh) 2024-07-12

Similar Documents

Publication Publication Date Title
US6677622B2 (en) Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure
US11081575B2 (en) Insulated gate bipolar transistor device and method for manufacturing the same
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
US8753937B2 (en) Manufacturing method of power transistor device with super junction
US7759711B2 (en) Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
KR100282710B1 (ko) 바이폴라 트랜지스터의 제조 방법 및 그 구조
US20180358451A1 (en) Method of manufacturing power semiconductor device
JP7334407B2 (ja) 半導体装置および半導体装置の製造方法
CN117542880B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US20020081784A1 (en) Semiconductor device
CN118335786B (zh) Rc-igbt器件及其制作方法
CN117116937A (zh) 一种rc-igbt器件结构及制备方法
US8829571B2 (en) Punch-through semiconductor device and method for producing same
US11532704B2 (en) Semiconductor device
JPH07202166A (ja) 半導体装置
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
JP2002359373A (ja) 半導体装置及びその製造方法
JPH10335630A (ja) 半導体装置及びその製造方法
CN111430305A (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
CN116741821B (zh) Igbt器件结构及对应的制作方法
CN221080024U (zh) 一种基于SiC的N型晶闸管器件
CN113257674B (zh) 一种二极管芯片结构及制作方法
US20220013625A1 (en) Vertical power semiconductor device and manufacturing method
WO2024057654A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant