CN118136624A - 角落设置有用于esd保护的钳位电路的芯片及芯片设计方法 - Google Patents
角落设置有用于esd保护的钳位电路的芯片及芯片设计方法 Download PDFInfo
- Publication number
- CN118136624A CN118136624A CN202410281040.1A CN202410281040A CN118136624A CN 118136624 A CN118136624 A CN 118136624A CN 202410281040 A CN202410281040 A CN 202410281040A CN 118136624 A CN118136624 A CN 118136624A
- Authority
- CN
- China
- Prior art keywords
- chip
- corner
- clamping circuit
- port
- clamping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种角落设置有用于ESD保护的钳位电路的芯片及芯片设计方法，该芯片包括：钳位电路，钳位电路设置在芯片的角落，钳位电路与芯片的IO端口连接；该方法包括以下步骤：在芯片版图设计时，确定芯片的单个IO端口的尺寸；根据单个IO端口的尺寸确定芯片的单个角落位的尺寸大小；根据单个角落位的尺寸大小设计相应大小的钳位电路的版图单元；将钳位电路的版图单元设置在目标角落位，并将钳位电路的版图单元与IO端口的版图单元连接。本发明走出钳位电路需要设置铝垫窗口的误区，从而不需要担心在打绑定线的时候导致芯片脚的崩塌，在保持ESD的电源地的金属环连接的基础上将钳位电路的版图单元设计在芯片的角落的内部，提高硅片的面积的利用率。
Description
技术领域
本发明涉及集成电路技术领域，具体是涉及一种角落设置有用于ESD保护的钳位电路的芯片及芯片设计方法。
背景技术
静电泄放(ESD)是由静电引起的一种电过应力形式，当积累到一定程度的静电与芯片引脚接触时，瞬间产生的高电流给芯片带来不可逆转的损伤，因此需要采取适当的控制措施降低静电泄放所带来的影响。在ESD设计中，电源的ESD钳位电路的设计可以对芯片的ESD起到很好的保护作用，钳位电路的保护作用还与钳位电路到芯片引脚的距离有关。因此，需要在ESD的IO(INPUT/OUTPUT)插入一定数量的钳位电路来增加电源到地的泄放通路来起到增强ESD保护作用。例如，参见图1，图1中输入1或输入2等IO端口在发生静电泄放时，VDD到VSS的电源钳位电路101可以将静电泄放产生的电流Iesd引出到电源地VSS而不进入到对应的芯片的内部电路11或内部电路12。
在芯片设计中，由于芯片需要通过绑定线连接到外部的引脚，所以一般是在芯片最外围放置带ESD保护的IO，在内部依次设置模拟模块和数字模块，而芯片的四个角落(CORNER)处由于应力在打绑定线时容易导致芯片角崩塌的原因，晶圆厂一般不推荐或者不允许在该位置放置铝垫窗口(PAD WINDOW)，所以角落处在带ESD保护的IO中一般用带倒角的衬底保护环(Guardring)和电源地的金属线连接起来，这就造成了一定面积上的浪费，例如，参照图2，芯片的角落401只起到衬底和金属环连接的作用，钳位电路301设置在特定的一个IO端口201下(IO端口202为没有设置钳位电路的IO端口),没有利用角落401这部分的面积。
发明内容
本发明的第一目的是提供一种角落设置有用于ESD保护的钳位电路的芯片，能够利用芯片角落放置钳位电路。
本发明的第二目的是提供一种芯片设计方法，能够设计上述角落设置有用于ESD保护的钳位电路的芯片。
为了实现上述的第一目的，本发明提供的一种角落设置有用于ESD保护的钳位电路的芯片，包括：基板，基板的四条边缘上均设置有多个IO端口，相邻的两条边缘处形成角落位，且所述芯片上设置有至少一个钳位电路；其中，至少一个钳位电路设置在角落位处，钳位电路与芯片的IO端口连接。
由上述方案可见，本发明将带ESD保护作用的钳位电路设置在芯片的角落，既可以避免角落面积的浪费，又可以起到增强ESD保护的作用。
进一步的方案是，所述钳位电路的数量为二个以上，一个所述钳位电路设置在一个所述角落位处。
进一步的方案是，各所述钳位电路仅设置于所述角落位处。
由此可见，可以节省原有的钳位电路设置在IO端口处时，钳位电路所占用的面积。
进一步的方案是，芯片包括第一ESD电源域和第二ESD电源域，钳位电路包括第一钳位电路和第二钳位电路，芯片的角落位包括第一角落位和第二角落位，第一钳位电路设置在第一角落位并与第一ESD电源域对应的第一IO端口连接，第二钳位电路设置在第二角落位并与第二ESD电源域对应的第二IO端口连接。
由此可见，对于包括多个ESD电源域的芯片，可以分别ESD电源域对应的芯片的角落位设置钳位电路，钳位电路与对应的IO端口连接，同样实现在芯片的角落位设置钳位电路。
为了实现上述的第二目的，本发明提供的一种芯片设计方法，其中，包括以下步骤：在芯片版图设计时，确定芯片的单个IO端口的尺寸；根据单个IO端口的尺寸确定芯片的单个角落位的尺寸大小；根据单个角落位的尺寸大小设计相应大小的钳位电路的版图单元；将钳位电路的版图单元设置在目标角落位，并将钳位电路的版图单元与IO端口的版图单元连接。
由上述方案可见，本发明通过将电源钳位电路的版图单元设计在芯片的角落位，走出钳位电路需要设置铝垫窗口的误区，从而不需要担心在打绑定线的时候导致芯片脚的崩塌，在保持ESD的电源地的金属环连接的基础上将钳位电路的版图单元设计在芯片的角落位的内部，提高硅片的面积的利用率。此外，由于芯片的角落会受到应力的影响而使得放置在角落的芯片的功能模块容易受到影响，而本申请在角落设置用于ESD保护的钳位电路作为衡量芯片的性能指标的电路，相对于电源启动电路、晶体振荡电路、带隙基准电路等衡量芯片的功能模块的电路，在角落上设置用于ESD保护的钳位电路不会对芯片的性能和良率产生影响，同时优化了芯片的面积利用率。
进一步的方案是，芯片包括多个ESD电源域；将钳位电路的版图单元设置在目标角落位，并将钳位电路的版图单元IO端口的版图单元连接时，包括以下步骤：分别将钳位电路的版图单元设置在每个ESD电源域对应的目标角落位，并分别将钳位电路的版图单元与对应的ESD电源域下的IO端口的版图单元连接。
由此可见，对于多个ESD电源域，可以分别在ESD电源域对应的芯片的目标角落位设置钳位电路的版图单元。
进一步的方案是，将钳位电路的版图单元设置在目标角落位，并将钳位电路的版图单元IO端口的版图单元连接时，包括以下步骤：根据每个IO端口到钳位电路的金属线的阻抗确定是否需要在IO端口的版图单元安插钳位电路的版图单元。
由此可见，在芯片的尺寸较小时，4个角落位的钳位电路的版图单元的设计已经满足ESD保护的要求，从而相对于现有的钳位电路设置可以节省4个钳位电路占用的面积。在芯片的尺寸较大而4个角落位的钳位电路的版图单元的设计无法满足ESD保护的要求，可以在IO端口增加钳位电路的版图单元以满足ESD保护的要求，此时也节省出4个钳位电路占用的面积。
附图说明
图1是现有技术中电源钳位电路的结构图。
图2是现有技术中芯片的角落位只起到衬底和金属环连接的结构图。
图3是本发明的角落设置有用于ESD保护的钳位电路的芯片第一实施例的结构图。
图4是本发明的角落设置有用于ESD保护的钳位电路的芯片第一实施例的结构图。
图5是本发明的芯片设计方法的流程图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
本发明的于ESD保护的钳位电路的芯片通过在芯片的角落位设置钳位电路以节省硅片面积，本发明的芯片设计方法实现上述芯片的设计。
角落设置有用于ESD保护的钳位电路的芯片第一实施例：
参见图3，本实施例的角落设置有用于ESD保护的钳位电路的芯片包括多个IO(General Purpose Input Output)端口11、四个角落位(CORNER)、电源端VDD、地端VSS和四个钳位电路Clamp。其中，芯片的基板的相邻的两条边缘处形成的角落，四个角落位分别是第一角落位21、第二角落位22、第三角落位23、第四角落位24。电源端VDD是芯片的ESD电源域的电源端口，地端VSS是芯片的ESD电源域的地端口。基板的四条边缘上均设置有多个IO端口11。
在芯片的四个角落位中均设置有一个钳位电路Clamp，每个钳位电路Clamp分别连接多个IO端口11中一定数量的IO端口，一个IO端口连接一个钳位电路Clamp。每个IO端口分别连接到电源端VDD和VSS端口。
角落设置有用于ESD保护的钳位电路的芯片第二实施例：
本实施例与上述第一实施例的区别在于，本实施例的芯片存在二个ESD电源域。参见图4，本实施例的角落位设置有用于ESD保护的钳位电路的芯片包括多个第一IO端口31、多个第二IO端口32、第五角落位41、第六角落位42、第七角落位43、第八角落位44、第一VDD端VDD1、第一VSS端口VSS1、第二VDD端口VDD2、第二VSS端口VSS2、第一钳位电路Clamp1、第二钳位电路Clamp2。
第一VDD端VDD1是第一ESD电源域的电源端口，第一VSS端口VSS1是第一ESD电源域的地端口。第二VDD端口VDD2是第二ESD电源域的电源端口，第二VSS端口VSS2是第二ESD电源域的地端口。第一IO端口31是第一ESD电源域下的IO端口，第二IO端口32是第二ESD电源域的IO端口。第一钳位电路Clamp1是第一ESD电源域下的钳位电路，第二钳位电路Clamp2是第二ESD电源域下的钳位电路。
第五角落位41和第六角落位42均设置有一个第一钳位电路Clamp1，每个第一钳位电路Clamp1分别连接多个第一IO端口31中一定数量的第一IO端口31，一个第一IO端口31连接一个第一钳位电路Clamp1。第一IO端口31分别连接到第一VDD端VDD1和第一VSS端口VSS1。
第七角落位43和第八角落位44均设置有一个第二钳位电路Clamp2，每个第二钳位电路Clamp2分别连接多个第二IO端口32中一定数量的第二IO端口32，一个第二IO端口32连接一个第二钳位电路Clamp2。第二IO端口32分别连接到第二VDD端VDD2和第二VSS端口VSS2。
芯片设计方法实施例：
本实施例可实现上述芯片实施例的芯片的设计，参加图5，具体包括以下步骤：
S1：在芯片版图设计时，确定芯片的单个IO端口的尺寸。
S2：根据单个IO端口的尺寸确定芯片的单个角落位的尺寸大小。
S3：根据单个角落位的尺寸大小设计相应大小的钳位电路的版图单元。
S4：将钳位电路的版图单元设置在目标角落位，并将钳位电路的版图单元与IO端口的版图单元连接。
由此，在芯片的ESD设计中，通过确定IO端口的尺寸来确定单个角落位的尺寸大小，从而可以在设计和单个角落位一样大小的钳位电路的版图单元，该版图单元和电源地的金属环接口一致，从而保证和IO端口的拼接一致性。其中，目标角落位可以是4个角落位中的1个、2个、3个或4个，即如果目标角落位为4个，则芯片的4个角落均设置有钳位电路的版图单元。
在上述步骤S4中，如果芯片存在多个ESD电源域，则对于每一个ESD电源域，在该ESD电源域对应的角落位放置该钳位电路的版图单元以完成和该ESD电源域下的IORING的拼接，该ESD电源域下的IORING即该ESD电源域下的IO端口的组合。
在上述步骤S4中，还可以是根据每个IO端口到钳位电路的金属线的阻抗确定是否需要在IO端口的版图单元安插钳位电路的版图单元，在阻抗大的时候确定需要安插钳位电路以减少IO端口到电源地之间的阻抗，该钳位电路的版图单元可以和上述设置在角落位的钳位电路的版图单元相同，也可以和上述设置在角落位的钳位电路的版图单元不相同。
综上所述，本发明针对现有的芯片设计中角落位更多是起到一个衬底环和金属环的连接作用，面积没有更高效利用的问题，在保留电源地的金属环连接的基础上，实现将钳位电路的版图也放置在角落位中，由于无需PAD结构设计可以避免去打绑定线导致芯片角崩塌的风险，同时实现提升ESD保护的性能以及提高了硅片的面积的利用。
Claims (7)
1.一种角落设置有用于ESD保护的钳位电路的芯片，包括：
基板，所述基板的四条边缘上均设置有多个IO端口，相邻的两条边缘处形成角落位，且所述芯片上设置有至少一个钳位电路；
其特征在于：
至少一个所述钳位电路设置在所述角落位处，所述钳位电路与所述芯片的IO端口连接。
2.如权利要求1所述角落设置有用于ESD保护的钳位电路的芯片，其特征在于：
所述钳位电路的数量为二个以上，一个所述钳位电路设置在一个所述角落位处。
3.如权利要求2所述角落设置有用于ESD保护的钳位电路的芯片，其特征在于：
各所述钳位电路仅设置于所述角落位处。
4.如权利要求1至3任一项所述的角落设置有用于ESD保护的钳位电路的芯片，其特征在于：
所述芯片包括第一ESD电源域和第二ESD电源域，所述钳位电路包括第一钳位电路和第二钳位电路，所述角落位包括第一角落位和第二角落位，所述第一钳位电路设置在所述第一角落位并与所述第一ESD电源域对应的第一IO端口连接，所述第二钳位电路设置在所述第二角落位并与所述第二ESD电源域对应的第二IO端口连接。
5.一种芯片设计方法，其特征在于，包括以下步骤：
在芯片版图设计时，确定所述芯片的单个IO端口的尺寸；
根据所述单个IO端口的尺寸确定所述芯片的单个角落位的尺寸大小；
根据单个所述角落位的尺寸大小设计相应大小的钳位电路的版图单元；
将所述钳位电路的版图单元设置在目标角落位，并将所述钳位电路的版图单元与所述IO端口的版图单元连接。
6.如权利要求5所述的芯片设计方法，其特征在于：
所述芯片包括多个ESD电源域；
将所述钳位电路的版图单元设置在所述目标角落位，并将所述钳位电路的版图单元所述IO端口的版图单元连接时，包括以下步骤：
分别将所述钳位电路的版图单元设置在每个所述ESD电源域对应的所述目标角落位，并分别将所述钳位电路的版图单元与对应的所述ESD电源域下的IO端口的版图单元连接。
7.如权利要求5或6所述的芯片设计方法，其特征在于：
将所述钳位电路的版图单元设置在所述目标角落位，并将所述钳位电路的版图单元所述IO端口的版图单元连接时，包括以下步骤：
根据每个IO端口到所述钳位电路的金属线的阻抗确定是否需要在所述IO端口的版图单元安插所述钳位电路的版图单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410281040.1A CN118136624A (zh) | 2024-03-12 | 2024-03-12 | 角落设置有用于esd保护的钳位电路的芯片及芯片设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410281040.1A CN118136624A (zh) | 2024-03-12 | 2024-03-12 | 角落设置有用于esd保护的钳位电路的芯片及芯片设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118136624A true CN118136624A (zh) | 2024-06-04 |
Family
ID=91235082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410281040.1A Pending CN118136624A (zh) | 2024-03-12 | 2024-03-12 | 角落设置有用于esd保护的钳位电路的芯片及芯片设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118136624A (zh) |
-
2024
- 2024-03-12 CN CN202410281040.1A patent/CN118136624A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110021922B (zh) | 超低电容瞬态电压抑制器 | |
| JP2004282058A (ja) | 半導体集積回路装置、半導体集積回路装置の設計方法 | |
| US20030235019A1 (en) | Electrostatic discharge protection scheme for flip-chip packaged integrated circuits | |
| US9941270B2 (en) | Semiconductor device and design method of same | |
| TW200428634A (en) | Semiconductor integrated device and apparatus for designing the same | |
| US20050045909A1 (en) | Electrostatic discharge protection for integrated circuit devices | |
| KR19990014842A (ko) | 매크로셀 어레이용 정전기 방전 보호 장치 | |
| KR20040049782A (ko) | 반도체집적회로장치 및 반도체집적회로장치의 제조방법 | |
| EP3503180A1 (en) | A decoupling capacitor for an integrated circuit | |
| CN118136624A (zh) | 角落设置有用于esd保护的钳位电路的芯片及芯片设计方法 | |
| US20110242712A1 (en) | Chip with esd protection function | |
| US20040056367A1 (en) | Semiconductor device inlcluding optimized driver layout for integrated circuit with staggered bond pads | |
| CN210403720U (zh) | 集成电路芯片和集成电路 | |
| CN109690769B (zh) | 集成电路静电放电总线结构和相关方法 | |
| EP2372767B1 (en) | Method for forming i/o clusters in integrated circuits and corresponding i/o clusters | |
| US20050269718A1 (en) | Optimized driver layout for integrated circuits with staggered bond pads | |
| JP2017055033A (ja) | 半導体装置、半導体チップ及び半導体装置の製造方法 | |
| CN217544618U (zh) | 一种提高芯片esd性能的封装结构 | |
| US10192817B2 (en) | Electrostatic discharge protection element | |
| US8549257B2 (en) | Area efficient arrangement of interface devices within an integrated circuit | |
| CN218482658U (zh) | 防静电保护电路以及电气装置 | |
| US20240128220A1 (en) | Semiconductor device | |
| US7986504B2 (en) | Distributing power to an integrated circuit | |
| CN111933641B (zh) | 一种静电放电防护线路 | |
| US20210351445A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |