CN118120341A - 布线基板以及其制造方法 - Google Patents

布线基板以及其制造方法 Download PDF

Info

Publication number
CN118120341A
CN118120341A CN202280070335.3A CN202280070335A CN118120341A CN 118120341 A CN118120341 A CN 118120341A CN 202280070335 A CN202280070335 A CN 202280070335A CN 118120341 A CN118120341 A CN 118120341A
Authority
CN
China
Prior art keywords
layer
wiring conductor
electrolytic plating
base metal
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280070335.3A
Other languages
English (en)
Inventor
清水范征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN118120341A publication Critical patent/CN118120341A/zh
Pending legal-status Critical Current

Links

Abstract

本公开所涉及的布线基板包含:绝缘层;槽,位于该绝缘层上表面;凹部,位于绝缘层上表面,具有比槽宽的宽度;基底金属层,位于槽的内表面以及凹部的内表面;第一布线导体,在基底金属层上填充槽而配置;以及第二布线导体,在基底金属层上填充凹部而配置,具有比第一布线导体宽的宽度。第二布线导体具有第一部分和与该第一部分相邻且一体地配置的第二部分。多个空隙位于第一部分以及第二部分的边界。

Description

布线基板以及其制造方法
技术领域
本发明涉及布线基板以及其制造方法。
背景技术
以往,作为布线基板中的布线导体的形成方法,使用半加成法。半加成法是以如下步骤形成布线导体的方法。首先,通过无电解镀敷法、溅射法等在绝缘层的露出表面形成薄的基底金属层。接下来,在该基底金属层上形成具有与布线导体的图案对应的开口部的抗镀层。接下来,在该抗镀层的开口部内露出的基底金属层上形成电解镀层。接下来,剥离除去抗镀层,最后蚀刻除去未被电解镀层覆盖的部分的基底金属层。
然而,在布线基板中,布线导体的微细化正在发展。例如,要求布线导体的宽度为15μm以下,相互相邻的布线导体彼此的间隔为15μm以下。这样,若布线导体的宽度例如为15μm以下,则绝缘层与布线导体经由基底金属层的接合面积变小,布线导体容易从绝缘层剥离。进而,在相互相邻的布线导体彼此之间,电绝缘可靠性降低。
因而,如专利文献1所记载的那样,提出了形成包含残留在槽内的基底金属层以及电解镀层的布线导体的方法。首先,在绝缘层的表面通过激光加工将与布线导体的图案对应的槽形成为给定深度。接下来,在包含槽的内壁的绝缘层的表面通过无电解镀敷法、溅射法等形成薄的基底金属层。接下来,在该基底金属层上形成填埋槽的厚度的电解镀层。最后,通过化学机械研磨将绝缘层上的基底金属层以及电解镀层研磨除去。
根据该方法,比较窄的宽度(例如15μm以下)的布线导体用的槽被电解镀层良好地填充。但是,比较宽的宽度(例如150μm以上)的布线导体用的槽难以被电解镀层良好地填充。其结果,在宽度宽的布线导体中,布线导体的上表面大幅凹陷而缺乏平坦性。若为了消除该凹陷而使电解镀层的厚度进一步变厚,则形成该电解镀层时产生的应力变大。因此,应力经由基底金属层而较大地作用于宽度较宽的布线导体用的槽的内壁之间,宽度较宽的布线导体容易剥离。
在先技术文献
专利文献
专利文献1:日本特开2004-149926号公报
发明内容
-用于解决课题的手段-
本公开所涉及的布线基板包含:绝缘层;槽,位于该绝缘层上表面;凹部,位于绝缘层上表面,具有比槽宽的宽度;基底金属层,位于槽的内表面以及凹部的内表面;第一布线导体,在基底金属层上填充槽而配置;以及第二布线导体,在基底金属层上填充凹部而配置,具有比第一布线导体宽的宽度。第二布线导体具有第一部分和与该第一部分相邻且一体地配置的第二部分。多个空隙位于第一部分以及第二部分的边界。
本公开所涉及的布线基板的制造方法包含:在绝缘层的上表面形成槽以及具有比该槽宽的宽度的凹部的工序;在绝缘层的上表面、槽的内表面以及凹部的内表面形成基底金属层的工序;在凹部内的基底金属层上形成具有比凹部的宽度窄的宽度的至少一个抗镀剂层的工序;在从抗镀剂层露出的基底金属层上形成第一电解镀层的工序;从基底金属层上除去抗镀剂层的工序;在第一电解镀层上以及基底金属层上形成第二电解镀层的工序;以及除去第一电解镀层、第二电解镀层及基底金属层的一部分,形成第一布线导体及第二布线导体的工序,所述第一布线导体包含来自填充槽的第一电解镀层的第一电解镀敷金属或者来自第二电解镀层的第二电解镀敷金属,所述第二布线导体包含填充凹部的第一电解镀敷金属和来自第二电解镀层的第二电解镀敷金属。
附图说明
图1是表示本公开的一实施方式所涉及的布线基板的截面的说明图。
图2是图1所示的区域X的电子显微镜照片。
图3是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图4是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图5是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图6是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图7是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图8是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图9是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图10是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图11是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图12是在本公开的一实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。
图13是表示第二布线导体的变形例的说明图。
图14是表示第二布线导体的变形例的说明图。
图15是表示第二布线导体的变形例的说明图。
图16是表示第二布线导体的变形例的说明图。
具体实施方式
如上所述,在形成包含残留在槽内的基底金属层以及电解镀层的布线导体的以往的方法中,应力经由基底金属层较大地作用在与宽度宽的布线导体用的槽的内壁之间,宽度宽的布线导体容易剥离。因此,要求宽度宽的布线导体难以剥离的布线基板。
根据本公开所涉及的布线基板,宽度宽的第二布线导体具有第一部分和与第一部分相邻且一体地配置的第二部分,多个空隙位于第一部分以及第二部分的边界。因此,在第二布线导体与绝缘层之间产生的应力、在第二布线导体内产生的应力在空隙所在的第一部分与第二部分的边界被分散缓和。其结果,本公开所涉及的布线基板能够减少第二布线导体的剥离。
进而,根据本公开所涉及的布线基板的制造方法,通过上述的工序,第一电解镀层的形成时以及第二电解镀层的形成时的应力被分散。其结果,根据本公开所涉及的布线基板的制造方法,能够得到减少形成于凹部内的第二布线导体的剥离的布线基板。
基于图1以及图2对本公开的布线基板进行说明。图1是表示本公开的一个实施方式所涉及的布线基板的截面的说明图。一个实施方式所涉及的布线基板10包含绝缘层1(11、12)、第一布线导体5以及第二布线导体6。在一个实施方式所涉及的布线基板10中,绝缘层1(11)是核心用绝缘层11,绝缘层1(12)相当于增层用绝缘层12。在一个实施方式所涉及的布线基板10中,说明在增层用绝缘层12中包含第一布线导体5以及第二布线导体6的方式。
核心用绝缘层11例如由环氧树脂、双马来酰亚胺-三嗪树脂、聚酰亚胺树脂、聚苯醚树脂、液晶聚合物等树脂形成。这些树脂可以单独使用,也可以并用2种以上。核心用绝缘层11中可以加入玻璃布等增强材料,进而也可以分散绝缘粒子。绝缘粒子没有限定,例如可举出二氧化硅、氧化铝、硫酸钡、滑石、粘土、玻璃、碳酸钙、氧化钛等无机绝缘性填料。核心用绝缘层11的厚度没有限定,只要是核心用绝缘层即可,例如为0.1mm以上且2.0mm以下。
核心用绝缘层11具有用于将核心用绝缘层11的上下表面的导体层11b电连接的通孔导体11a。通孔导体11a位于贯通核心用绝缘层11的上下表面的通孔内。通孔导体11a例如由铜镀敷等金属镀敷构成的导体形成。通孔导体11a与核心用绝缘层11的两面的导体层11b连接。通孔导体11a可以仅形成于通孔的内壁面,也可以填充于通孔内。
增层用绝缘层12也与核心用绝缘层11同样,由环氧树脂、双马来酰亚胺-三嗪树脂、聚酰亚胺树脂、聚苯醚树脂、液晶聚合物等树脂形成。这些树脂可以单独使用,也可以并用2种以上。核心用绝缘层11和增层用绝缘层12可以由相同的树脂形成,也可以由不同的树脂形成。增层用绝缘层12中可以加入玻璃布等增强材料,进而也可以分散绝缘粒子。绝缘粒子没有限定,例如可举出二氧化硅、氧化铝、硫酸钡、滑石、粘土、玻璃、碳酸钙、氧化钛等无机绝缘性填料。增层用绝缘层12的厚度没有限定,例如为10μm以上且50μm以下。
增层用绝缘层12具有用于电连接位于增层用绝缘层12的上下表面的导体层彼此的过孔导体12a。过孔导体12a位于贯通增层用绝缘层12的上下表面的过孔内。过孔导体12a例如在形成第一布线导体5以及第二布线导体6时同时形成。过孔导体12a可以仅形成于过孔的内壁面,也可以填充于过孔内。
槽2以及凹部3位于增层用绝缘层12的上表面。基底金属层4位于槽2以及凹部3的内表面。基底金属层4是成为第一布线导体5以及第二布线导体6的基座的部分。基底金属层4例如由铜等金属形成。基底金属层4具有例如0.1μm以上且0.5μm以下的厚度。通过存在基底金属层4,第一布线导体5以及第二布线导体6的覆盖性提高。
在槽2中填充有第一布线导体5。第一布线导体5的宽度较窄,例如也可以为15μm以下。这样的第一布线导体5例如作为信号用布线导体发挥功能。槽2的宽度根据第一布线导体5的宽度适当设定。槽2的深度只要不贯通增层用绝缘层12就没有限定。槽2的深度例如可以为增层用绝缘层12的厚度的10%以上且50%以下。第一布线导体填充于槽2,包含在槽2内存在例如制造时的空气的吸入引起的空隙、以及基底金属层4或者第一布线导体未向狭小部覆盖引起的空隙等的情况。
槽2的内表面的算术平均粗糙度Ra未被限定,例如可以为50nm以上且100nm以下。若槽2的内表面的算术平均粗糙度Ra为50nm以上且100nm以下,则基底金属层4被更牢固地覆盖,能够进一步减少基底金属层4剥离。进而,位于槽2的基底金属层4的表面的算术平均粗糙度Ra没有限定,例如可以为50nm以上且100nm以下。若位于槽2的基底金属层4的表面的算术平均粗糙度Ra为50nm以上且100nm以下,则第一布线导体5被基底金属层4牢固地覆盖,能够进一步减少第一布线导体5剥离。
第一布线导体5可以与基底金属层4的表面的算术平均粗糙度Ra对应地,具有算术平均粗糙度Ra为50nm以上且100nm以下的表面粗糙度。该粗糙度比第二布线导体6的侧面粗糙度小,在向第一布线导体5传输高频信号的情况下,能够进一步减少传输损耗。
凹部3具有比槽2宽的宽度。在凹部3中填充有第二布线导体6。第二布线导体6的宽度比第一布线导体5的宽度宽,例如可以为150μm以上。这样的第二布线导体6例如作为接地用导体层发挥功能。凹部3的宽度根据第二布线导体6的宽度适当设定。凹部3的深度只要不贯通增层用绝缘层12就没有限定。凹部3的深度例如可以为增层用绝缘层12的厚度的10%以上且50%以下。第二布线导体填充于凹部3中,也包含在凹部3内存在例如制造时的空气的吸入引起的空隙、以及基底金属层4或者第二布线导体未向狭小部覆盖引起的空隙等的情况。
第二布线导体6包含第一部分61和第二部分62,第二部分62与第一部分61相邻而一体地配置。第一部分61例如由第一电解镀敷金属形成,作为金属可列举铜等。另一方面,第二部分62例如由第二电解镀敷金属形成,作为金属可列举铜等。即使第一部分61和第二部分62由相同的金属(例如铜)形成,在本说明书中也作为其他部分来处理。
在图1中,为了方便,示出了第一部分61与第二部分62的边界63,但在实际的第二布线导体6中,不存在这样的明确的边界63,如图2所示,多个空隙64位于边界63部分。通过空隙64来区分第一部分61和第二部分62。图2是图1所示的区域X的电子显微镜照片。
这样,第二布线导体6具有第一部分61和第二部分62,多个空隙64位于第一部分61以及第二部分62的边界63,由此在第二布线导体6与绝缘层1之间产生的应力、在第二布线导体6内产生的应力在空隙64所在的第一部分61与第二部分62的边界63被分散缓和。其结果,一个实施方式所涉及的布线基板能够减少第二布线导体6的剥离。
空隙64的大小没有限定,例如,最大长度可以为50nm以上且1μm以下。在本说明书中,“最大长度”是指空隙64的周缘间的直线距离中距离最大的部分的长度。若空隙64的最大长度为50nm以上且1μm以下,则不会对第一部分61与第二部分62的接合强度造成影响,能够充分地分散缓和上述的应力。
在隔着边界63而配置的第一部分61以及第二部分62的至少一部分中包含连续晶体。所谓连续晶体,是指构成第一部分61的第一电解镀敷金属以及构成第二部分的第二电解镀敷金属的晶体取向隔着边界63而一致。
凹部3的内表面的算术平均粗糙度Ra没有限定,例如可以为50nm以上且100nm以下。若凹部3的内表面的算术平均粗糙度Ra为50nm以上且100nm以下,则基底金属层4被凹部3牢固地覆盖,能够进一步减少基底金属层4剥离。
位于凹部3的基底金属层4的表面的算术平均粗糙度Ra没有限定,例如可以为50nm以上且100nm以下。若位于凹部3的基底金属层4的表面的算术平均粗糙度Ra为50nm以上且100nm以下,则第二布线导体6被基底金属层4牢固地覆盖,能够进一步减少第二布线导体6剥离。第二布线导体6可以与基底金属层4的表面的算术平均粗糙度Ra对应地具有算术平均粗糙度Ra为50nm以上且100nm以下的表面粗糙度。
一个实施方式所涉及的布线基板10也可以在最表层配置阻焊剂层7。阻焊剂层7例如由丙烯酸改性环氧树脂形成。阻焊剂层7例如具有在安装电子部件时、与母板等连接时,保护导体层(第一布线导体5以及第二布线导体6)等免受焊料的影响的功能。在阻焊剂层7形成有用于将位于正下方的第一布线导体5或者第二布线导体6的一部分露出的开口部。从该开口部露出的第一布线导体5或者第二布线导体6的一部分在安装半导体元件等时作为焊盘发挥功能。
接下来,基于图3~图12对本公开所涉及的布线基板的制造方法进行说明。图3~图12是在本公开的一个实施方式所涉及的布线基板的制造方法中,表示第一布线导体以及第二布线导体的制造工序的说明图。本公开所涉及的布线基板的制造方法包含下述的工序(a)~(g)。
(a)在绝缘层的上表面形成槽以及凹部的工序,所述凹部具有比该槽宽的宽度。
(b)在绝缘层的上表面、槽的内表面以及凹部的内表面形成基底金属层的工序。
(c)在凹部内的基底金属层上,形成具有比凹部的宽度窄的宽度的至少一个抗镀剂层的工序。
(d)在从抗镀剂层露出的基底金属层上形成第一电解镀层的工序。
(e)从基底金属层上除去抗镀剂层的工序。
(f)在第一电解镀层上以及基底金属层上形成第二电解镀层的工序。
(g)除去第一电解镀层、第二电解镀层以及基底金属层的一部分,形成第一布线导体、以及第二布线导体的工序,该第一布线导体包含来自填充槽的第一电解镀层的第一电解镀敷金属或者来自第二电解镀层的第二电解镀敷金属,该第二布线导体包含来自填充凹部的第一电解镀层的第一电解镀敷金属和来自第二电解镀层的第二电解镀敷金属。
首先,如图3所示,准备绝缘层1(核心用绝缘层11)。在核心用绝缘层11的上表面形成有导体层11b,在核心用绝缘层11形成有通孔导体11a。通孔导体11a与形成于核心用绝缘层11的上表面的导体层11b的一部分连接。关于核心用绝缘层11、通孔导体11a以及导体层11b,如上所述,省略详细的说明。图3中下侧所示的图是用上侧所示的图中记载的A-A线剖切时的剖视图。以下,图4~图12中下侧所示的图分别是用上侧所示的图中记载的A-A线剖切时的剖视图。
接下来,如图4所示,层叠绝缘层1(增层用绝缘层12),以使得覆盖核心用绝缘层11以及导体层11b。增层用绝缘层12如上所述,省略详细的说明。
接下来,如图5所示,在绝缘层1(增层用绝缘层12)的上表面形成槽2以及具有比槽2宽的宽度的凹部3(工序(a))。如图5所示,槽2只要形成于形成第一布线导体5的位置即可。形成槽2的方法没有限定,通过准分子激光、CO2激光、UV-YAG激光等那样的激光加工而形成。从容易形成深度均匀的槽2的方面考虑,优选采用准分子激光。槽2的深度如上所述,省略详细的说明。
槽2的内表面的算术平均粗糙度Ra没有限定。根据需要,也可以对槽2的内表面实施粗糙化处理,使槽2的内表面的算术平均粗糙度Ra例如为50nm以上且100nm以下。详细的说明如上所述,省略。
凹部3形成于形成第二布线导体6的位置即可。形成凹部3的方法没有限定,通过准分子激光、CO2激光、UV-YAG激光等那样的激光加工而形成。从容易形成深度均匀的凹部3的方面考虑,优选采用准分子激光。凹部3的深度如上所述,省略详细的说明。
凹部3的内表面的算术平均粗糙度Ra没有限定。根据需要,也可以对凹部3的内表面实施粗糙化处理,使凹部3的内表面的算术平均粗糙度Ra例如为50nm以上且100nm以下。详细的说明如上所述,省略。
接下来,如图6所示,在增层用绝缘层12形成过孔12a’。通孔12a’通过准分子激光、CO2激光、UV-YAG激光等那样的激光加工而形成。
接下来,如图7所示,在绝缘层1的上表面、槽2的内表面以及凹部3的内表面形成基底金属层4(工序(b))。基底金属层4例如通过无电解镀敷而使铜等金属析出而形成。在进行无电解镀敷时,可以使用钯作为催化剂。基底金属层4具有例如0.1μm以上且0.5μm以下的厚度。
位于槽2的基底金属层4的表面的算术平均粗糙度Ra没有限定。根据需要,也可以对位于槽2的基底金属层4的表面实施粗糙化处理,使位于槽2的基底金属层4的表面的算术平均粗糙度Ra例如为50nm以上且100nm以下。详细的说明如上所述,省略。
位于凹部3的基底金属层4的表面的算术平均粗糙度Ra没有限定。根据需要,也可以对位于凹部3的基底金属层4的表面实施粗糙化处理,以使得位于凹部3的基底金属层4的表面的算术平均粗糙度Ra例如为50nm以上且100nm以下。详细的说明如上所述,省略。
接下来,如图8所示,在凹部3内的基底金属层4上形成具有比凹部3的宽度窄的宽度W的至少一个抗镀剂层8(工序(c))。抗镀剂层8的宽度W只要比凹部3的宽度窄,就没有限定,例如可以为50μm以上且100μm以下。若在凹部3内形成有具有比凹部3的宽度窄的宽度W的抗镀剂层8,则例如也可以将抗镀剂层8形成魏覆盖槽2等其他部分。抗镀剂层8例如由丙烯酸系树脂、甲基丙烯酸系树脂等树脂形成。
接下来,如图9所示,在从抗镀剂层8露出的基底金属层4上形成第一电解镀层P1(工序(d))。第一电解镀层P1例如通过电解镀敷使铜等金属析出而形成。
接下来,如图10所示,从基底金属层4上除去抗镀剂层8(工序(e))。通过除去抗镀剂层8,在凹部3内除第一电解镀层P1所位于的部分以外,基底金属层4露出。
接下来,如图11所示,在第一电解镀层P1上以及基底金属层4上形成第二电解镀层P2(工序(f))。具体而言,在形成于凹部3的第一电解镀层P1上、槽2以及凹部3内在通过除去抗镀剂层8而令基底金属层4露出的部分形成第二电解镀层P2。第二电解镀层P2例如通过电解镀敷使铜等金属析出而形成。第二电解镀层P2例如形成为凹部3由铜等金属填充。
接下来,如图12所示,除去第一电解镀层P1、第二电解镀层P2以及基底金属层4的一部分,形成包含来自填充槽2的第二电解镀层P2的第二电解镀敷金属构成的第一布线导体5、以及包含来自填充凹部3的第一电解镀层P1的第一电解镀敷金属和来自第二电解镀层P2的第二电解镀敷金属构成的第二布线导体6(工序(g))。
作为除去第一电解镀层P1、第二电解镀层P2以及基底金属层4的一部分的方法,例如可举出化学机械研磨。通过除去第一电解镀层P1、第二电解镀层P2以及基底金属层4的一部分,使第一布线导体5的表面与第二布线导体6的表面大致共面。在第二布线导体6中,第一电解镀敷金属相当于第一部分61,第二电解镀敷金属相当于第二部分62。
在图12中,为了方便,明确地区分记载了第一部分61和第二部分62。但是,实际上,如上所述,在第一部分61与第二部分62之间不存在明确的边界,如图2所示,多个空隙64位于边界63部分。通过空隙64来区分第一部分61和第二部分62。
这样,在核心用绝缘层、增层用绝缘层这样的绝缘层1形成有第一布线导体5以及第二布线导体6,得到本公开所涉及的布线基板。在绝缘层1为增层用绝缘层的情况下,通过反复进行该工序(a)~(g),能够形成具有所期望的层数的增层。进而,在本公开所涉及的布线基板中,阻焊剂层7也可以位于最表层。关于阻焊剂层7如上所述,省略详细的说明。
在上述的一个实施方式所涉及的布线基板的制造方法中,在工序(c)中,在凹部3内的基底金属层4上形成抗镀剂层8,以使得俯视的情况下成为格子状。但是,形成于凹部3内的基底金属层4上的抗镀剂层8并不限定于格子状。
与图8所示的格子状类似,但在俯视的情况下,也可以在凹部内的基底金属层上形成抗镀剂层,以使得挖成圆形状而非四边形状。当这样挖成圆形状地形成抗镀剂层时,形成具有图13所示那样的第一部分61a以及第二部分62a的第二布线导体6a。
或者,也可以是与格子状相反,在俯视的情况下,在挖成四边形状或者圆形状的部分残留有抗镀剂层,在格子部分不存在抗镀剂层的构造(所谓海岛构造)。在抗镀剂层以海岛构造状存在的情况下,在图12以及13中,第二布线导体6、6a的第一部分61、61a与第二部分62、62a相反。
进而,抗镀剂层在俯视的情况下不需要纵横交叉,也可以是直线状。若将形成于凹部内的基底金属层上的抗镀剂层设为直线状,则形成有具有图14所示那样的第一部分61b以及第二部分62b的第二布线导体6b。
或者,形成于凹部内的基底金属层上的抗镀剂层除了直线状以外,在俯视的情况下,也可以是山形状等折线状、波型状等曲线状。若将形成于凹部内的基底金属层上的抗镀剂层设为山形状,则形成有具有图15所示那样的第一部分61c以及第二部分62c的第二布线导体6c。若将形成于凹部内的基底金属层上的抗镀剂层设为波型状,则形成有具有如图16所示那样的第一部分61d以及第二部分62d的第二布线导体6d。
如图8所示,在上述的实施方式中,抗镀剂层8也形成于凹部3以外的部分。具体而言,在图8中,抗镀剂层8也形成为覆盖槽2。但是,抗镀剂层8也可以仅形成于凹部3。在这种情况下,在槽中填充第一电解镀层,由来自第一电解镀层的第一电解镀敷金属形成第一布线导体。
-附图标记说明-
1绝缘层
11核心用绝缘层
11a通孔导体
11b导体层
12增层用绝缘层
12a过孔导体
12a’过孔
2槽
3凹部
4基底金属层
5第一布线导体
6第二布线导体
61第一部分
62第二部分
63边界
64空隙
7阻焊剂层
8抗镀剂层
10布线基板
P1第一电解镀层
P2第二电解镀层。

Claims (10)

1.一种布线基板,包含:
绝缘层;
槽,位于该绝缘层上表面;
凹部,位于所述绝缘层上表面,具有比所述槽宽的宽度;
基底金属层,位于所述槽的内表面及所述凹部的内表面;
第一布线导体,在所述基底金属层上填充所述槽而配置;以及
第二布线导体,在所述基底金属层上填充所述凹部而配置,具有比所述第一布线导体宽的宽度,
所述第二布线导体具有第一部分和与该第一部分相邻且一体地配置的第二部分,多个空隙位于所述第一部分以及所述第二部分的边界。
2.根据权利要求1所述的布线基板,其中,
所述第一部分是第一电解镀敷金属,
所述第二部分是第二电解镀敷金属。
3.根据权利要求1或2所述的布线基板,其中,
隔着所述边界配置的所述第一部分以及所述第二部分的至少一部分包含连续晶体。
4.根据权利要求1~3中任一项所述的布线基板,其中,
所述第一布线导体具有15μm以下的宽度。
5.根据权利要求1~4中任一项所述的布线基板,其中,
所述第二布线导体具有150μm以上的宽度。
6.根据权利要求1~5中任一项所述的布线基板,其中,
所述空隙的最大长度是50nm以上且1μm以下。
7.一种布线基板的制造方法,包含:
在绝缘层的上表面形成槽及具有比该槽宽的宽度的凹部的工序;
在所述绝缘层的上表面、所述槽的内表面及所述凹部的内表面形成基底金属层的工序;
在所述凹部内的所述基底金属层上形成具有比所述凹部的宽度窄的宽度的至少一个抗镀剂层的工序;
在从所述抗镀剂层露出的所述基底金属层上形成第一电解镀层的工序;
从所述基底金属层上除去所述抗镀剂层的工序;
在所述第一电解镀层上及所述基底金属层上形成第二电解镀层的工序;以及
除去所述第一电解镀层、所述第二电解镀层及所述基底金属层的一部分,形成第一布线导体以及第二布线导体的工序,所述第一布线导体包含来自填充所述槽的所述第一电解镀层的第一电解镀敷金属或者来自所述第二电解镀层的第二电解镀敷金属,所述第二布线导体包含填充所述凹部的所述第一电解镀敷金属和来自所述第二电解镀层的第二电解镀敷金属。
8.根据权利要求7所述的布线基板的制造方法,其中,
所述抗镀剂层具有50μm以上且100μm以下的宽度。
9.根据权利要求7或8所述的制造方法,其中,
所述第一布线导体具有15μm以下的宽度。
10.根据权利要求7~9中任一项所述的制造方法,其中,
所述第二布线导体具有150μm以上的宽度。
CN202280070335.3A 2021-10-28 2022-10-25 布线基板以及其制造方法 Pending CN118120341A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021-176324 2021-10-28

Publications (1)

Publication Number Publication Date
CN118120341A true CN118120341A (zh) 2024-05-31

Family

ID=

Similar Documents

Publication Publication Date Title
KR100936078B1 (ko) 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
CN102209431A (zh) 多层配线基板
CN102111952A (zh) 多层布线基板
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
US11729912B2 (en) Wiring substrate and method for manufacturing wiring substrate
US6946737B2 (en) Robust interlocking via
US9655242B2 (en) Printed wiring board
JP7234049B2 (ja) プリント配線基板
CN118120341A (zh) 布线基板以及其制造方法
WO2023074661A1 (ja) 配線基板およびその製造方法
JP3674662B2 (ja) 配線基板の製造方法
TWI843260B (zh) 配線基板及其製造方法
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP2023005233A (ja) 配線基板およびその製造方法
WO2023162965A1 (ja) 配線基板
WO2024024878A1 (ja) 配線基板およびそれを用いた実装構造体
US20230008582A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20230422393A1 (en) Wiring board
EP4255130A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20240023250A1 (en) Wiring substrate
US20240049398A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20220386461A1 (en) Wiring substrate and method for manufacturing wiring substrate
KR102331487B1 (ko) 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법
EP4362611A1 (en) Wiring board
US10306769B2 (en) Wiring board and manufacturing method for same

Legal Events

Date Code Title Description
PB01 Publication