CN118076000A - 一种无芯板单面埋线电路板结构及制作方法 - Google Patents
一种无芯板单面埋线电路板结构及制作方法 Download PDFInfo
- Publication number
- CN118076000A CN118076000A CN202410314113.2A CN202410314113A CN118076000A CN 118076000 A CN118076000 A CN 118076000A CN 202410314113 A CN202410314113 A CN 202410314113A CN 118076000 A CN118076000 A CN 118076000A
- Authority
- CN
- China
- Prior art keywords
- layer
- flash
- copper foil
- pattern layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 125
- 238000000034 method Methods 0.000 claims abstract description 89
- 238000005530 etching Methods 0.000 claims abstract description 85
- 239000011889 copper foil Substances 0.000 claims abstract description 79
- 238000007747 plating Methods 0.000 claims abstract description 47
- 229910052802 copper Inorganic materials 0.000 claims description 46
- 239000010949 copper Substances 0.000 claims description 46
- 238000003475 lamination Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000007788 roughening Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 259
- 239000002356 single layer Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000035939 shock Effects 0.000 description 6
- 239000012530 fluid Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005507 spraying Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种无芯板单层埋线电路板结构及制作方法,该方法包括:提供双面覆铜载板,包括中心载板及位于中心载板相对两面的第一铜箔,第一铜箔与中心载板之间设有粘连层;于第一铜箔远离中心载板一侧形成埋线图形层;形成覆盖埋线图形层的外增层;刻蚀位于第一线路图形层图形间隙下方导电层,刻蚀量为外增层与埋线图形层之间闪蚀量差值;将第一铜箔从粘连层剥离,采用闪蚀法刻蚀第一铜箔及位于第一线路图形层图形间隙下方剩余导电层。本发明对增层中高厚径比的盲孔进行填充之前进行闪镀,增加盲孔的孔内导电性,使得线路图形层能够较好的填充到盲孔中;并且,采用分步闪蚀法解决电路板结构双面刻蚀量不同的问题,适配高厚径比产品的不对称闪蚀。
Description
技术领域
本发明属于电路板制作技术领域,涉及一种无芯板单面埋线电路板结构及制作方法。
背景技术
为了满足电子产品向小型化、轻薄化、高性能以及高可靠性方向发展,印刷电路板线路设计上也逐步精细化。采用埋线(Embedded Trace Substrate,ETS)工艺可以满足精细节距的封装需要,在改良型半加成方法(Modified semi-additive process,mSAP)的基础上实现更精细的线路制作,也可使基板更薄,表面更平整,满足消费类电子轻、薄的需求,封装的可靠性也更好。
无芯板单面埋线电路板的制作中,由于无芯板层,为了保证基板制作成型后的刚性,保证基板的平整度,增层中的介电层一般都相对较厚,然而为了满足线路的精细,介电层中盲孔孔径较小,往往厚径比(介电层厚度/盲孔孔径)都会达到0.8以上,这就会导致填孔难度增加,填孔电镀后在盲孔内出现填孔空洞、孔底裂纹或热冲击后孔底开裂等可靠性问题的概率大大增加。为了解决盲孔填孔困难的问题,会将铜厚增镀,但需刻蚀的铜厚就会变大,从而导致精细线路刻蚀困难;并且,铜厚增镀后,埋线层和最外侧增层的闪蚀量不同,不对称闪蚀是整个制程中的工艺难点。
因此,提供新的无芯板单面埋线电路板结构及制作方法,以降低盲孔填充难度、适配不对称闪蚀,成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种无芯板单面埋线电路板结构及制作方法,用于解决现有技术中盲孔填充困难、埋线层和最外侧增层不对称闪蚀难度大的问题。
为实现上述目的及其他相关目的,本发明提供一种无芯板单面埋线电路板结构的制作方法,包括以下步骤:
提供双面覆铜载板,所述双面覆铜载板包括中心载板以及位于所述中心载板相对两面的两个第一铜箔,所述第一铜箔与所述中心载板之间设置有粘连层;
于所述第一铜箔远离所述中心载板的一侧形成埋线图形层;
形成覆盖所述埋线图形层的外增层,形成所述外增层的步骤包括:采用层压法形成第一介电层;形成垂向贯穿所述第一介电层的第一盲孔;采用闪镀法于所述第一介电层上方及所述第一盲孔的内壁形成第一闪镀铜层;于所述第一闪镀铜层上形成第一线路图形层,所述第一线路图形层并延伸入所述第二盲孔中;
计算所述外增层与所述埋线图形层之间的闪蚀量差值,其中,所述外增层的闪蚀量为位于所述第一线路图形层图形间隙下方导电层刻蚀量,所述埋线图形层的刻蚀量为所述第一铜箔刻蚀量,所述外增层的闪蚀量大于所述埋线图形层的闪蚀量,采用闪蚀法刻蚀位于所述第一线路图形层图形间隙下方的导电层,刻蚀量为所述外增层与所述埋线图形层之间的闪蚀量差值;
将所述第一铜箔从所述粘连层剥离,采用闪蚀法刻蚀所述第一铜箔以及位于所述第一线路图形层图形间隙下方剩余的导电层。
可选地,采用层压法形成所述第一介电层时,还包括于所述第一介电层远离所述第一铜箔的一侧层压第二铜箔,所述第一盲孔垂向贯穿所述第一介电层和所述第二铜箔。
可选地,所述埋线图形层和所述外增层之间还形成有内增层,形成所述内增层的步骤包括:采用层压法形成第二介电层;形成垂向贯穿所述第二介电层的第二盲孔;采用闪镀法于所述第二介电层上方及所述第二盲孔的内壁形成第二闪镀铜层;于所述第二闪镀铜层上形成第二线路图形层,所述第二线路图形层并延伸入所述第二盲孔中;采用闪蚀法刻蚀位于所述第二线路图形层图形间隙下方的导电层。
可选地,采用层压法形成第二介电层时,还包括于所述第二介电层远离所述第一铜箔的一侧层压第三铜箔,所述第二盲孔垂向贯穿所述第二介电层和所述第三铜箔。
可选地,形成所述埋线图形层的步骤包括:于所述第一铜箔远离所述中心载板的一侧贴干膜,并对所述干膜进行曝光和显影,定义出所述埋线图形层的图案,然后采用电镀法形成所述埋线图形层,并去除所述干膜。
可选地,于所述第一铜箔远离所述中心载板的一侧贴所述干膜之前,还包括对所述第一铜箔的表面进行粗化处理的步骤。
可选地,所述第一铜箔的厚度范围为2~6μm,所述第一闪镀铜层的厚度范围为3~8μm。
本发明还提供一种无芯板单面埋线电路板结构,所述无芯板单面埋线电路板结构由上述任一项所述的制作方法制作得到。
如上所述,本发明的无芯板单面埋线电路板结构及制作方法中,对增层中高厚径比的盲孔进行填充之前进行闪镀,增加盲孔的孔内导电性,使得线路图形层能够较好的填充到盲孔中,极大程度地降低盲孔出现填孔空洞、孔底裂纹或热冲击后孔底开裂等可靠性问题的概率;并且,采用分步闪蚀法解决电路板结构双面刻蚀量不同的问题,适配高厚径比产品的不对称闪蚀。
附图说明
图1显示为本发明的无芯板单面埋线电路板结构的制作方法工艺流程图。
图2显示为本发明的无芯板单面埋线电路板结构的制作方法中提供双面覆铜载板的示意图。
图3显示为本发明的无芯板单面埋线电路板结构的制作方法中形成埋线图形层的示意图。
图4显示为本发明的无芯板单面埋线电路板结构的制作方法中形成内增层的示意图。
图5显示为本发明的无芯板单面埋线电路板结构的制作方法中形成外增层的示意图。
图6显示为本发明的无芯板单面埋线电路板结构的制作方法中闪蚀位于第一线路图形层图形间隙下方导电层的示意图。
图7显示为本发明的无芯板单面埋线电路板结构的制作方法中将第一铜箔从粘连层剥离后的示意图。
图8显示为本发明的无芯板单面埋线电路板结构的制作方法中闪蚀第一铜箔以及位于第一线路图形层图形间隙下方剩余导电层的示意图。
图9显示为本发明的无芯板单面埋线电路板结构的制作方法中埋线图形层闪蚀后的表面放大示意图。
元件标号说明
1 双面覆铜载板
100 中心载板
101 粘连层
102 第一铜箔
2 埋线图形层
3 外增层
301 第一介质层
302 第一盲孔
303 第一闪镀铜层
304 第一线路图形层
4 内增层
401 第二介质层
402 第二盲孔
403 第二闪镀铜层
404 第二线路图形层
S1~S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本实施例提供一种无芯板单面埋线电路板结构的制作方法,请参阅图1,显示为该制作方法工艺流程图,包括以下步骤:
S1:提供双面覆铜载板,所述双面覆铜载板包括中心载板以及位于所述中心载板相对两面的两个第一铜箔,所述第一铜箔与所述中心载板之间设置有粘连层;
S2:于所述第一铜箔远离所述中心载板的一侧形成埋线图形层;
S3:形成覆盖所述埋线图形层的外增层,形成所述外增层的步骤包括:采用层压法形成第一介电层;形成垂向贯穿所述第一介电层的第一盲孔;采用闪镀法于所述第一介电层上方及所述第一盲孔的内壁形成第一闪镀铜层;于所述第一闪镀铜层上形成第一线路图形层,所述第一线路图形层并延伸入所述第二盲孔中;
S4:计算所述外增层与所述埋线图形层之间的闪蚀量差值,其中,所述外增层的闪蚀量为位于所述第一线路图形层图形间隙下方导电层刻蚀量,所述埋线图形层的刻蚀量为所述第一铜箔刻蚀量,所述外增层的闪蚀量大于所述埋线图形层的闪蚀量,采用闪蚀法刻蚀位于所述第一线路图形层图形间隙下方的导电层,刻蚀量为所述外增层与所述埋线图形层之间的闪蚀量差值;
S5:将所述第一铜箔从所述粘连层剥离,采用闪蚀法刻蚀所述第一铜箔以及位于所述第一线路图形层图形间隙下方剩余的导电层。
首先,请参阅图2,执行步骤S1:提供双面覆铜载板1,所述双面覆铜载板1包括中心载板100以及位于所述中心载板100相对两面的两个第一铜箔102,所述第一铜箔102与所述中心载板100之间设置有粘连层101。
作为示例,所述双面覆铜载板1为可拆卸铜箔板,所述第一铜箔102能够从所述粘连层101上拆离。
作为示例,所述第一铜箔102的厚度范围为2~6μm。
需要说明的是,所述双面覆铜载板1中的所述粘连层101的厚度根据需求进行设定,所述粘连层101的厚度可以大于所述第一铜箔102厚度,也可以设置所述粘连层101的厚度小于所述第一铜箔102厚度,通常,所述粘连层101为厚度较薄的胶层。
接着,请参阅图3,执行步骤S2:于所述第一铜箔102远离所述中心载板100的一侧形成埋线图形层2。
作为示例,形成所述埋线图形层2的步骤包括:
(一)对所述第一铜箔102远离所述中心载板100的一侧贴干膜并进行曝光,定义出所述埋线图形层2的图案,较优地,贴干膜之前对所述第一铜箔102的表面粗化处理;
(二)对曝光后的干膜进行垂直显影,然后采用电镀法形成所述埋线图形层2,较优地,形成所述埋线图形层2之前,采用等离子体进行处理以清除表面异物,以提高后续形成的所述埋线图形层2的质量;
(三)去除干膜,完成制备所述埋线图形层2的工艺流程。
作为示例,所述埋线图形层2作为精细线路,具有更小的节距和线宽。
接着,请参阅图5,执行步骤S3:形成覆盖所述埋线图形层2的外增层3,形成所述外增层3的步骤包括:采用层压法形成第一介电层301;形成垂向贯穿所述第一介电层301的第一盲孔302;采用闪镀法于所述第一介电层301上方及所述第一盲孔302的内壁形成第一闪镀铜层303;于所述第一闪镀铜层303上形成第一线路图形层304,所述第一线路图形层304并延伸入所述第二盲孔302中。
作为示例,形成所述第一闪镀铜层303之前,还包括采用化学沉铜法于所述第一介电层301上方及所述第一盲孔302的内壁形成铜种子层(未图示)的步骤。
作为示例,由于无芯板层,所述外增层3的厚径比(第一介电层301厚度与所述第一盲孔302孔径之间的比值)会达到0.8以上,增加所述第一盲孔302的填充难度,本申请中填孔前,于所述第一盲孔302的内壁形成所述第一闪镀铜层303,增加所述第一盲孔302的孔内导电性,使得所述第一线路图形层304能够较好的填充到所述第一盲孔302中,相较于现有技术中形成铜种子层后直接形成所述第一线路图形层304,能够极大程度地降低所述第一盲孔302出现填孔空洞、孔底裂纹或热冲击后孔底开裂等可靠性问题的概率。
作为示例,所述第一闪镀铜层303的厚度大于所述第一铜箔102的厚度,所述第一闪镀铜层303的厚度范围为3~8μm,形成所述第一闪镀铜层303的方法包括垂直连续电镀法或水平脉冲电镀法等,较优地,本实施例中采用水平脉冲电镀法形成所述第一闪镀铜层303,水平脉冲电镀相较垂直连续电镀有更强的盲孔孔型修复能力,不会使得盲孔孔口开口变小,具有明显优势。
作为示例,形成所述第一线路图形层304的步骤包括:
(一)于所述第一闪镀铜层303上贴干膜并进行曝光,定义出所述第一线路图形层304的图案;
(二)对曝光后的干膜进行显影,然后采用电镀法形成所述第一线路图形层304。
(三)去除干膜。
需要说明的是,在其它示例中,层压形成所述第一介电层301时,还包括于所述第一介电层301远离所述埋线图形层2的一面形成第二铜箔,其中,所述第一盲孔302贯穿所述第一介电层301和所述第二铜箔,所述第一闪镀铜层303形成于所述第二铜箔的上方及所述第一盲孔302的内壁;当所述第一介电层301远离所述埋线图形层2的一面形成有所述第二铜箔时,不限定所述第一闪镀铜层303的厚度大于所述第一铜箔102的厚度,所述第一闪镀铜层303与所述第二铜箔的厚度和大于所述第一铜箔102的厚度。
作为示例,通常电路板为多层互连结构,请参阅图4,本实施例中形成所述外增层3之前,还包括于所述埋线图形层2和所述外增层3之间形成内增层4的步骤,形成所述内增层4的步骤包括:
(一)采用层压法形成所述第二介电层401;
(二)采用钻孔法形成贯穿所述第二介电层401的第二盲孔402;
(三)采用闪镀法于所述第二介电层401上方及所述第二盲孔402的内壁形成第二闪镀铜层403,其中,形成所述第二闪镀铜层403之前,采用化学沉铜法于所述第二介电层401上方及所述第二盲孔402的内壁形成铜种子层;
(四)采用贴膜→曝光→显影→电镀→去膜工艺形成所述第二线路图形层404。
作为示例,由于无芯板层,所述内增层4的厚径比(第二介电层401厚度与所述第二盲孔402孔径之间的比值)会达到0.8以上,增加所述第二盲孔402的填充难度,本申请中填孔前,于所述第二盲孔402的内壁形成所述第二闪镀铜层403,增加所述第二盲孔402的孔内导电性,使得所述第二线路图形层404能够较好的填充到所述第二盲孔402中,相较于现有技术中形成铜种子层后直接形成所述第二线路图形层404,能够极大程度地降低所述第二盲孔402出现填孔空洞、孔底裂纹或热冲击后孔底开裂等可靠性问题的概率。
作为示例,形成所述第二闪镀铜层403的方法包括垂直连续电镀法或水平脉冲电镀法等,较优地,本实施例中采用水平脉冲电镀法形成所述第二闪镀铜层403。
作为示例,形成所述第二线路图形层404后,采用闪蚀法刻蚀位于所述第二线路图形层404图形间隙下方的所述第二闪镀铜层403。
需要说明的是,在其它示例中,层压形成所述第二介电层401时,还包括于所述第二介电层401远离所述埋线图形层2的一面形成第三铜箔,其中,所述第二盲孔402贯穿所述第二介电层401和所述第三铜箔,所述第二闪镀铜层403形成于所述第二铜箔的上方及所述第二盲孔402的内壁,形成所述第二线路图形层404后,采用闪蚀法刻蚀位于所述第二线路图形层404图形间隙下方的所述第二闪镀铜层403和所述第三铜箔。
接着,请参阅图6,执行步骤S4:计算所述外增层3与所述埋线图形层2之间的闪蚀量差值,其中,所述外增层3的闪蚀量为位于所述第一线路图形层304图形间隙下方导电层刻蚀量,所述埋线图形层2的刻蚀量为所述第一铜箔101刻蚀量,所述外增层3的闪蚀量大于所述埋线图形层2的闪蚀量,采用闪蚀法刻蚀位于所述第一线路图形层304图形间隙下方的导电层,刻蚀量为所述外增层3与所述埋线图形层2之间的闪蚀量差值。
作为示例,由于所述第一闪镀铜层303的厚度大于所述第一铜箔102的厚度,即所述外增层3的闪蚀量大于所述埋线图形层2的闪蚀量,计算所述埋线图形层2的闪蚀量A以及所述外增层3的闪蚀量B,采用闪蚀法刻蚀位于所述第一线路图形层304图形间隙下方的所述第一闪镀铜层303,刻蚀量为所述外增层3与所述埋线图形层2之间的闪蚀量差值(B-A)。
需要说明的是,若所述第一介电层301远离所述埋线图形层2的一面形成有第二铜箔,则所述外增层3的闪蚀量为所述第一闪镀铜层303和所述第二铜箔的厚度和。
接着,请参阅图7和图8,执行步骤S5:将所述第一铜箔102从所述粘连层101剥离,采用闪蚀法刻蚀位于所述第一线路图形层304图形间隙处剩余的导电层和所述第一铜箔102。
作为示例,由于所述第一线路图形层304图形间隙处的导电层已经被刻蚀B-A的量,将所述第一铜箔102从所述粘连层101剥离后,所述外增层3的闪蚀剩余量与所述埋线图形层2的闪蚀量相同,采用闪蚀法刻蚀位于所述第一线路图形层304图形间隙处的导电层和所述第一铜箔102。
作为示例,请参阅图9,显示为所述埋线图形层2闪蚀后的表面放大示意图,理想的状态将所述第一铜箔102闪蚀掉即可,实际的工艺会对所述埋线图形层2进行闪蚀,使得所述埋线图形层2和所述第一介质层401产生高度差,若所述埋线图形层2的刻蚀量过大,会使得所述埋线图形层2和所述第一介质层401之间的高度差偏大,影响元器件的焊接,而本申请中先将所述埋线图形层2和所述外增层3之间的不对称量闪蚀掉,然后同步闪蚀第一铜箔102和位于所述第一线路图形层304图形间隙处的剩余导电层,使得所述埋线图形层2和所述第一介质层401之间的高度差在可接收范围内,能够满足后续焊接需求。
作为示例,对所述外增层3和所述埋线图形层2闪蚀的方法包括常规刻蚀法(喷淋+摇摆)、真空刻蚀法(喷淋+摇摆+真空)和真空二流体刻蚀法(喷淋+摇摆+真空+二流体装置),较优地,本实施例中采用真空二流体刻蚀法,真空二流体刻蚀的刻蚀均匀性及线型相较更好,可保证所述埋线图形层2的线路线型和线宽,也可保证所述埋线图形层2和所述第一介质层401之间的高度差满足要求且波动小。
作为示例,采用闪蚀法刻蚀位于所述第一线路图形层304图形间隙处的剩余导电层和所述第一铜箔102后,采用AOI处理,利用线路面反射作用使板上的图形可以被AOI机扫描并记录在软件中,通过与客户提供的数据图形资料进行比较来检查缺陷,如开路、短路、曝光不良等。
作为示例,本申请的无芯板单面埋线电路板结构的制作方法中,对增层中高厚径比的盲孔进行填充之前进行闪镀,增加盲孔的孔内导电性,使得线路图形层能够较好的填充到盲孔中,极大程度地降低盲孔出现填孔空洞、孔底裂纹或热冲击后孔底开裂等可靠性问题的概率;并且,采用分步闪蚀法解决电路板结构双面刻蚀量不同的问题,适配高厚径比产品的不对称闪蚀。
本实施例还提供一种无芯板单面埋线电路板结构,所述无芯板单面埋线电路板结构由上述无芯板单面埋线电路板结构的制作方法制作得到。
综上所述,本发明的无芯板单面埋线电路板结构及制作方法中,对增层中高厚径比的盲孔进行填充之前进行闪镀,增加盲孔的孔内导电性,使得线路图形层能够较好的填充到盲孔中,极大程度地降低盲孔出现填孔空洞、孔底裂纹或热冲击后孔底开裂等可靠性问题的概率;并且,采用分步闪蚀法解决电路板结构双面刻蚀量不同的问题,适配高厚径比产品的不对称闪蚀。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种无芯板单面埋线电路板结构的制作方法,其特征在于,包括以下步骤:
提供双面覆铜载板,所述双面覆铜载板包括中心载板以及位于所述中心载板相对两面的两个第一铜箔,所述第一铜箔与所述中心载板之间设置有粘连层;
于所述第一铜箔远离所述中心载板的一侧形成埋线图形层;
形成覆盖所述埋线图形层的外增层,形成所述外增层的步骤包括:采用层压法形成第一介电层;形成垂向贯穿所述第一介电层的第一盲孔;采用闪镀法于所述第一介电层上方及所述第一盲孔的内壁形成第一闪镀铜层;于所述第一闪镀铜层上形成第一线路图形层,所述第一线路图形层并延伸入所述第二盲孔中;
计算所述外增层与所述埋线图形层之间的闪蚀量差值,其中,所述外增层的闪蚀量为位于所述第一线路图形层图形间隙下方导电层刻蚀量,所述埋线图形层的刻蚀量为所述第一铜箔刻蚀量,所述外增层的闪蚀量大于所述埋线图形层的闪蚀量,采用闪蚀法刻蚀位于所述第一线路图形层图形间隙下方的导电层,刻蚀量为所述外增层与所述埋线图形层之间的闪蚀量差值;
将所述第一铜箔从所述粘连层剥离,采用闪蚀法刻蚀所述第一铜箔以及位于所述第一线路图形层图形间隙下方剩余的导电层。
2.根据权利要求1所述的无芯板单面埋线电路板结构的制作方法,其特征在于:采用层压法形成所述第一介电层时,还包括于所述第一介电层远离所述第一铜箔的一侧层压第二铜箔,所述第一盲孔垂向贯穿所述第一介电层和所述第二铜箔。
3.根据权利要求1所述的无芯板单面埋线电路板结构的制作方法,其特征在于,所述埋线图形层和所述外增层之间还形成有内增层,形成所述内增层的步骤包括:采用层压法形成第二介电层;形成垂向贯穿所述第二介电层的第二盲孔;采用闪镀法于所述第二介电层上方及所述第二盲孔的内壁形成第二闪镀铜层;于所述第二闪镀铜层上形成第二线路图形层,所述第二线路图形层并延伸入所述第二盲孔中;采用闪蚀法刻蚀位于所述第二线路图形层图形间隙下方的导电层。
4.根据权利要求3所述的无芯板单面埋线电路板结构的制作方法,其特征在于:采用层压法形成第二介电层时,还包括于所述第二介电层远离所述第一铜箔的一侧层压第三铜箔,所述第二盲孔垂向贯穿所述第二介电层和所述第三铜箔。
5.根据权利要求1所述的无芯板单面埋线电路板结构的制作方法,其特征在于,形成所述埋线图形层的步骤包括:于所述第一铜箔远离所述中心载板的一侧贴干膜,并对所述干膜进行曝光和显影,定义出所述埋线图形层的图案,然后采用电镀法形成所述埋线图形层,并去除所述干膜。
6.根据权利要求5所述的无芯板单面埋线电路板结构的制作方法,其特征在于:于所述第一铜箔远离所述中心载板的一侧贴所述干膜之前,还包括对所述第一铜箔的表面进行粗化处理的步骤。
7.根据权利要求1所述的无芯板单面埋线电路板结构的制作方法,其特征在于:所述第一铜箔的厚度范围为2~6μm,所述第一闪镀铜层的厚度范围为3~8μm。
8.一种无芯板单面埋线电路板结构,其特征在于,所述无芯板单面埋线电路板结构由权利要求1-7中任一项所述的制作方法制作得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410314113.2A CN118076000A (zh) | 2024-03-19 | 2024-03-19 | 一种无芯板单面埋线电路板结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410314113.2A CN118076000A (zh) | 2024-03-19 | 2024-03-19 | 一种无芯板单面埋线电路板结构及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118076000A true CN118076000A (zh) | 2024-05-24 |
Family
ID=91095317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410314113.2A Pending CN118076000A (zh) | 2024-03-19 | 2024-03-19 | 一种无芯板单面埋线电路板结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118076000A (zh) |
-
2024
- 2024-03-19 CN CN202410314113.2A patent/CN118076000A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
CN111050484B (zh) | 一种超精密线路的制作方法 | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
CN112739069B (zh) | 一种改善电镀铜层剥离不净的方法 | |
CN114222434B (zh) | 一种阶梯线路的制作方法及线路板 | |
CN113347808A (zh) | 具有厚铜和超微细密线路的多层电路板的制作方法 | |
CN110621123A (zh) | 一种导热pcb的制作方法及pcb | |
JP2006186029A (ja) | 多層プリント配線板及びその製造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
JP5865769B2 (ja) | 多層配線基板の製造方法 | |
TWI650049B (zh) | 印刷配線板及其製造方法 | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
CN118076000A (zh) | 一种无芯板单面埋线电路板结构及制作方法 | |
CN110062538B (zh) | 一种阶梯槽槽底含引线的pcb制作方法及pcb | |
CN109757037A (zh) | 高密度电路板及其制作方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
JP6098118B2 (ja) | 多層プリント配線板およびその製造方法 | |
KR20110061101A (ko) | 인쇄회로기판의 제조방법 | |
KR100688751B1 (ko) | 마이크로 패턴의 형성 방법 | |
KR100566912B1 (ko) | 부분 동도금이 이루어지는 연성 인쇄기판 제조방법 | |
CN117425290A (zh) | 一种具有高散热性能的精密电路板及其制作方法 | |
CN115103514A (zh) | Pcb构件以及pcb构件的加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |