CN118056262A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN118056262A
CN118056262A CN202280066871.6A CN202280066871A CN118056262A CN 118056262 A CN118056262 A CN 118056262A CN 202280066871 A CN202280066871 A CN 202280066871A CN 118056262 A CN118056262 A CN 118056262A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
manufacturing
separation layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280066871.6A
Other languages
English (en)
Inventor
今井清隆
佐藤基之
广田良浩
樋口卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN118056262A publication Critical patent/CN118056262A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体装置的制造方法，所述半导体装置包括第一半导体元件和第二半导体元件，所述半导体装置的制造方法包括下述工序：在具有比第二弹性模量高的第一弹性模量的第一基板之上形成绝缘层，在所述绝缘层之上形成具有第一接合表面的所述第一半导体元件，在具有所述第二弹性模量的第二基板之上形成具有第二接合表面的所述第二半导体元件，使所述第一接合表面与所述第二接合表面贴合而形成层叠所述第一半导体元件与所述第二半导体元件的层叠体，以及从所述层叠体除去所述第一基板。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
例如，在专利文献1中，提出了一种半导体装置的制造方法：将具有第一弹性模量的第一基板接合在具有比第一弹性模量高的第二弹性模量的第二基板上，在薄膜化的第一基板上形成半导体元件后，将第一基板从第二基板剥离。在专利文献1中，例如在第一基板上使用Si(硅单晶)，在第二基板上使用SiC，将Si基板接合在SiC基板上后，将Si基板薄膜化，在薄膜化的Si基板上形成半导体元件。
专利文献1：日本特开2021-44408号公报
发明内容
<本发明要解决的问题>
本发明提供一种能够抑制变形并且简单地制造半导体元件的层叠体的技术。
<用于解决问题的方法>
根据本发明的一个方式，提供一种半导体装置的制造方法，所述半导体装置包括第一半导体元件和第二半导体元件，所述半导体装置的制造方法包括下述工序：在具有比第二弹性模量高的第一弹性模量的第一基板之上形成绝缘层，在所述绝缘层之上形成具有第一接合表面的所述第一半导体元件，在具有所述第二弹性模量的第二基板之上形成具有第二接合表面的所述第二半导体元件，使所述第一接合表面与所述第二接合表面贴合而形成层叠所述第一半导体元件与所述第二半导体元件的层叠体，以及从所述层叠体除去所述第一基板。
<发明的效果>
根据一个方面，能够抑制变形并且简单地制造半导体元件的层叠体。
附图说明
图1是示出实施方式的半导体装置的制造方法的剖面图。
图2是示出接着图1的半导体装置的制造方法的剖面图。
图3是示出接着图2的半导体装置的制造方法的剖面图。
图4是示出在图2中剥离的第一基板的再利用方法(半导体装置的制造方法)的剖面图。
图5是示出实施方式的半导体装置的存储器单元阵列及周边电路的一例的剖面图。
具体实施方式
在下文中，将参考附图说明本发明的实施方式。在各图中，有时对同一构成部分标注同一标号而省略重复的说明。
[半导体装置的制造方法]
本实施方式的半导体装置具有：存储器单元阵列，三维配置多个存储器单元；和周边电路，包括控制存储器单元阵列的CMOS(Complementary Metal-Oxide-Semiconductor：互补金属氧化物半导体)电路。作为一例，本实施方式的半导体装置是3D NAND型闪存(flash memory)。
作为具有存储器单元阵列和周边电路的半导体装置的制造方法的一例，有一种将存储器单元阵列和周边电路排列配置在同一Si(硅)基板上的方法。与此相对，已知有一种在Si基板上制作周边电路并在其上层叠存储器单元的3D NAND周边上单元(Cell on Peri)的制造方法。此外，还已知有一种在两个Si基板上分别制作周边电路和存储器单元阵列并通过将与周边电路的Cu布线层相连的金属焊盘和与存储器单元的Cu布线层相连的金属焊盘之间接合(bonding)来连接的3D NAND周边上单元的制造方法。由此，通过层叠存储器单元阵列和周边电路，能够实现半导体装置的小型化，提高电路的集成度。
存储器单元阵列具有由氧化硅膜和氮化硅膜交替层叠而成的多层膜。近年来，该多层膜的叠层数增加，例如具有3位数的数值。因此，由于对多层膜的膜应力，多层膜变形为凹状、凸状、薯片状等，存储器单元阵列成为变形了的形状。如果存储器单元阵列成为变形了的形状，则在光刻工序中对光致抗蚀剂进行曝光来进行图案化(patterning)时，会产生聚焦裕度(focus margin)偏离、图案化的精度降低的问题。
对此，有如下的半导体装置的制造方法：在SiC基板上接合Si基板后，使Si基板薄膜化，在薄膜化的Si基板上形成半导体元件，然后，从SiC基板剥离Si基板。在该方法中，由于在Si基板之上层叠周边电路和存储器单元阵列的半导体元件，因此由于Si基板翘曲而对存储器单元阵列的多层膜施加膜应力。因此，难以抑制多层膜的变形。此外，由于将Si基板薄膜化的工序，所以存在半导体装置的制造方法的工序数增加，生产率降低，制造成本上升的问题。
因此，在本实施方式的半导体装置的制造方法中，使用具有比Si基板高的弹性模量的SiC基板等，在该基板上制作存储器单元阵列。通过使用比Si基板硬的基板，能够抑制基板的翘曲，能够抑制对存储器单元阵列的多层膜施加膜应力。由此，能够抑制多层膜的变形，能够消除光刻工序中的图案化精度降低的问题。此外，在接合两种基板之后，不需要将一方的基板薄膜化的工序，能够更简单地制造半导体装置，从而能够提高生产性，并且降低制造成本。
下面，参照图1至图4对本实施方式的半导体装置的制造方法进行详细说明。图1至图4是示出实施方式的半导体装置的制造方法的剖面图。本实施方式的制造方法制造具有层叠有第一半导体元件6和第二半导体元件7的层叠体的半导体装置。第一半导体元件6包括存储器单元阵列，第二半导体元件7包括周边电路。
首先，如图1的(a)所示，在第一基板1的表面上形成分离层D。接着，在分离层D的表面上形成绝缘层3，并在其上形成第一半导体元件6。也可以没有分离层D。在没有分离层D的情况下，在第一基板1的表面上形成绝缘层3，并在其上形成第一半导体元件6。在以下的说明中，为了方便，有时将绝缘层3包含在第一半导体元件6中示出。第一半导体元件6在其与第一分离层4相邻的面的相反侧具有第一接合表面6a。在本实施方式中，在第一基板1和绝缘层3之间具有分离层D，分离层D具有第一分离层4和第二分离层5。分离层D的结构和功能将在后面说明。
如图1的(b)所示，在第二基板2的表面上形成第二半导体元件7。第二半导体元件7在其与第二基板2相邻的面的相反侧具有第二接合表面7a。第二基板2具有第二弹性模量，例如为单晶硅。第一基板1具有比第二弹性模量高的第一弹性模量，例如为SiC、蓝宝石、金刚石中的任一种。
由第一弹性模量以及第二弹性模量示出的弹性模量，可以由弯曲强度、拉伸强度、杨氏模量、热膨胀系数中的至少任一个指标表示。例如，具有比第二弹性模量高的第一弹性模量的第一基板1由具有与具有第二弹性模量的第二基板2相比弯曲强度高、拉伸强度高、杨氏模量高、热膨胀系数低中的至少任一种物性值的材料形成。
接着，使用图1的(a)和(b)所示的结构体，如图1的(c)所示，将第一接合表面6a与第二接合表面7a贴合，形成层叠第一半导体元件6与第二半导体元件7的层叠体。虽然图1的(c)示出了将图1的(a)所示的包括第一基板1和第一半导体元件6的结构体倒置来贴合第一接合表面6a与第二接合表面7a的图，但也可以将图1的(b)所示的第二基板2和第二半导体元件7的结构体倒置来贴合第一接合表面6a与第二接合表面7a。
最后，将第一基板1从层叠体中除去。从层叠体中除去第一基板1的方法可以使用任何方法，只要能够从层叠体中除去第一基板1即可。例如，可以通过切削第一基板1来除去第一基板1。也可以使用背面磨削法(Back Side Grinding)或CMP(Chemical MechanicalPolishing：化学机械抛光)法来研磨第一基板1，进而使用湿法蚀刻来除去第一基板1。
经过上述步骤，完成基于本实施方式的制造方法的半导体装置(3D NAND存储器)。需说明的是，上述实施方式的结构只不过是一例，本实施方式也可以应用于其他的层叠型半导体装置。
根据基于本实施方式的制造方法的半导体装置，在具有比单晶硅的第二基板高的弹性模量的第一基板上形成第一半导体元件6。由此，能够抑制第一基板的翘曲，从而能够抑制向第一半导体元件6中包含的存储器单元阵列的多层膜施加膜应力、变形。由此，能够维持光刻工序中的图案化的精度。
如上所述，在半导体装置的制造方法中，进行以下(a)至(e)的工序，从而能够抑制第一半导体元件6的变形，并且简单地制造半导体装置。
(a)在具有比第二弹性模量高的第一弹性模量的第一基板上形成绝缘层。
(b)在所述绝缘层上形成具有第一接合表面的所述第一半导体元件。
(c)在具有所述第二弹性模量的第二基板上形成具有第二接合表面的所述第二半导体元件。
(d)将所述第一接合表面与所述第二接合表面贴合，形成层叠所述第一半导体元件与所述第二半导体元件的层叠体。
(e)从所述层叠体除去所述第一基板。
[利用分离层除去第一基板]
接着，参照图2和图3，对使用了分离层D的上述(e)的工序中的第一基板1的除去及其以后的工序进行说明。图2是示出了接着图1的半导体装置的制造方法的剖面图。图3是示出了接着图2的半导体装置的制造方法的剖面图。
在本实施方式的半导体装置的制造方法中，利用分离层D来除去第一基板1。本实施方式的分离层D包括第一分离层4和第二分离层5。第一分离层4和第二分离层5形成在第一基板1与第一半导体元件6之间。
第一分离层4与第一半导体元件6相邻地形成。如图2的(a)所示，光源9输出适合于后述条件的波长的激光，第一分离层4吸收激光，由此发热而热膨胀。例如，第一分离层4是多晶硅(Poly Si)或多晶锗硅(Poly SiGe)。
第二分离层5形成在第一分离层4与第一基板1之间。例如，第二分离层5是氧化硅膜(SiO2)或氮化硅膜(SiN)。由于在剥离第一基板1时第一分离层4受到强应力，因此第二分离层5起到防止第一基板1因该应力而受到损伤的缓冲层的作用。
虽然第二分离层5也可以不设置，但是优选设置在第一基板1与第一分离层4之间。通过利用第二分离层5无损伤地从层叠体中除去第一基板1，能够更容易地对第一基板1进行再利用。
如图2的(a)所示，从第一基板1侧照射激光。因此，第一基板1和第二分离层5由透射激光的材料形成。第一基板1例如由SiC、蓝宝石、金刚石中的任一种形成。此外，为了使激光充分地透射，第二分离层5优选为氧化硅膜。由此，从光源9输出的激光能够透过第一基板1和第二分离层5，到达第一分离层4。
激光透过第一基板1和第二分离层5，并被第一分离层4吸收。由此，由于第一分离层4与第二分离层5和第一基板1之间的热膨胀率的差(应力差)以及伴随加热的第一分离层4内的压力增加，产生将第一半导体元件6与第一基板1分离的力。激光被扫描并照射在第一分离层4的整个表面上。第一基板1从第一分离层4的被激光照射的部分依次剥离。
在图2的(b)的示例中，示出了下述状态：由于第一分离层4与第二分离层5和第一基板1之间的热膨胀率的差、以及伴随加热的第一分离层4内的压力增加，第一分离层4被剥离，此时分为第一分离层4a、4b。由此，第一基板1从第一半导体元件6被除去。但是，不限于此，也可以是：第一分离层4留在第一半导体元件6侧，第二分离层5与第一基板1一起被除去。还可以是：第一分离层4和第二分离层5的一部分留在第一半导体元件6侧，第二分离层5的其余部分与第一基板1一起被除去。
从光源9输出的激光只要是透过第一基板1的波长即可。例如，当第一基板1是蓝宝石或金刚石时，波长在200nm以上且1500nm以下的光可以透过第一基板1。因此，当第一基板1是蓝宝石或金刚石时，从光源9输出的激光的波长可以是200nm以上且1500nm以下。但是，当第一基板1是蓝宝石或金刚石时，照射的激光的波长优选为300nm以上且400nm以下。
第一分离层4和第二分离层5使用根据第一基板1的材料而发挥各自功能的材料。在第一基板1为蓝宝石或金刚石，从光源9输出的激光的波长为400nm以下的情况下，优选第一分离层4为多晶硅。在这种情况下，第一分离层4能够充分吸收波长为400nm以下的激光。如上所述，第二分离层5优选为氧化硅膜。
在第一基板1是SiC的情况下，波长在400nm以上且1500nm以下的光可以透过第一基板1。因此，在第一基板1是SiC的情况下，从光源9输出的激光的波长可以是400nm以上且1500nm以下。但是，在第一基板1是SiC的情况下，更优选照射的激光的波长为450nm以上且600nm以下。此外，在第一基板1为SiC的情况下，第一分离层4优选为多晶锗硅。在这种情况下，第一分离层4能够充分吸收波长为1500nm以下的激光。如上所述，第二分离层5优选为氧化硅膜。
重要的是，在第一基板1为蓝宝石、金刚石或SiC的任一种的情况下，激光都被第一分离层4完全吸收，不会损伤第一半导体元件6内的存储器单元阵列等器件结构。因此，作为完全吸收激光的厚度，优选第一分离层4为50nm以上。
如图2的(b)所示的一例，第一分离层4留在第一基板1侧和第一半导体元件6侧中的至少一侧。在图2的(b)的示例中，第一分离层4分成位于第一基板1侧的第一分离层4a和位于第一半导体元件6侧的第一分离层4b并留在两侧。第二分离层5有时仅留在第一基板1侧，有时留在第一基板1侧和第一半导体元件6侧双方。
图3是示出接着图2的半导体装置的制造方法的剖面图。残留在图3的(a)所示的第一半导体元件6侧的第一分离层4b可以通过湿法蚀刻或CMP除去。在第二分离层5残留在第一半导体元件6侧的情况下，也可以使用氢氟酸通过湿法蚀刻除去第二分离层5。此外，第一半导体元件6侧的第一分离层4b也可以保留，可以省略对第一分离层4b的除去。同样地，第一半导体元件6侧的第二分离层5也可以保留，可以省略对第二分离层5的除去。
在剥离第一基板1之后，如图3的(b)所示，从第二基板2上的第一半导体元件6和第二半导体元件7的层叠体除去第一分离层4b。在该状态下，如图3的(c)所示，在第一半导体元件6的表面形成探测焊盘(probing pad)8。由此，具有探测焊盘8的第一半导体元件6和第二半导体元件7的层叠体的半导体装置的制造完成。通过探测焊盘8能够与外部元件电连接。
[第一基板的再利用]
接着，参照图4说明第一基板1的再利用。如图2的(b)所示，图4是示出从第一半导体元件6剥离的第一基板1的再利用方法的剖面图。图4所示的第一基板1的再利用方法是本实施方式的半导体装置的制造方法的一个工序。
在图2的(b)中，清洗从第一半导体元件6剥离的第一基板1。通过用氢氟酸的湿法蚀刻除去第二分离层5，可以除去第二分离层5，而不会损坏第一基板1。
如图4的(a)所示，在除第二分离层5之外还残留有第一分离层4a的情况下，通过湿法蚀刻或CMP除去第一分离层4a。由此，可以实现第一基板1的再利用。在除去第二分离层5或第一分离层4a时第一基板1受到损伤的情况下，通过CMP对第一基板1的受到损伤的面进行切削而使其平坦化，从而可以实现第一基板1的再利用。
在清洗第一基板1之后，在第一基板1上形成新的绝缘层3。进而，进行上述(b)至上述(e)的工序，由此制造新的半导体装置。由此，能够将第一基板再利用于半导体装置的制造。
[存储器单元阵列和周边电路的一例]
参照图5，对采用本实施方式的半导体装置的制造方法制造的第一半导体元件6和第二半导体元件7的层叠体的内部结构的一例进行说明。在图5中，使图1的(c)所示的层叠体上下颠倒，将第一半导体元件6示出在下侧，将第二半导体元件7示出在上侧。
图5是第一半导体元件6的存储器单元阵列11的柱状部BL部分的周边、第二半导体元件7的周边电路50的CMOS电路的一部分及其周边的结构的放大剖面图。需说明的是，图5的存储器单元阵列11主要示出了台阶结构部21。
如图5所示，在第一基板1上，按照第二分离层5、第一分离层4、绝缘层3的顺序层叠，在绝缘层3之上形成包括多个存储器单元的存储器单元阵列11。在绝缘层3之间形成导电性的公共源极线CSL(Common Source Line)，在公共源极线CSL上连接有存储器单元阵列11的柱状部BL部分。
存储器单元阵列11包括在Z方向(垂直于第一接合表面6a的方向)上层叠的多个导电层(字线WL)和多个绝缘层。设置有多个导电层作为多条字线WL。在Z方向上相邻的多条字线WL之间设置有多个绝缘层，将该多条字线WL之间电绝缘。每条字线WL经由接触插塞(plug)22电连接到字布线层23。字线WL例如包含钨等导电性材料。多个绝缘层包括例如氧化硅膜等绝缘膜。
在字线WL和绝缘层的层叠体上设置有选择栅极SG。选择栅极SG经由接触插塞26与选择栅极布线层27电连接。选择栅极SG例如还包括钨等导电材料。在选择栅极SG上设置有层间绝缘膜15。此外，在层间绝缘膜15内或之上，形成有布线层24、接触插塞25和金属焊盘28。在最上层的金属焊盘28之间设置有层间绝缘膜16。
柱状部BL贯通字线WL和选择栅极SG而与位线AL电连接。柱状部BL具备沿Z方向延伸的存储器绝缘膜、沟道半导体层以及芯部绝缘膜(core insulating film)。存储器绝缘膜包括阻挡绝缘膜(block insulating film)、电荷存储层和隧道绝缘膜(tunnelinsulating film)。
通过使选择栅极SG为导通状态，柱状部BL选择性地与位线AL连接，接收来自位线AL的电压。在该被选择的柱状部BL中，电荷在沟道半导体层和电荷蓄积层之间通过隧道绝缘膜注入/释放。由此，数据被写入或者被删除。阻挡绝缘膜是为了阻挡电荷蓄积层的电荷向字线WL泄漏而设置的。字线WL与存储绝缘膜的交叉位置的结构成为存储器单元。具有这种结构和功能的存储器单元阵列11形成在第一基板1上。
使用SiC等第一基板1作为支承基板，在第一基板1上形成存储器单元阵列11。即，将存储器单元阵列11支承在具有比第二基板2高的弹性模量的第一基板1上。由此，第一基板1比Si等第二基板2硬，不发生翘曲，所以存储器单元阵列11能够被第一基板1的表面支承而维持大致平坦状态。
在该状态下，以使存储器单元阵列11与周边电路50连接的方式，使第一半导体元件6朝向第二基板2的第一面F41，使第二半导体元件7朝向第一基板1的第二面F12。在图5中，示出了第一半导体元件6的第一接合表面6a与第二半导体元件7的第二接合表面7a非接触的状态，从该状态开始通过接合(bonding)使第一半导体元件6的第一接合表面6a与第二半导体元件7的第二接合表面7a接合。由此，第一半导体元件6侧的金属焊盘28与第二半导体元件7侧的金属焊盘37接触。金属焊盘28、37例如包括铜、钨等导电性材料。在金属焊盘37之间，设置有层间绝缘膜35。
周边电路50包括例如构成存储器单元阵列11的控制器的CMOS电路(逻辑电路)。图5的第二半导体元件7是示出包括CMOS电路的周边电路50的一部分及其周边结构的剖面图。在第二基板2的第一面F41上设置有多个晶体管31。各晶体管31具备在第二基板2的第一面F41上隔着栅极绝缘膜设置的栅电极32、以及设置在第二基板2内的未图示的源极扩散层和漏极扩散层。多个晶体管31构成CMOS电路，并用来控制存储器单元阵列11。
此外，层间绝缘膜34设置在CMOS电路上，多个插塞33设置在晶体管31的源极扩散层或漏极扩散层上，多层布线结构36设置在插塞33上。此外，接触插塞38设置在多层布线结构36上，金属焊盘37连接到接触插塞38。具有这种结构的周边电路50形成在第二基板2的第一面F41上。
这样，将具有存储器单元阵列11的第一半导体元件6与具有周边电路50的第二半导体元件7以将第一接合表面6a与第二接合表面7a接合的方式贴合。如图1的(c)及图5所示，存储器单元阵列11和周边电路50在第一基板1与第二基板2之间沿Z方向层叠。
由此，露出到第一接合表面6a的金属焊盘28和露出到第二接合表面7a的金属焊盘37相互接触，并电连接。由此，能够控制存储器单元阵列11。这样，当使周边电路50及存储器单元阵列11相对时，金属焊盘28与金属焊盘37被配置成相互对应。
此外，连接到公共源极线CSL的接触线DL贯穿字线WL和选择栅极SG，并连接到接触线CL。通过将第一接合表面6a与第二接合表面7a接合，接触线CL与连接在CMOS电路上的接触线EL连接。由此，第二半导体元件7的多层布线结构36电连接到公共源极线CSL。
如上所述，根据本实施方式的半导体装置的制造方法，在SiC基板等具有第一弹性模量的第一基板1上制作具有存储器单元阵列11的第一半导体元件6。此外，在Si基板等具有第二弹性模量的第二基板2上制作具有周边电路50的第二半导体元件7。
并且，通过接合(bonding)将第一半导体元件6和第二半导体元件7贴合，在使第一半导体元件6与第二半导体元件7层叠好的状态下，将存储器单元阵列11和周边电路50电连接。
具有第一弹性模量的第一基板1由弹性模量比具有第二弹性模量的第二基板2高的材料形成。例如，第一基板1由SiC形成，第二基板2由Si形成。因此，第一基板1上的存储器单元阵列11所包含的多层膜，与在第二基板2上形成存储器单元阵列11的情况相比不容易变形。由此，存储器单元阵列11被第一基板1的表面支承，能够维持大致平坦状态。其结果，能够抑制存储器单元阵列11的变形，并且能够简单地制造半导体元件的层叠体。
此外，由于在SiC基板上制作周边电路50会导致成品率降低，所以较困难。如上所述，在实施方式的半导体装置的制造方法中，制作在第一基板1上具有存储器单元阵列11的第一半导体元件6，以及使用贴合技术使第一半导体元件6与第二半导体元件7层叠。因此，根据本实施方式的半导体装置的制造方法，能够在由弹性模量比第二基板2高的材料形成的第一基板1上形成存储器单元阵列11，并在第二基板2上形成周边电路50。由此，能够避免由于在弹性模量比第二基板2高的第一基板1上形成周边电路50而导致成品率降低。
此外，在使第一半导体元件6与第二半导体元件7层叠后，将第一基板1从第一半导体元件6剥离。对剥离后的第一基板1进行清洗后，可以在第一基板1上形成新的绝缘层，用于制造新的半导体装置。由此，能够对第一基板1进行再利用，从而能够降低制造成本。
应当认为，此次公开的实施方式的半导体装置的制造方法在所有方面都是例示性而非限制性的。在不脱离所附权利要求的范围和精神的情况下，各实施方式可以以各种形式进行修改和改进。上述多个实施方式中记载的事项，在不矛盾的范围内也可以采用其他的构成，此外，也可以在不矛盾的范围内进行组合。
本申请要求2021年10月12日向日本专利局提交的2021-167235号基础申请的优先权，并且通过参考其全部内容援引于此。
附图标记说明
1第一基板
2第二基板
3绝缘层
4第一分离层
5第二分离层
6第一半导体元件
6a第一接合表面
7第二半导体元件
7a第二接合表面
11存储器单元阵列
50周边电路
D分离层。

Claims (16)

1.一种半导体装置的制造方法，所述半导体装置包括第一半导体元件和第二半导体元件，所述半导体装置的制造方法包括下述工序：
(a)在具有比第二弹性模量高的第一弹性模量的第一基板之上形成绝缘层，
(b)在所述绝缘层之上形成具有第一接合表面的所述第一半导体元件，
(c)在具有所述第二弹性模量的第二基板之上形成具有第二接合表面的所述第二半导体元件，
(d)使所述第一接合表面与所述第二接合表面贴合而形成层叠所述第一半导体元件与所述第二半导体元件的层叠体，以及
(e)从所述层叠体除去所述第一基板。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述第一半导体元件包括存储器单元阵列，
所述第二半导体元件包括周边电路。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述第一基板为SiC、蓝宝石和金刚石的任一者。
4.根据权利要求3所述的半导体装置的制造方法，其中，
所述第一基板与所述绝缘层之间具有分离层。
5.根据权利要求4所述的半导体装置的制造方法，其中，
所述分离层具有第一分离层，
所述(e)的工序中，通过对所述第一分离层照射激光，所述第一分离层吸收激光而热膨胀，由此除去所述第一基板。
6.根据权利要求5所述的半导体装置的制造方法，其中，
所述第一分离层是多晶硅即Poly Si或多晶锗硅即Poly SiGe。
7.根据权利要求5所述的半导体装置的制造方法，其中，
所述分离层在所述第一分离层与所述第一基板之间具有第二分离层。
8.根据权利要求7所述的半导体装置的制造方法，其中，
所述第二分离层是氧化硅膜即SiO2或氮化硅膜即SiN。
9.根据权利要求5所述的半导体装置的制造方法，其中，
在所述第一基板为蓝宝石或金刚石的情况下，照射的所述激光的波长为200nm以上且1500nm以下。
10.根据权利要求9所述的半导体装置的制造方法，其中，
照射的所述激光的波长为300nm以上且400nm以下。
11.根据权利要求5所述的半导体装置的制造方法，其中，
在所述第一基板为SiC的情况下，照射的所述激光为400nm以上且1500nm以下。
12.根据权利要求11所述的半导体装置的制造方法，其中，
照射的所述激光的波长为450nm以上且600nm以下。
13.根据权利要求12所述的半导体装置的制造方法，其中，
照射的所述激光的波长为450nm以上。
14.根据权利要求1至13中任一项所述的半导体装置的制造方法，其中，
所述第二基板为单晶硅。
15.根据权利要求1至13中任一项所述的半导体装置的制造方法，包括：
(f)清洗从所述层叠体除去的所述第一基板，
其中，所述(a)的工序中，在所述(f)的工序之后，在清洗后的所述第一基板上形成新的绝缘层。
16.根据权利要求15所述的半导体装置的制造方法，其中，
在所述第一基板上形成新的绝缘层之后，通过进行所述(b)至所述(e)的工序来制造新的半导体装置，由此对所述第一基板进行再利用。
CN202280066871.6A 2021-10-12 2022-10-04 半导体装置的制造方法 Pending CN118056262A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021167235 2021-10-12
JP2021-167235 2021-10-12
PCT/JP2022/037162 WO2023063176A1 (ja) 2021-10-12 2022-10-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN118056262A true CN118056262A (zh) 2024-05-17

Family

ID=85988603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280066871.6A Pending CN118056262A (zh) 2021-10-12 2022-10-04 半导体装置的制造方法

Country Status (4)

Country Link
KR (1) KR20240072261A (zh)
CN (1) CN118056262A (zh)
TW (1) TW202316570A (zh)
WO (1) WO2023063176A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates
JP2020047833A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 記憶装置
JP7413093B2 (ja) * 2019-07-18 2024-01-15 キオクシア株式会社 エッチング方法、半導体製造装置、および半導体装置の製造方法
JP7421292B2 (ja) 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法
JP2021150601A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体ウェハおよびその製造方法

Also Published As

Publication number Publication date
KR20240072261A (ko) 2024-05-23
TW202316570A (zh) 2023-04-16
WO2023063176A1 (ja) 2023-04-20

Similar Documents

Publication Publication Date Title
US11158620B2 (en) Wafer bonding in fabrication of 3-dimensional NOR memory circuits
US11444069B2 (en) 3D semiconductor package including memory array
JP2019054150A (ja) 半導体装置の製造方法および半導体ウェハ
TWI754993B (zh) 半導體裝置之製造方法
KR19990023046A (ko) 반도체 장치 및 그 제조방법
US11018191B1 (en) 3D semiconductor device and structure
US20240138141A1 (en) Vertical non-volatile memory devices having a multi-stack structure with enhanced photolithographic alignment characteristics
CN113363233B (zh) 半导体装置及其制造方法
US20190084080A1 (en) Semiconductor device and manufacturing method thereof
CN118056262A (zh) 半导体装置的制造方法
US11793005B2 (en) 3D semiconductor devices and structures
US20210159215A1 (en) Bonded assembly containing laterally bonded bonding pads and methods of forming the same
US20220336532A1 (en) Method to produce 3d semiconductor devices and structures with memory
US20210210460A1 (en) Methods for multi-wafer stacking and dicing
US20220344159A1 (en) Semiconductor manufacturing device and manufacturing method of semiconductor device
US20230301080A1 (en) Semiconductor device and method of manufacturing the same
US20210375995A1 (en) Method for producing a 3d semiconductor memory device and structure
US20210167131A1 (en) Method to produce a 3d semiconductor device and structure
JP2993484B2 (ja) 半導体基板の構造およびその製造方法
KR100962229B1 (ko) 반도체 장치 및 그 제조 방법
JP2022142498A (ja) 半導体記憶装置および半導体記憶装置の製造方法
CN110931544A (zh) 半导体装置
JP2007027542A (ja) 半導体基板の製造方法及び、半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication