CN117995876A - 一种氧化锡半导体及半导体元件 - Google Patents
一种氧化锡半导体及半导体元件 Download PDFInfo
- Publication number
- CN117995876A CN117995876A CN202211377399.6A CN202211377399A CN117995876A CN 117995876 A CN117995876 A CN 117995876A CN 202211377399 A CN202211377399 A CN 202211377399A CN 117995876 A CN117995876 A CN 117995876A
- Authority
- CN
- China
- Prior art keywords
- tin oxide
- region
- oxide semiconductor
- doped
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 title claims abstract description 132
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 229910001887 tin oxide Inorganic materials 0.000 title claims abstract description 52
- 108091006149 Electron carriers Proteins 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 8
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 238000000137 annealing Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 18
- 238000011282 treatment Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域，特别涉及一种氧化锡半导体及半导体元件，所述氧化锡半导体包括：由下至上依次堆叠的第一电极、高掺杂n型半导体层和低掺杂n型SnO2半导体层，以及位于所述低掺杂n型SnO2半导体层上表面中间区域的第二电极，其中，所述低掺杂n型SnO2半导体层设有第一区域和第二区域，所述第二区域位于所述第一区域的上表面，所述第一区域的电子载流子掺杂浓度大于第二区域的电子载流子掺杂浓度。本发明氧化锡半导体能够改善氧化锡氧化锡半导体的击穿特性，进一步提高其击穿电压。
Description
技术领域
本发明涉及半导体领域，特别涉及一种氧化锡半导体及半导体元件。
背景技术
硅基半导体功率器件是目前电力系统使用最普遍的功率器件，但其性能已接近由其材料决定的理论极限，使得其功率密度的增长呈饱和趋势。随着半导体器件应用在越来越多的技术领域，传统硅基等窄禁带半导体管遭遇到了诸多挑战，其中击穿电压难以满足要求日益增长的需求，成为影响进一步提升器件性能的关键因素之一。氧化锡材料有着更优异的特性，其有更大的禁带宽度和更高的激子束缚能，常温下分别为3.6eV和130mEV，而巴利加优值(Baliga’s figure of merit)等与GaN材料特性相近，且氧化锡的制备温度更低、化学稳定性更强。另外氧化锡的热导率最高为1.78W/(m·K)，相比于氧化镓的热导率(0.27W/(m·K))和氮化镓的热导率(1.3W/(m·K))更具有优势，可以使器件在更小的体积上具有更高的热流密度，在电性能良好的同时散热效果优异。
目前，SnO2目前主要作为透明多晶或非晶半导体应用于薄膜太阳能电池、发光器件的透明电极和气敏传感器等领域，而氧化锡作为半导体材料暂未在功率半导体器件上得到较好应用。
在实际应用中，肖特基二极管在肖特基结上存在镜像力效应，镜像力会导致肖特基势垒降低，因此使得肖特基二级管的击穿电压远小于理论预期值。这也是SnO2在作为半导体材料应用在肖特基二极管上亟需解决的问题。
发明内容
有鉴如此，本发明要解决的技术问题是提供了一种氧化锡半导体即半导体元件，以实现在保证低导通电阻的情况下进一步提高击穿电压。
作为本发明的第一个方面，所提供的氧化锡半导体实施例技术方案为：
一种氧化锡半导体，包括：由下至上依次堆叠的第一金属电极、高掺杂n型半导体层和低掺杂n型SnO2半导体层，以及位于所述低掺杂n型SnO2半导体层上表面中间区域的第二电极，其中，所述低掺杂n型SnO2半导体层设有第一区域和第二区域，所述第二区域位于所述第一区的上表面，所述第一区域的电子载流子掺杂浓度大于所述第二区域的电子载流子掺杂浓度。
进一步地，所述第二区域完全覆盖所述第一区域的上表面，所述第二区域的上表面与所述第二电极形成肖特基接触。
进一步地，所述第一区域包括中间部分和两侧部分，所述中间部分的厚度厚于所述两侧部分的厚度，所述第二区域位于所述两侧部分的上表面之上，所述第二电极覆盖于所述中间部分的上表面并向所述两侧部分延伸形成肖特基接触。
进一步地，所述第二区域的电子载流子浓度在靠近其上表面一定空间内是均匀的或者由高至低呈梯度或线性变化。
进一步地，所述低浓度掺杂n型SnO2半导体层的的电子载流子浓度≤5*1017cm-3。
进一步地，所述低掺杂n型SnO2半导体层的厚度为0.18μm至112μm。
进一步地，所述高掺杂n型半导体层的材料为SnO2。
进一步地，所述第二电极由Ni或Mo制成，和/或所述第一电极由Ti制成。
作为本发明的第二个方面，所提供的半导体元件的实施例技术方案如下：
一种半导体元件，包括上述第一个方面中任一项所述氧化锡半导体。
进一步地，所述半导体元件为肖特基二极管。
与现有技术相比，本发明具有如下有益效果：
本发明通过在低掺杂n型SnO2半导体层中设置第一区域和第二区域，且第一区域的电子载流子的浓度大于第二区域的电子载流子浓度。当第二区域完全覆盖第一区域施加反向电压时，肖特基结表面电场降低，反向漏电流减小，击穿电压提高；当第二区域位于第一区域中间部分的两侧施加反向电压时，两侧的第二区域电子载流子浓度低，肖特基结的表面电场强度降低，击穿电压提高；当第二区域位于第一区域中间部分的两侧施加正向电压时，第一区域的中间部分电子载流子浓度高，正向导通电阻较低。因此，不仅使得氧化锡半导体的击穿电压提高，而且还实现了低导通电阻。
附图说明
图1是本发明氧化锡半导体的示意图；
图2是图1退火处理后的一种结构示意图；
图3是本发明氧化锡半导体另一实施例的结构示意图；
图4、图7是本发明氧化锡半导体淀积掩膜层的结构示意图；
图5、图8是本发明氧化锡半导体进行退火处理后的另一种结构示意图；
图6是本发明氧化锡半导体样品形成第二电极后的一种结构示意图。
附图标记说明：
1.第一电极，2.高掺杂n型半导体层，3.低掺杂n型SnO2半导体层，31.第一区域，32.第二区域，4.第二电极，5.第二实施例中第一种制备方法的掩膜层，51.掩膜层5第一部分，52.掩膜层5第二部分，6.第二实施例中第二种制备方法的掩膜层，61.掩膜层6第一部分，62.掩膜层6第二部分。
具体实施方式
为了使本领域的技术人员更好地理解发明的技术方案，以下将结合附图和具体实施方式对发明的技术方案进行详细说明，但发明的实施方式不局限于此。
需要说明的是，本申请的说明书和权利要求书中描述的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列层、区或工艺步骤不必限于清楚地列出的那些层、区或工艺步骤，而是可包括没有清楚地列出的或对于这些结构固有的层、区或工艺步骤。
另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
应该理解的是，在说明书以及权利要求书中，当描述有层/区“设置/堆叠”于另一层/区时，该层/区可“直接设置/堆叠”至该另一层/区，或者通过第三层/区“设置/堆叠”于该另一层/区；当描述有工艺步骤接续至另一工艺步骤时，该工艺步骤可直接接续至该另一工艺步骤，或者通过第三工艺步骤接续至该另一工艺步骤。
第一实施例
本实施例提供的为一种氧化锡半导体的实施例，图1是本发明氧化锡半导体的示意图，请参见图1，其中的氧化锡半导体包括：由下至上依次堆叠的第一电极1、高掺杂n型半导体层2和低掺杂n型SnO2半导体层3，以及位于低掺杂n型SnO2半导体层3上表面中间区域的第二电极4，低掺杂n型SnO2半导体层的电子载流子浓度≤5×1015cm-3；低掺杂n型SnO2半导体层3的厚度为0.18μm至112μm；高掺杂n型半导体层2的材料为SnO2；第一电极1由Ti制成，第二电极4由Ni/Mo制成。
其中，将第二电极4设置于低掺杂n型SnO2半导体层3上表面中间区域，而非完全覆盖低掺杂n型SnO2半导体层3上表面的目的在于未被第二电极4覆盖的低掺杂n型SnO2半导体层3上表面可用于做绝缘处理或者施加场板结构，从而提高氧化锡半导体的击穿电压。
低掺杂n型SnO2半导体层3设有第一区域31和第二区域32，第二区域32位于第一区域31的上表面，第一区域31的掺杂浓度大于第二区域32，具体地，第二区域32完全覆盖第一区域31的上表面，第二区域32的上表面与第二电极4形成肖特基接触。
本实施例通过在低掺杂n型SnO2半导体层中设置第一区域和第二区域，且第一区域的电子载流子的浓度大于第二区域的电子载流子浓度。当第二区域完全覆盖第一区域施加反向电压时，肖特基结表面电场降低，反向漏电流减小，击穿电压提高；当第二区域位于第一区域中间部分的两侧施加反向电压时，两侧的第二区域电子载流子浓度低，肖特基结的表面电场强度降低，击穿电压提高；当第二区域位于第一区域中间部分的两侧施加正向电压时，第一区域的中间部分电子载流子浓度高，正向导通电阻较低，从而不仅使得氧化锡半导体的击穿电压提高，而且还实现了低导通电阻。
图2是图1退火处理后的一种结构示意图，请参考图2，本发明氧化锡半导体的制备方法，包括以下步骤：
步骤1：在高掺杂n型半导体层2上生长低掺杂n型SnO2半导体层3；
步骤2：对得到的氧化锡半导体在氧气环境中进行退火处理，使得低掺杂n型半导体层3形成第一区域31与第二区域32，其中第一区域的电子载流子浓度高于第二区域；
优选地，退火温度为退190℃至1000℃中的任意值，退火时间为20秒至120分钟；
步骤3：经过退火处理后，在第二区域32表面形成第二电极4，在高掺杂n型半导体层2表面形成第一电极1。
其中，第二电极4与第二区域32的表面形成肖特基接触，第一电极1与高掺杂n型半导体层2形成欧姆接触。
第二实施例
本实施例提供的为一种氧化锡半导体的另一个实施例，如图3所示，与图1不同之处在于第一区域31包括中间部分和两侧部分，中间部分的厚度厚于两侧部分的厚度，第二区域32位于两侧部分的上表面之上，第二电极4覆盖于中间部分的上表面并向两侧部分延伸。
优选地，第二区域32的电子载流子浓度在靠近其上表面的一定空间内是均匀的或者由高至低呈梯度或线性变化。
本实施例同样不仅使得氧化锡半导体的击穿电压提高，而且还实现了低导通电阻。
请参考图4至图6，本实施例氧化锡半导体的第一种制备方法，包括以下步骤：
步骤1：在高掺杂n型半导体层2上生长低掺杂n型SnO2半导体层3；
步骤2：在低掺杂n型SnO2半导体层3上淀积掩膜层5，掩膜层5具有第一部分51以及位于第一部分51两侧的第二部分52，如图4所示；
步骤3：去除掩膜层5的第二部分52，使得低掺杂n型SnO2半导体层中位于掩膜层的第二部分52下方的第二区域32未被掩膜层5覆盖，以得到氧化锡半导体样品，如图5所示；
步骤4：对氧化锡半导体样品进行高温退火处理，使得低掺杂n型SnO2半导体层3中未被掩膜层5覆盖的第二区域32的掺杂浓度小于具有掩膜层5的第一部分51覆盖的第一区域31的掺杂浓度；
其中，高温退火处理的温度变化方式为线性或者阶梯状变化，退火温度为190℃至1000℃中的任意值，退火时间为20秒至120分钟，本实施例中，对氧化锡半导体样品进行退火处理的次数为两次，两次退火处理的温度分别为350℃和500℃，每种温度下的退火时间均为15分钟。
步骤5：去除经过高温退火处理后的氧化锡半导体样品上的掩膜层5的第一部分51；
步骤6：在高掺杂n型半导体层的底面形成第一电极1；以及在低掺杂n型SnO2半导体层的上表面形成第二电极4。
本发明在退火处理过程中，由于淀积于低掺杂n型SnO2半导体层的上表面的掩膜层5的第二部分52被去除，因此，退火处理会使低掺杂n型SnO2半导体层中的第二区域32的掺杂浓度降低；而低掺杂n型SnO2外延层3中被掩膜层5的第二部分52覆盖及第二区域32下方的第一区域31，在退火处理过程中并没有改变其掺杂浓度，从而使得在靠近第二金属电极4的一定厚度范围内，低掺杂n型SnO2半导体层3在横向方向上浓度发生变化，进而有利于改善氧化锡半导体的击穿特性，进一步提高其击穿电压，且有利于实现氧化锡半导体的导通电阻。
本实施例的氧化锡半导体的第二种制备方法，包括以下步骤：
步骤1：在高掺杂n型半导体层2上生长低掺杂n型SnO2半导体层3；
步骤2：在低掺杂n型SnO2半导体层3上淀积掩膜层6，掩膜层6具有第一部分61以及位于第一部分61两侧的第二部分62，如图7所示；
步骤3：去除掩膜层6的第二部分62，使得低掺杂n型SnO2半导体层中位于掩膜层的第二部分62下方的第二区域32未被掩膜层6覆盖，以得到氧化锡半导体样品，如图8所示；
步骤4：对氧化锡半导体样品进行离子注入，然后使用退火工艺修复损伤层，使得低掺杂n型SnO2半导体层3中未被掩膜层61的靠近电极一定范围内的第二区域32掺杂浓度小于第一区域31的掺杂浓度；
步骤5：去除经氧化锡半导体样品上的掩膜层6的第一部分61；
步骤6：在高掺杂n型半导体层的底面形成第一电极1；以及在低掺杂n型SnO2半导体层的上表面形成第二电极4。
第三实施例
本实施例提供的为一种半导体元件，包括第一实施例和第二实施例中任一项氧化锡半导体。
优选地，本实施例的半导体元件为肖特基二极管。
本实施例的半导体元件由于采用了第一实施例和第二实施例中任一项氧化锡半导体，在保证半导体元件低导通电阻的情况下进一步提高了半导体元件的击穿电压。
以上，对本发明优选的实施方式进行说明，但本发明不限定于所述实施方式，可在不脱离本发明主旨的范围进行各种变更，当然这些也包含于本发明的范围内。本发明涉及的半导体装置的各层的形成方法只要不阻碍本发明的目的，则不受特别限定，可以是公知方法。
Claims (10)
1.一种氧化锡半导体，其特征在于，包括：由下至上依次堆叠的第一金属电极、高掺杂n型半导体层和低掺杂n型SnO2半导体层，以及位于所述低掺杂n型SnO2半导体层上表面中间区域的第二电极，其中，所述低掺杂n型SnO2半导体层设有第一区域和第二区域，所述第二区域位于所述第一区的上表面，所述第一区域的电子载流子掺杂浓度大于所述第二区域的电子载流子掺杂浓度。
2.如权利要求1所述氧化锡半导体，其特征在于，所述第二区域完全覆盖所述第一区域的上表面，所述第二区域的上表面与所述第二电极形成肖特基接触。
3.如权利要求1所述氧化锡半导体，其特征在于，所述第一区域包括中间部分和两侧部分，所述中间部分的厚度厚于所述两侧部分的厚度，所述第二区域位于所述两侧部分的上表面之上，所述第二电极覆盖于所述中间部分的上表面并向所述两侧部分延伸形成肖特基接触。
4.如权利要求3所述氧化锡半导体，其特征在于：所述第二区域的电子载流子浓度在靠近其上表面一定空间内是均匀的或者由高至低呈梯度或线性变化。
5.如权利要求1所述氧化锡半导体，其特征在于，所述低浓度掺杂n型SnO2半导体层的的电子载流子浓度≤5*1017cm-3。
6.如权利要求1所述氧化锡半导体，其特征在于，所述低掺杂n型SnO2半导体层的厚度为0.18μm至112μm。
7.如权利要求1所述氧化锡半导体，其特征在于，所述高掺杂n型半导体层的材料为SnO2。
8.如权利要求1所述氧化锡半导体，其特征在于，所述第二电极由Ni或Mo制成，和/或所述第一电极由Ti制成。
9.一种半导体元件，其特征在于：包括权利要求1至8任一项所述氧化锡半导体。
10.根据权利要求9所述半导体元件，其特征在于：所述半导体元件为肖特基二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211377399.6A CN117995876A (zh) | 2022-11-04 | 2022-11-04 | 一种氧化锡半导体及半导体元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211377399.6A CN117995876A (zh) | 2022-11-04 | 2022-11-04 | 一种氧化锡半导体及半导体元件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117995876A true CN117995876A (zh) | 2024-05-07 |
Family
ID=90901693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211377399.6A Pending CN117995876A (zh) | 2022-11-04 | 2022-11-04 | 一种氧化锡半导体及半导体元件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117995876A (zh) |
-
2022
- 2022-11-04 CN CN202211377399.6A patent/CN117995876A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN104094417A (zh) | 利用注入制造氮化镓p-i-n二极管的方法 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| JP2004247545A (ja) | 半導体装置及びその製造方法 | |
| KR20110061641A (ko) | 탄화규소 반도체 장치 | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN115411095B (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
| CN112447857A (zh) | 碳化硅场效应晶体管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113257924A (zh) | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 | |
| JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
| CN113421914A (zh) | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 | |
| CN110223920B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| JP2002541682A (ja) | パンチスルーダイオード及び同ダイオードを製造する方法 | |
| JP3817915B2 (ja) | ショットキーダイオード及びその製造方法 | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN108878509B (zh) | 氮化镓晶体管及其制造方法 | |
| CN116387344A (zh) | 一种抗单粒子烧毁的氮化镓基准垂直沟槽mosfet器件结构及其制造方法 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN216597601U (zh) | 合并式PiN肖特基器件和电子器件 | |
| CN117995876A (zh) | 一种氧化锡半导体及半导体元件 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |