CN117995796A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，结构包括：键合晶圆，键合晶圆包括第一晶圆和倒置键合于第一晶圆上的第二晶圆，第二晶圆包括衬底、以及位于衬底上的介电层，衬底位于介电层背向第一晶圆的一侧，介电层中形成有第一互连结构；互连通孔结构，从衬底一侧贯穿衬底，并延伸至介电层中以与介电层中的对应第一互连结构电连接；对位层，位于衬底和介电层中，且对位层位于互连通孔结构的侧部，对位层的顶部低于互连通孔结构的顶部；互连线，位于衬底上方，且互连线与互连通孔结构相电连接；第一保护层，位于互连线露出的衬底上方，第一保护层覆盖互连线的侧壁并暴露互连线的顶部，且第一保护层还贯穿对位层上方的衬底。本实施例能够减小半导体结构的厚度。

Description

半导体结构及其形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路的制造向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制造所需的互连线。为了配合元件缩小后所增加的互连线需求，利用互连线及互连通孔结构实现的两层以上的多层互连线的设计，成为超大规模集成电路技术所必须采用的方法。

在半导体器件的后段制作过程中，半导体结构的厚度仍有待减少。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于减小半导体结构的厚度。

为解决上述问题，本发明实施例提供一种半导体结构，包括：键合晶圆，键合晶圆包括第一晶圆和倒置键合于第一晶圆上的第二晶圆，第二晶圆包括衬底、以及位于衬底上的介电层，衬底位于介电层背向第一晶圆的一侧，介电层中形成有第一互连结构；互连通孔结构，从衬底一侧贯穿衬底，并延伸至介电层中以与介电层中的对应第一互连结构电连接；对位层，位于衬底和介电层中，且对位层位于互连通孔结构的侧部，对位层的顶部低于互连通孔结构的顶部；互连线，位于衬底上方，且互连线与互连通孔结构相电连接；第一保护层，位于互连线露出的衬底上方，第一保护层覆盖互连线的侧壁并暴露互连线的顶部，且第一保护层还贯穿对位层上方的衬底。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供键合晶圆，键合晶圆包括第一晶圆和倒置键合于第一晶圆上的第二晶圆，第二晶圆包括衬底、以及位于衬底上的介电层，衬底位于介电层背向第一晶圆的一侧，介电层中形成有第一互连结构；从衬底一侧形成贯穿衬底，并延伸至介电层中的互连通孔结构，互连通孔结构与介电层中的对应第一互连结构电连接；在衬底和介电层中形成位于互连通孔结构侧部的对位层，对位层的顶部低于互连通孔结构的顶部，对位层与衬底围成沟槽；在衬底上方形成互连线，互连线与互连通孔结构相电连接；在互连线露出的衬底上方形成第一保护层，第一保护层覆盖互连线的侧壁并暴露互连线的顶部，且第一保护层还填充于沟槽中。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法，从衬底一侧形成贯穿衬底，并延伸至介电层中以与介电层中的对应第一互连结构电连接的互连通孔结构，在衬底和介电层中形成位于互连通孔结构侧部的对位层，对位层的顶部低于互连通孔结构的顶部，在后续形成互连线的过程中，由于对位层的顶部低于互连通孔结构的顶部，形成互连线的材料层还会填充于对位层顶部的衬底中，使位于对位层顶部的互连线材料层与位于对位层侧部的互连线呈起伏结构，从而使对位层所起到的标记对位作用转移至形成互连线的材料层中，在形成互连线的过程中会使用到光刻工艺，提高了光刻工艺中的对准效果，相较于现有在衬底上方形成牺牲层，在牺牲层中形成对位层的工艺步骤，本发明实施例省去了形成牺牲层的工艺步骤，从而能够减小半导体结构的厚度。

附图说明

图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图

图7是本发明半导体结构一实施例的结构示意图；

图8至图18是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前半导体结构的厚度仍有待降低，现结合一种半导体结构的形成方法分析其厚度有待降低的原因。

图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。

参考图1，提供键合晶圆10，键合晶圆10包括第一晶圆12和倒置键合于第一晶圆12上的第二晶圆11，第二晶圆11包括衬底16、以及位于衬底16上的介电层15，衬底16位于介电层15背向第一晶圆12的一侧，介电层15中形成有第一互连结构17。

参考图2，在衬底16的上方形成覆盖衬底16的保护层18。

参考图3，从衬底16一侧形成贯穿衬底16和保护层18，并延伸至介电层15中的互连通孔结构22，互连通孔结构22与介电层15中的对应第一互连结构17电连接。

参考图4，在保护层18的上方形成图形化的牺牲层28，牺牲层28具有对位通孔26以及位于对位通孔26侧部的沟槽23，沟槽23露出互连通孔结构22的顶面。

参考图5，在牺牲层28的顶部形成互连材料层39，互连材料层39还填充于沟槽23和对位通孔26中。

参考图6，对互连材料层39进行图形化处理，在沟槽23中形成互连线59，互连线59与互连通孔结构22电连接。

经研究发现，在对互连材料层39进行图形化处理的过程中会使用到光刻技术，为了提高光刻工艺中的对准精度，在形成保护层18之后，在形成互连材料层39之前，需要在保护层18的上方形成图形化的牺牲层28，牺牲层28中具有对位通孔26，使牺牲层28起到光刻技术中的对位作用，相应的，也就使半导体结构的整体厚度变大，同时，也增加了形成图形化的牺牲层28的工艺步骤，增大了工艺成本，降低了工艺效率。

为了解决技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供键合晶圆，键合晶圆包括第一晶圆和倒置键合于第一晶圆上的第二晶圆，第二晶圆包括衬底、以及位于衬底上的介电层，衬底位于介电层背向第一晶圆的一侧，介电层中形成有第一互连结构；从衬底一侧形成贯穿衬底，并延伸至介电层中的互连通孔结构，互连通孔结构与介电层中的对应第一互连结构电连接；在衬底和介电层中形成位于互连通孔结构侧部的对位层，对位层的顶部低于互连通孔结构的顶部，对位层与衬底围成沟槽；在衬底上方形成互连线，互连线与互连通孔结构相电连接；在互连线露出的衬底上方形成第一保护层，第一保护层覆盖互连线的侧壁并暴露互连线的顶部，且第一保护层还填充于沟槽中。

本发明实施例提供一种半导体结构的形成方法，从衬底一侧形成贯穿衬底，并延伸至介电层中以与介电层中的对应第一互连结构电连接的互连通孔结构，在衬底和介电层中形成位于互连通孔结构侧部的对位层，对位层的顶部低于互连通孔结构的顶部，在后续形成互连线的过程中，由于对位层的顶部低于互连通孔结构的顶部，形成互连线的材料层还会填充于对位层顶部的衬底中，使位于对位层顶部的互连线材料层与位于对位层侧部的互连线呈起伏结构，从而使对位层所起到的标记对位作用转移至形成互连线的材料层中，在形成互连线的过程中会使用到光刻工艺，提高了光刻工艺中的对准效果，相较于现有在衬底上方形成牺牲层，在牺牲层中形成对位层的工艺步骤，本发明实施例省去了形成牺牲层的工艺步骤，从而能够减小半导体结构的厚度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图7是本发明半导体结构一实施例的结构示意图。

半导体结构包括：键合晶圆200，键合晶圆200包括第一晶圆202和倒置键合于第一晶圆202上的第二晶圆201，第二晶圆201包括衬底206、以及位于衬底206上的介电层205，衬底206位于介电层205背向第一晶圆202的一侧，介电层205中形成有第一互连结构207；互连通孔结构225，从衬底206一侧贯穿衬底206，并延伸至介电层205中以与介电层205中的对应第一互连结构207电连接；对位层228，位于衬底206和介电层205中，且对位层228位于互连通孔结构225的侧部，对位层228的顶部低于互连通孔结构225的顶部；互连线236，位于衬底206上方，且互连线236与互连通孔结构225相电连接；第一保护层260，位于互连线236露出的衬底206上方，第一保护层260覆盖互连线236的侧壁并暴露互连线236的顶部，且第一保护层260还贯穿对位层228上方的衬底206。

需要说明的是，通过设置对位层228的顶部低于互连通孔结构225的顶部，在互连线236的形成工艺中，由于对位层228的顶部低于互连通孔结构225的顶部，形成互连线236的材料层还会填充于对位层228顶部的衬底206中，使位于对位层228顶部的互连线236材料层与位于对位层228侧部的互连线236材料层呈起伏结构，从而使对位层228所起到的标记对位作用转移至形成互连线236的材料层中，在互连线236的形成工艺中会使用到光刻工艺，提高了光刻工艺中的对准效果，相较于现有在衬底206上方形成牺牲层，在牺牲层中形成对位层228的工艺步骤，本发明实施例省去了形成牺牲层的工艺步骤，从而能够减小半导体结构的厚度。

键合晶圆200为半导体工艺制程提供工艺平台。

第一晶圆202为完成制作的晶圆，第一晶圆202可以采用集成电路制作技术所制成。

第二晶圆201为完成制作的晶圆，第二晶圆201可以采用集成电路制作技术所制成。

本实施例中，衬底206为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。

介电层205用于电隔离第一互连结构207、以及后续形成的互连通孔结构225和对位层228。

本实施例中，介电层205为介电材料，介电层205的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

本实施例中，第二晶圆201中产生的电信号通过第一互连结构207进行传递。

具体地，第一互连结构207的材料为导电材料，导电材料包括铜和铝中的一种或两种。作为一种示例，第一互连结构207的材料为铜。

本实施例中，半导体结构还包括：第二保护层208，位于第一保护层260与衬底206之间、以及互连线236与衬底206之间。

需要说明的是，第二保护层208对键合晶圆200顶面起到保护作用，减少了键合晶圆200的顶面受到损伤的风险。

本实施例中，第二保护层208的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪和树脂中的一种或多种。

具体地，第二保护层208通过选用氧化硅、氮化硅、氮氧化硅、氧化铪和树脂，能够提高后续形成的互连线与衬底206之间的粘附性。

需要说明的是，互连通孔结构225与介电层205中的对应第一互连结构207电连接，此处的对应指的是，需要与互连通孔结构225连接的第一互连结构207。

还需要说明的是，键合晶圆200能够通过互连通孔结构225与外部电路结构实现电连接。

本实施例中，互连通孔结构225还贯穿第二保护层208，从而使互连通孔结构225能够与介电层205中的第一互连结构207电连接。

本实施例中，互连通孔结构225的材料包括铜、铝、铁、锌和钨中的一种或多种。

铜、铝、铁、锌和钨具有较好的导电性能，其电阻率低，能够提高互连通孔结构225的导电性能，从而提高了半导体结构的性能。

由于对位层228的顶部低于互连通孔结构225的顶部，形成互连线236的材料层还会填充于对位层228顶部的衬底206中，使位于对位层228顶部的互连线236材料层与位于对位层228侧部的互连线236材料层呈起伏结构，从而使对位层228所起到的标记对位作用转移至形成互连线236的材料层中，在互连线236的形成工艺中会使用到光刻工艺，提高了光刻工艺中的对准效果，相较于现有在衬底206上方形成牺牲层，在牺牲层中形成对位层228的工艺步骤，本发明实施例省去了形成牺牲层并对牺牲层进行图形化的工艺步骤，从而能够减小半导体结构的厚度。

需要说明的是，对位层228的顶部低于互连通孔结构225的顶部的尺寸范围不宜过大，也不宜过小。如果对位层228的顶部低于互连通孔结构225的顶部的尺寸范围过大，容易导致对位层228在介电层205中的深度过大，增大了对位层228与第一互连结构207相短接的概率，从而也就增加了键合晶圆200电性失效的概率，进而对半导体结构的性能造成影响；如果对位层228的顶部低于互连通孔结构225的顶部的尺寸范围过小，则容易导致对位层228的顶部与互连通孔结构225的顶部之间的高度差过小，相应的，在互连线236的形成工艺中，使位于对位层228顶部的互连线236与位于对位层228侧部的互连线236不易呈起伏结构，从而使对位层228所起到的标记对位作用不易转移至形成互连线236的材料层中，在形成互连线236的过程中会使用到光刻工艺，进而影响了光刻工艺中的对准效果。为此，本实施例中，对位层228的顶部低于互连通孔结构225的顶部的尺寸范围为10纳米至10000纳米。例如，对位层228的顶部低于互连通孔结构225的顶部的尺寸为500纳米。

本实施例中，对位层228的底部低于互连通孔结构225的底部。

具体地，对位层228的底部低于互连通孔结构225的底部，在形成对位层228和互连通孔结构225的过程中，易于控制对位层228顶部和互连通孔结构225顶部之间的高度差，从而在互连线236的形成工艺中，使位于对位层228顶部的互连线236与位于对位层228侧部的互连线236易呈起伏结构，从而使对位层228所起到的标记对位作用易转移至形成互连线236的材料层中，在形成互连线236的过程中会使用到光刻工艺，进而提高了光刻工艺中的对准效果。

本实施例中，互连通孔结构225与互连线236的材料相同。

需要说明的是，在互连通孔结构225和对位层228的形成工艺中，互连通孔结构225和对位层228在同一步骤中形成，因此，互连通孔结构225的材料和对位层228的材料相同。

本实施例中，对位层228的材料包括铜、铝、铁、锌和钨中的一种或多种。

具体地，互连线236与互连通孔结构225相电连接，从而使键合晶圆200能够通过互连线236与外部电路结构相连接。

需要说明的是，由于对位层228的顶部低于互连通孔结构225的顶部，在互连线236的形成工艺中，形成互连线236的材料层还填充于对位层228顶部的衬底206中。

本实施例中，互连线236的材料包括铜、铝、铁、锌和钨中的一种或多种。

具体地，铜、铝、铁、锌和钨均为导电材料，外部电路结构可以通过互连线236与键合晶圆200实现电连接。

需要说明的是，第一保护层260对键合晶圆200的顶面、对位层228以及互连线236起到保护作用，减少了键合晶圆200的顶面、对位层228以及互连线236与空气环境相接触的概率，从而提高了半导体结构的产品良率。

本实施例中，第一保护层260的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

具体地，氧化硅、氮化硅和氮氧化硅均为介电绝缘材料，具有较好的抗腐蚀作用，减少了键合晶圆200的顶面、对位层228以及互连线236与空气环境相接触的概率，从而提高了半导体结构的产品良率。

需要说明的是，第一保护层260暴露互连线236的顶部，便于外部电路结构通过互连线236的顶部与键合晶圆200相电连接。

图8至图18是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图8，提供键合晶圆100，键合晶圆100包括第一晶圆102和倒置键合于第一晶圆102上的第二晶圆101，第二晶圆101包括衬底106、以及位于衬底106上的介电层105，衬底106位于介电层105背向第一晶圆102的一侧，介电层105中形成有第一互连结构107；

键合晶圆100为后续半导体工艺制程提供工艺平台。

第一晶圆102为完成制作的晶圆，第一晶圆102可以采用集成电路制作技术所制成。

第二晶圆101为完成制作的晶圆，第二晶圆101可以采用集成电路制作技术所制成。

本实施例中，衬底106为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。

介电层105用于电隔离第一互连结构107、以及后续形成的互连通孔结构和对位层。

本实施例中，介电层105为介电材料，介电层105的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

本实施例中，第二晶圆101中产生的电信号通过第一互连结构107进行传递。

具体地，第一互连结构107的材料为导电材料，导电材料包括铜和铝中的一种或两种。作为一种示例，第一互连结构107的材料为铜。

参考图9，在衬底106的上方形成覆盖衬底106的第二保护层108。

需要说明的是，后续在衬底106上方形成具有第一掩膜开口和第二掩膜开口的掩膜层的过程中，第二保护层108对键合晶圆100顶面起到保护作用，减少了光刻工艺对键合晶圆100的顶面造成损伤的风险。

本实施例中，第二保护层108的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪和树脂中的一种或多种。

具体地，第二保护层108通过选用氧化硅、氮化硅、氮氧化硅、氧化铪和树脂，能够提高后续形成的互连线与衬底106之间的粘附性。

参考图10至图15，从衬底106一侧形成贯穿衬底106，并延伸至介电层105中的互连通孔结构125，互连通孔结构125与介电层105中的对应第一互连结构107电连接；在衬底106和介电层105中形成位于互连通孔结构125侧部的对位层128，对位层128的顶部低于互连通孔结构125的顶部，对位层128与衬底106围成沟槽150。

具体地，在后续形成互连线的过程中，由于对位层128的顶部低于互连通孔结构125的顶部，形成互连线的材料层还会填充于对位层128顶部的沟槽150中，使位于对位层128顶部的互连线材料层与位于对位层128侧部的互连线呈起伏结构，从而使对位层128所起到的标记对位作用转移至形成互连线的材料层中，在形成互连线的过程中会使用到光刻工艺，提高了光刻工艺中的对准效果，相较于现有在衬底106上方形成牺牲层，在牺牲层中形成对位层128的工艺步骤，本发明实施例省去了形成牺牲层的工艺步骤，从而能够减小半导体结构的厚度。

需要说明的是，互连通孔结构125与介电层105中的对应第一互连结构107电连接，此处的对应指的是，需要与互连通孔结构125连接的第一互连结构107。

还需要说明的是，键合晶圆100能够通过互连通孔结构125与外部电路结构实现电连接。

本实施例中，在形成互连通孔结构125和对位层128的步骤中，互连通孔结构125和对位层128还贯穿第二保护层108。

具体地，互连通孔结构125和对位层128贯穿第二保护层108，从而能够在位于第二保护层108底部的衬底106和介电层105中形成互连通孔结构125和对位层128。

需要说明的是，本实施例中，互连通孔结构125和对位层128在同一步骤中形成，从而减少了工艺步骤，降低了工艺成本，提高了工艺效率。

结合参考图10至图15，对形成互连通孔结构125和对位层128的工艺步骤进行详细说明。

参考图10至图12，从衬底106一侧形成贯穿衬底106，并延伸至介电层105中的互连通孔121，以及形成贯穿衬底106和部分厚度的介电层105的对位通孔120，互连通孔121露出第一互连结构107，对位通孔120的底部低于互连通孔121的底部。

互连通孔121为后续形成互连通孔结构125提供空间位置，对位通孔120为后续形成对位层128提供空间位置。

需要说明的是，对位通孔120的底部低于互连通孔121的底部，相应的，在后续形成互连通孔结构125和对位层128的过程中，使得在对位通孔120中形成的对位层128的顶部低于在互连通孔121中形成的互连通孔结构125的顶部，相应的，在后续形成互连线的过程中，由于对位层128的顶部低于互连通孔结构125的顶部，形成互连线的材料层还会填充于对位层128顶部的沟槽150中，使位于对位层128顶部的互连线材料层与位于对位层128侧部的互连线呈起伏结构，从而使对位层128所起到的标记对位作用转移至形成互连线的材料层中，在形成互连线的过程中会使用到光刻工艺，提高了光刻工艺中的对准效果。

还需要说明的是，对位通孔120的底部低于互连通孔121的底部的尺寸范围不宜过大，也不宜过小。如果对位通孔120的底部低于互连通孔121的底部的尺寸范围过大，容易导致对位通孔120在介电层105中的深度过大，增大了后续在对位通孔120中形成的对位层128与第一互连结构107相短接的概率，从而也就增加了键合晶圆100电性失效的概率，进而对半导体结构的性能造成影响；如果对位通孔120的底部低于互连通孔121的底部的尺寸范围过小，则容易导致后续形成的对位层128的顶部与互连通孔结构125的顶部之间的高度差过小，相应的，在后续形成互连线的过程中，使位于对位层128顶部的互连线与位于对位层128侧部的互连线不易呈起伏结构，从而使对位层128所起到的标记对位作用不易转移至形成互连线的材料层中，在形成互连线的过程中会使用到光刻工艺，进而影响了光刻工艺中的对准效果。为此，本实施例中，对位通孔120的底部低于互连通孔121的底部的尺寸范围为10纳米至10000纳米。

本实施例中，形成互连通孔121和对位通孔120的步骤包括：从衬底106一侧，在衬底106上方形成具有第一掩膜开口112和第二掩膜开口111的掩膜层110，第一掩膜开口112位于第一互连结构107上方，第二掩膜开口111位于第一掩膜开口112侧部的介电层105上方，第二掩膜开口111的底部低于第一掩膜开口112的底部；以第一掩膜层110为掩膜，沿第一掩膜开口112和第二掩膜开口111，对衬底106和部分厚度的介电层105进行图形化处理，形成贯穿衬底106并延伸至介电层105中的互连通孔121，以及贯穿衬底106和部分厚度的介电层105的对位通孔120。

掩膜层110用于作为形成互连通孔121和对位通孔120的刻蚀掩膜。

本实施例中，掩膜层110的材料为可光刻材料。

具体地，掩膜层110的材料选择可光刻材料，利于在形成掩膜层110的过程中，对形成掩膜层110的材料进行曝光和显影，从而形成具有第一掩膜开口112和第二掩膜开口111的掩膜层110。

本实施例中，在键合晶圆100上方形成具有第一掩膜开口112和第二掩膜开口111的掩膜层110的步骤包括：形成覆盖衬底106的掩膜材料层115；对掩膜材料层115的不同区域进行不同深度的曝光，用于形成第二掩膜开口111的区域的曝光深度，大于用于形成第一掩膜开口112的区域的曝光深度；在进行曝光后，对掩膜材料层115进行显影，以形成具有第一掩膜开口112和第二掩膜开口111的掩膜层110。

具体地，为了简化曝光工艺的步骤、并减少光罩的使用，采用同一张光罩对掩膜材料层115的不同区域进行不同深度的曝光。

为此，如图10所示，对掩膜材料层115的不同区域进行不同深度的曝光的步骤包括：提供光罩116，光罩116包括多种具有不同透光性的透光区M；利用光罩116，经由透光区M对掩膜材料层115的不同区域进行曝光，透光性越强的透光区M对应的曝光深度越大。

具体到本实施例中，第二掩膜开口111的底部低于第一掩膜开口112的底部，因此透光区M包括第一透光区m1和第二透光区m2，第二透光区m2的透光性低于第一透光区m1的透光性。

本实施例中，采用半色调光罩(Half Tone Mask，HTM)，对掩膜材料层115的不同区域进行不同深度的曝光。

具体地，光罩116包括基板，基板包括遮光区(未标示)以及具有不同透光性的透光区M，具有不同透光性的透光区M适于实现不同深度的曝光。

例如，为了实现不同的透光性，在该光罩116中，基板具有设置于第二透光区m2的滤光膜，滤光膜适于降低第二透光区m2的透光性。

需要说明的是，形成互连通孔121和对位通孔120之后，半导体结构的形成方法还包括去除掩膜层110。

去除掩膜层110为后续填充导电材料提供空间位置。

本实施例中，去除掩膜层110的工艺包括灰化工艺。

参考图13至图15，在互连通孔121中、以及部分深度的对位通孔120中填充导电材料，以分别形成位于互连通孔121中的互连通孔结构125、以及位于对位通孔120中的对位层128，对位层128的顶部低于互连通孔结构125的顶部，且对位层128露出对位通孔120的部分侧壁。

具体地，对位层128的顶部低于互连通孔结构125的顶部，且对位层128露出对位通孔120的部分侧壁，在后续形成互连线的过程中，形成互连线的材料层还会填充于对位层128顶部的沟槽150中，使位于对位层128顶部的互连线材料层与位于对位层128侧部的互连线材料层呈起伏结构，从而使对位层128所起到的标记对位作用转移至形成互连线的材料层中，在形成互连线的过程中会使用到光刻工艺，提高了光刻工艺中的对准效果，相较于现有在衬底106上方形成牺牲层，在牺牲层中形成对位层128的工艺步骤，本发明实施例省去了形成牺牲层的工艺步骤，从而能够减小半导体结构的厚度。

本实施例中，分别形成位于互连通孔121中的互连通孔结构125、以及位于对位通孔120中的对位层128的步骤包括：在互连通孔121中、对位通孔120中、以及衬底106的上方形成导电材料层195，位于对位通孔120中的导电材料层195露出对位通孔120的部分侧壁；以衬底106的表面作为停止位置，对高于衬底106表面的导电材料层195进行平坦化处理，剩余的位于互连通孔121中的导电材料层195作为互连通孔结构125，位于对位通孔120中的导电材料层195作为对位层128。

本实施例中，形成导电材料层195的工艺包括电镀工艺。

需要说明的是，电镀工艺具有填充性能好、工艺成本低等特点，通过选用电镀工艺形成导电材料层195，减少了在导电材料层195中形成空洞的概率，从而提高了互连通孔结构125的导电性能、以及对位层128所起到的对准精度。

本实施例中，对高于衬底106表面的导电材料层195进行平坦化处理的工艺包括化学机械研磨工艺。

具体地，化学机械研磨工艺具有研磨平整度高等特点，通过选用化学机械研磨工艺对高于衬底106表面的导电材料层195进行平坦化处理，提高了互连通孔结构125与衬底106表面的顶面平整度为后续形成互连线提供较好的工艺基础。

需要说明的是，互连通孔结构125和对位层128在同一步骤中形成，因此，互连通孔结构125的材料和对位层128的材料相同。

本实施例中，互连通孔结构125的材料包括铜、铝、铁、锌和钨中的一种或多种。

铜、铝、铁、锌和钨具有较好的导电性能，其电阻率低，能够提高互连通孔结构125的导电性能，从而提高了半导体结构的性能。

本实施例中，对位层128的材料包括铜、铝、铁、锌和钨中的一种或多种。

参考图16至图17，在衬底106上方形成互连线136，互连线136与互连通孔结构125相电连接。

具体地，互连线136与互连通孔结构125相电连接，从而使键合晶圆100能够通过互连线136与外部电路结构相连接。

本实施例中，形成互连线136的步骤包括：形成覆盖互连通孔结构125和衬底106的互连材料层130，互连材料层130还填充于沟槽150中；对互连材料层130进行图形化处理，剩余的互连材料层130用于作为互连线136。

本实施例中，互连材料层130还填充于沟槽150中，使位于对位层128顶部的互连材料层130与位于对位层128侧部的互连材料层130呈起伏结构，从而使对位层128所起到的标记对位作用转移至互连材料层130中，对互连材料层130进行图形化处理的过程中会使用到光刻工艺，提高了光刻工艺中的对准效果。

需要说明的是，在对互连材料层130进行图形化处理进行图形化处理的过程中，还去除位于沟槽150中的互连材料层130。

本实施例中，对互连材料层130进行图形化处理的工艺包括干法刻蚀工艺。

本实施例中，互连线136的材料包括铜、铝、铁、锌和钨中的一种或多种。

具体地，铜、铝、铁、锌和钨均为导电材料，外部电路结构可以通过互连线236与键合晶圆200实现电连接。

参考图18，在互连线136露出的衬底106上方形成第一保护层160，第一保护层160覆盖互连线136的侧壁并暴露互连线136的顶部，且第一保护层160还填充于沟槽150中。

需要说明的是，第一保护层160对键合晶圆100的顶面、对位层128以及互连线136起到保护作用，减少了键合晶圆100的顶面、对位层128以及互连线136与空气环境相接触的概率，从而提高了半导体结构的产品良率。

本实施例中，第一保护层160的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

具体地，氧化硅、氮化硅和氮氧化硅均为介电绝缘材料，具有较好的抗腐蚀作用，减少了键合晶圆100的顶面、对位层128以及互连线136与空气环境相接触的概率，从而提高了半导体结构的产品良率。

需要说明的是，第一保护层160暴露互连线136的顶部，便于外部电路结构通过互连线136的顶部与键合晶圆100相电连接。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：

键合晶圆，所述键合晶圆包括第一晶圆和倒置键合于所述第一晶圆上的第二晶圆，所述第二晶圆包括衬底、以及位于所述衬底上的介电层，所述衬底位于所述介电层背向所述第一晶圆的一侧，所述介电层中形成有第一互连结构；

互连通孔结构，从所述衬底一侧贯穿所述衬底，并延伸至所述介电层中以与所述介电层中的对应第一互连结构电连接；

对位层，位于所述衬底和介电层中，且所述对位层位于所述互连通孔结构的侧部，所述对位层的顶部低于所述互连通孔结构的顶部；

互连线，位于所述衬底上方，且所述互连线与所述互连通孔结构相电连接；

第一保护层，位于所述互连线露出的所述衬底上方，所述第一保护层覆盖所述互连线的侧壁并暴露所述互连线的顶部，且所述第一保护层还贯穿所述对位层上方的衬底。

2.如权利要求1所述半导体结构，其特征在于，所述半导体结构还包括：第二保护层，位于所述第一保护层与所述衬底之间、以及所述互连线与所述衬底之间。

3.如权利要求2所述半导体结构，其特征在于，所述第二保护层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪和树脂中的一种或多种。

4.如权利要求1所述半导体结构，其特征在于，所述对位层的顶部低于所述互连通孔结构的顶部的尺寸范围10纳米至10000纳米。

5.如权利要求1所述半导体结构，其特征在于，所述对位层的底部低于所述互连通孔结构的底部。

6.如权利要求1或5所述半导体结构，其特征在于，所述互连通孔结构与所述互连线的材料相同。

7.如权利要求1所述半导体结构，其特征在于，所述互连通孔结构的材料包括铜、铝、铁、锌和钨中的一种或多种；所述互连线的材料包括铜、铝、铁、锌和钨中的一种或多种。

8.如权利要求1所述半导体结构，其特征在于，所述介电层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

9.一种半导体结构的形成方法，其特征在于，包括：

提供键合晶圆，所述键合晶圆包括第一晶圆和倒置键合于所述第一晶圆上的第二晶圆，所述第二晶圆包括衬底、以及位于所述衬底上的介电层，所述衬底位于所述介电层背向所述第一晶圆的一侧，所述介电层中形成有第一互连结构；

从所述衬底一侧形成贯穿所述衬底，并延伸至所述介电层中的互连通孔结构，所述互连通孔结构与所述介电层中的对应第一互连结构电连接；

在所述衬底和介电层中形成位于所述互连通孔结构侧部的对位层，所述对位层的顶部低于所述互连通孔结构的顶部，所述对位层与所述衬底围成沟槽；

在所述衬底上方形成互连线，所述互连线与所述互连通孔结构相电连接；

在所述互连线露出的所述衬底上方形成第一保护层，所述第一保护层覆盖所述互连线的侧壁并暴露所述互连线的顶部，且所述第一保护层还填充于所述沟槽中。

10.如权利要求9所述半导体结构的形成方法，其特征在于，形成所述互连通孔结构和所述对位层的步骤包括：从所述衬底一侧形成贯穿所述衬底，并延伸至所述介电层中的互连通孔，以及形成贯穿所述衬底和部分厚度的所述介电层的对位通孔，所述互连通孔露出所述第一互连结构的顶面，所述对位通孔的底部低于所述互连通孔的底部；

在所述互连通孔中、以及部分深度的所述对位通孔中填充导电材料，以分别形成位于所述互连通孔中的互连通孔结构、以及位于所述对位通孔中的对位层，所述对位层的顶部低于所述互连通孔结构的顶部，且所述对位层露出所述对位通孔的部分侧壁。

11.如权利要求10所述半导体结构的形成方法，其特征在于，形成所述互连通孔和对位通孔的步骤包括：从所述衬底一侧，在所述衬底上方形成具有第一掩膜开口和第二掩膜开口的掩膜层，所述第一掩膜开口位于所述第一互连结构上方，所述第二掩膜开口位于所述第一掩膜开口侧部的介电层上方，所述第二掩膜开口的底部低于所述第一掩膜开口的底部；

以所述第一掩膜层为掩膜，沿所述第一掩膜开口和第二掩膜开口，对所述衬底和部分厚度的所述介电层进行图形化处理，形成贯穿所述衬底并延伸至所述介电层中的互连通孔，以及贯穿所述衬底和部分厚度的所述介电层的对位通孔；

去除所述掩膜层。

12.如权利要求11所述半导体结构的形成方法，其特征在于，所述掩膜层的材料为可光刻材料，在所述键合晶圆上方形成具有第一掩膜开口和第二掩膜开口的掩膜层的步骤包括：形成覆盖所述衬底的掩膜材料层；

对所述掩膜材料层的不同区域进行不同深度的曝光，用于形成所述第二掩膜开口的区域的曝光深度，大于用于形成所述第一掩膜开口的区域的曝光深度；

在进行所述曝光后，对所述掩膜材料层进行显影，以形成具有第一掩膜开口和第二掩膜开口的掩膜层。

13.如权利要求12所述半导体结构的形成方法，其特征在于，采用半色调光罩，对所述掩膜材料层的不同区域进行不同深度的曝光。

14.如权利要求10所述半导体结构的形成方法，其特征在于，所述对位通孔的底部低于所述互连通孔的底部的尺寸范围为10纳米至10000纳米。

15.如权利要求10所述半导体结构的形成方法，其特征在于，分别形成位于所述互连通孔中的互连通孔结构、以及位于所述对位通孔中的对位层的步骤包括：在所述互连通孔中、所述对位通孔中、以及所述衬底的上方形成导电材料层，位于所述对位通孔中的导电材料层露出所述对位通孔的部分侧壁；

以所述衬底的表面作为停止位置，对高于所述衬底表面的导电材料层进行平坦化处理，剩余的位于所述互连通孔中的导电材料层作为所述互连通孔结构，位于所述对位通孔中的导电材料层作为所述对位层。

16.如权利要求15所述半导体结构的形成方法，其特征在于，形成所述导电材料层的工艺包括电镀工艺。

17.如权利要求15所述半导体结构的形成方法，其特征在于，对高于所述衬底表面的导电材料层进行平坦化处理的工艺包括化学机械研磨工艺。

18.如权利要求9所述半导体结构的形成方法，其特征在于，形成所述互连通孔结构和对位层之前，还包括：在所述衬底的上方形成覆盖所述衬底的第二保护层；

在形成所述互连通孔结构和对位层的步骤中，所述互连通孔结构和对位层还贯穿所述第二保护层。

19.如权利要求18所述半导体结构的形成方法，其特征在于，所述第二保护层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪和树脂中的一种或多种。

20.如权利要求9所述半导体结构的形成方法，其特征在于，形成所述互连线的步骤包括：形成覆盖所述互连通孔结构和衬底的互连材料层，所述互连材料层还填充于所述沟槽中；对所述互连材料层进行图形化处理，剩余的所述互连材料层用于作为所述互连线。