CN117940621A - 异质外延晶圆的制造方法 - Google Patents

异质外延晶圆的制造方法 Download PDF

Info

Publication number
CN117940621A
CN117940621A CN202280062298.1A CN202280062298A CN117940621A CN 117940621 A CN117940621 A CN 117940621A CN 202280062298 A CN202280062298 A CN 202280062298A CN 117940621 A CN117940621 A CN 117940621A
Authority
CN
China
Prior art keywords
single crystal
sic
temperature
film
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280062298.1A
Other languages
English (en)
Inventor
松原寿树
铃木温
阿部达夫
土屋庆太郎
铃木由佳里
大槻刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN117940621A publication Critical patent/CN117940621A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是一种异质外延晶圆的制造方法，在硅单晶基板上异质外延生长3C‑SiC单晶膜，其中，该制造方法使用低压CVD装置，并包含以下步骤：第一步骤，利用氢烘烤去除前述硅单晶基板的表面的自然氧化膜；第二步骤，一边对前述低压CVD装置内供给包含碳和硅的来源气体，一边以压力为13332Pa以下、温度为300℃以上且950℃以下的条件在前述硅单晶基板上形成SiC的核；及，第三步骤，以压力为13332Pa以下、温度为800℃以上且低于1200℃的条件生长SiC单晶，来形成前述3C‑SiC单晶膜。借此，提供一种异质外延晶圆的制造方法，其能够在硅单晶基板上有效率地异质外延生长优质的3C‑SiC单晶膜。

Description

异质外延晶圆的制造方法
技术领域
本发明有关一种异质外延晶圆的制造方法，在硅单晶基板上异质外延生长3C-SiC单晶膜。
背景技术
碳化硅(SiC)是一种材料，与硅(Si)的带隙1.1eV相比，具有2.2～3.3eV的宽广的带隙，因而具有较高的介电破坏强度，并且导热率也较大，因此被期待作为功率元件和高频用元件等各种半导体元件用的半导体材料。
另外，作为氮化镓(GaN)生长的平台的利用(例如专利文献1和非专利文献1)也正在进展，另一方面，SiC晶圆以小口径为主流，作为面向功率元件或高频元件而被要求大口径化，若能够在大口径基板上形成优质的3C-SiC单晶膜，则除了能够利用3C-SiC单晶膜本身以外，还能够制作大口径且具有优质的GaN层的异质外延晶圆。
因此，作为此大口径化的方法，已研究与元件制程的整合性良好的硅基板上的外延生长(例如专利文献1及2)。
这些专利文献中揭示：能够在硅基板上生长3C-SiC单晶膜；以及，若选择反应器的种类，则3C-SiC单晶膜能够生长在如直径300mm基板般的大口径基板。
这些专利文献中的3C-SiC单晶膜的形成的特征在于，将包含碳源前驱物的气体和包含硅源前驱物的气体的2种原料气体与载体气体一起导入反应器内，结合高温处理(～1200℃)或高温处理与等离子处理来分解这些原料气体，从而进行生长。
当以这样的方式同时流入2种原料气体来进行成膜时，因各气体种类的热稳定性或扩散系数的不同而非常难以控制这些气体来生长优质的3C-SiC单晶膜，存在能够使用的制程条件的范围缩小的问题(不会发生外延生长，需要在分解后的原料气体不会在气相中进行反应而污染反应器的制程条件下进行等)。另外，由于需要高温处理，因此存在与既有制程的亲和性变低(如果以直径为300mm的方式进行大口径化，则存在滑移耐性等问题，因此较理想是尽可能在低温进行成膜)的问题。另外，如果所使用的原料气体种类变多，则会产生装置和配套设备的成本提高或安全上的问题(尤其是作为硅源的气体通常反应性较高)，因此所使用的原料气体种类较少为佳。
作为硅基板上的3C-SiC单晶膜的生长例，专利文献3揭示了使用面方位(110)的硅单晶基板作为硅单晶基板，以更缩小硅与SiC的晶格不匹配。虽然从晶格不匹配方面来看是有利的，但是当考虑到异质外延晶圆的制造时，限定面方位并不理想。另外，虽然专利文献3同时揭示了形成包含氢的3C-SiC单晶层，但是可想象在外延生长序列中的升温过程中氢容易散失，希望并非取决于氢量的条件。
另外，虽然专利文献4中提及硅单晶基板的斜角(off angle)，但其是通过丙烷来进行的碳化及随后的丙烷+硅烷气体的生长，原料气体种类还是变多，不利于外延生长。
另外，专利文献5公开了一种方法，其使用单甲基硅烷作为原料气体，来在面方位为(111)且直径小于8吋(200mm)的硅单晶基板上生长3C-SiC单晶层，但是此时的成膜条件是在硅单晶基板的温度达到1050～1100℃的成膜条件后，在5～12小时之间、腔室内的压力为2×10－4～3×10－4Torr(0.02～0.03Pa)的条件下进行，由于在压力极低的条件下进行了3C-SiC单晶层的形成，因而存在形成速度较慢的问题。
[先前技术文献]
(专利文献)
专利文献1：日本特表2018-522412号公报
专利文献2：日本特开2021-020819号公报
专利文献3：日本特开2006-253617号公报
专利文献4：日本特开2008-184361号公报
专利文献5：日本特开2017-039622号公报
(非专利文献)
非专利文献1：Japanese Journal of Applied Physics 53,05FL09(2014)
发明内容
[发明所要解决的问题]
本发明是为了解决上述问题而完成，其目的在于提供一种异质外延晶圆的制造方法，其能够在硅单晶基板上有效率地异质外延生长优质的3C-SiC单晶膜。
[解决问题的技术手段]
为了达成上述目的，本发明提供一种异质外延晶圆的制造方法，在硅单晶基板上异质外延生长3C-SiC单晶膜，该制造方法的特征在于，使用低压CVD装置，并包含以下步骤：
第一步骤，利用氢烘烤去除前述硅单晶基板的表面的自然氧化膜；
第二步骤，一边对前述低压CVD装置内供给包含碳和硅的来源气体，一边以压力为13332Pa以下、温度为300℃以上且950℃以下的条件在前述硅单晶基板上形成SiC的核；及，
第三步骤，以压力为13332Pa以下、温度为800℃以上且低于1200℃的条件生长SiC单晶，来形成前述3C-SiC单晶膜。
通过以这样的方式利用第一步骤去除硅单晶基板表面的自然氧化膜，能够利用第二步骤进行SiC的核形成。
另外，通过将第二步骤的容易进行SiC的核形成的压力和温度条件与第三步骤的容易生长SiC单晶的压力和温度条件加以组合，能够有效率地制造目标的具有优质的3C-SiC单晶膜厚的异质外延晶圆。
另外，通过将压力设为13332Pa(100Torr)以下，能够防止反应活性物种在气相中与原料气体反应等、二次或进一步高次的反应发生，因而能够确实进行异质外延生长。借此，能够防止3C-SiC多晶化。
此时，能够使用单甲基硅烷或三甲基硅烷作为前述来源气体。
若是这样的原料气体，则能够以单一气体供给Si与C的两方，因而也不需要利用包含碳源前驱物的气体使碳原子附着于硅单晶基板表面来进行核形成的步骤，该步骤被称为3C-SiC单晶膜生长前的碳化处理，能够在非常简单的条件下进行3C-SiC单晶膜的形成。
另外，与一开始利用包含碳源前驱物的气体使碳原子附着于硅单晶基板表面来进行核形成后再以包含碳源前驱物的气体和包含硅源前驱物的气体形成3C-SiC单晶膜的方法相比，较容易控制气相中的反应活性物种，能够更进一步确实地进行异质外延生长，在3C-SiC单晶的生长不会停止的情形下更容易进行厚膜的3C-SiC单晶膜的形成。
另外，能够在温度为1000℃以上且1200℃以下的条件下进行前述第一步骤。
通过设为这样的温度条件，能够更有效率地去除硅单晶基板表面的自然氧化膜，并且能够防止滑移差排的发生。
另外，能够通过在压力为1333Pa以下的条件下进行前述第三步骤，来在前述3C-SiC单晶膜正下方形成空位(vacancy)。
通过以这样的方式将第三步骤中的压力设为1333Pa(10Torr)以下，能够一边生长3C-SiC单晶膜，一边在此3C-SiC单晶膜的正下方的硅层(硅单晶基板)形成空位。通过存在此空位，不仅能够缓和3C-SiC与硅的晶格不匹配，还能够缓和整个外延层的应力，因而能够更确实地形成一种3C-SiC单晶膜，该3C-SiC单晶膜即使是厚膜的3C-SiC单晶膜，仍无晶体缺陷。
另外，能够使压力和温度之中的一者以上高于前述第二步骤的条件，来进行前述第三步骤。
虽然也能够在与第二步骤的条件相同的条件下进行第三步骤的条件，但是若以上述方式进行，则在第三步骤中能够使3C-SiC单晶膜的生长速度更快，因而即使在形成厚膜的3C-SiC单晶膜的情况下，也能够有效率地进行。
此时，能够在温度为1000℃以上且低于1200℃的条件下进行前述第三步骤。
若是此生长条件，则能够将异质外延生长设为供给气体的输送限速，且不受到硅单晶基板的面方位的限制。另外，也不需要形成包含氢的层，能够更确实地生长3C-SiC单晶膜。进一步，例如在直径300mm这样的大直径的硅单晶的基板上能够更容易形成3C-SiC单晶膜。
另外，能够在前述第三步骤中提高压力和温度之中的1种以上。
若是此方法，则也能够于第三步骤的初期阶段先在例如压力为1333Pa(10Torr)以下的条件下于3C-SiC单晶膜的正下方形成空位，再提高压力来加快成膜速度。同样，通过从中途将温度设为更高温，也能够加快成膜速度。
此时，能够通过在温度从300℃以上且950℃以下的范围逐渐升温至1000℃以上且低于1200℃的范围的条件下进行前述第二步骤、前述第三步骤，从而连续地进行前述SiC的核形成、及该SiC的核形成之后的前述3C-SiC单晶膜的形成。
若以这样的方式进行，则能够将异质外延生长设为供给气体的输送限速，且能够不受到硅单晶基板的面方位的限制，或者能够消除包含氢的必要性。另外，在大直径的硅单晶基板上的3C-SiC单晶膜的形成变得更容易。
而且，能够以0.5℃/sec以上且2℃/sec以下的升温速度进行前述升温。
若是这样的升温速度，则能够更确实地进行温度控制。另外，能够进行均匀的SiC的核形成，而且异质外延生长时能够有效地防止缺陷的发生。
另外，也能够在前述所形成的3C-SiC单晶膜的表面进一步生长GaN来形成GaN层，或者也能够在前述所形成的3C-SiC单晶膜的表面进一步生长Si来形成Si层。
以上述方式生长的3C-SiC单晶膜的表面平坦，因而能够在该3C-SiC单晶膜的表面进一步异质外延生长GaN层或Si层。
[发明的功效]
根据本发明的异质外延晶圆的制造方法，能够提供一种异质外延晶圆，该异质外延晶圆是通过简易的制程来有效率地在硅单晶基板上直接形成优质的3C-SiC单晶层而得。进一步，能够提供一种异质外延晶圆的制造方法，其在3C-SiC单晶膜上进一步直接形成GaN层或Si层。
附图说明
图1是示出第一实施形态的生长序列的一例的图表。
图2是示出第二实施形态的生长序列的一例的图表。
图3是示出第三实施形态的生长序列的一例的图表。
图4是示出实施例1(第一实施形态)中生长的硅基碳化硅(SiC on Si)(111)的面内X射线绕射(In plane XRD)分析的结果的图表。
图5是示出实施例1(第一实施形态)的以133Pa(1Torr)的压力生长时的SiC on Si的穿透式电子显微镜(TEM)剖面影像的测定图。
图6是示出实施例2(第二实施形态)中生长的SiC on Si(111)的In plane XRD分析的结果的图表。
图7是示出实施例2(第二实施形态)的以133Pa(1Torr)的压力生长时的SiC on Si的TEM剖面影像的测定图。
图8是示出实施例3(第三实施形态)中生长的SiC on Si(111)的In plane XRD分析的结果的图表。
图9是示出实施例3(第三实施形态)的以133Pa(1Torr)的压力生长时的SiC on Si的TEM剖面影像的图表。
具体实施方式
以下，参照图式来说明本发明的实施形态，但本发明不限定于此。
如前所述，寻求一种能够在硅单晶基板上形成3C-SiC单晶膜的异质外延晶圆的制造方法。因此，本发明人专心进行研究，结果发现使用低压CVD装置，除了进行用以去除硅单晶基板表面的自然氧化膜的氢烘烤(第一步骤)以外，还一边供给来源气体(包含碳和硅)，一边针对压力/温度将容易进行SiC的核形成的规定的条件[压力：13332Pa以下，温度：300℃以上且950℃以下](第二步骤)与容易生长SiC单晶的规定的条件[压力：13332Pa以下、温度：800℃以上且低于1200℃](第三步骤)加以组合来进行，借此能够有效率地形成一种高品质的3C-SiC单晶膜，从而完成本发明。
以下，列举各步骤的各种具体例来进行说明。
(第一实施形态)
图1示出第一实施形态的生长序列的一例。依序进行氢烘烤(以下也称为H2退火)的第一步骤、SiC的核形成步骤的第二步骤、SiC单晶的生长步骤(3C-SiC单晶膜的形成步骤)的第三步骤。以下，说明各步骤。
＜第一步骤＞
首先，在低压CVD装置(以下也称为RP-CVD装置)中配置硅单晶基板，导入氢气，利用H2退火去除表面的自然氧化膜。如果有氧化膜残留，则无法在硅单晶基板上进行SiC的核形成。此时的H2退火，例如较佳是设为温度为1000℃以上且1200℃以下的条件。通过将温度设为1000℃以上，能够防止用以防止自然氧化膜的残留的处理时间变成长时间，而较有效率。另外，若设为1200℃以下，则能够有效防止因高温导致的滑移差排的发生。但是，此时的H2退火的压力或时间只要能够去除自然氧化膜即可，并无特别限制。
在图1所示的例子中，以1080℃进行H2退火1分钟。另外，氢气的导入能够在此第一步骤后继续进行，也能够在第二、第三步骤继续进行(载体气体)。
＜第二步骤＞
继而，将硅单晶基板设定为规定的压力和温度，将作为SiC的原料气体的包含碳和硅的来源气体导入RP-CVD装置内，来进行SiC的核形成。作为来源气体，例如能够导入单甲基硅烷或三甲基硅烷(TMS)。比使用复数种的气体的情况更简单，控制也变容易，能够更确实地进行3C-SiC单晶膜的形成。再者，与Si相比，C的原子较小且容易汽化，因此考虑到原料效率，三甲基硅烷更进一步容易进行条件设定。
这样的来源气体的导入是在此第二步骤和接下来的第三步骤进行。
另外，此SiC的核形成只要压力为13332Pa(100Torr)以下，温度为300℃以上且950℃以下，则能够在硅单晶基板的表面进行。
在SiC的核形成步骤中，在比950℃更高温的条件下，硅单晶基板与原料气体的反应会进展，变得无法在硅单晶基板表面进行SiC的核形成。另外，在温度低于300℃的情况下，温度过低而无法有效率地进行SiC的核形成。
再者，此处一并考量以下说明的第三步骤，如果第三步骤时温度低于800℃，则SiC的异质外延生长不会进展。因此，例如，从第二步骤的时候开始，能够将其SiC的核形成的温度设定为：较佳是800℃以上且950℃以下，更佳是850℃以上且900℃以下。通过以这样的方式将第二步骤的温度设为800℃以上且950℃以下，能够使SiC的核形成步骤(第二步骤)和之后的3C-SiC单晶膜形成也就是第三步骤中需要设定的温度范围重叠，尤其能够在相同温度条件下进行该等第二步骤、第三步骤。
另外，由于将压力设为13332Pa(100Torr)以下，因而能够防止反应活性物种在气相中与原料气体反应等、二次或进一步高次的反应发生，因此较有效率。压力的下限值并无特别限定，例如能够设为133Pa(1Torr)。再者，关于压力，也与温度同样，能够在第二、第三步骤中设为相同条件。
在图1所示的例子中，此第二步骤和接下来的第三步骤是相同条件，设为相同压力、相同保持温度(900℃)。
＜第三步骤＞
另外，作为第三步骤的3C-SiC单晶膜形成步骤，是在压力为13332Pa(100Torr)以下、温度为800℃以上且低于1200℃的条件下进行。通过这样的条件，能够有效率地生长SiC单晶来形成3C-SiC单晶膜。
再者，如果生长压力大于13332Pa，则所形成的3C-SiC会多晶化。另一方面，本发明由于在此第三步骤中将压力设为13332Pa(100Torr)以下，因而如前所述，能够在气相中抑制二次或进一步高次的反应，能够确实且有效率地形成3C-SiC单晶膜。而且，能够设为：较佳是1333Pa(10Torr)以下，更佳是133Pa(1Torr)以下；在这些条件下能够在3C-SiC单晶膜正下方形成空位，能够获得缓和整个异质外延层的应力的效果。压力的下限值并无特别限定，例如能够设为13.3Pa(0.1Torr)。
另外，关于温度，若低于800℃，则如前所述，SiC单晶的生长不会进展；若是1200℃以上，则可能发生滑移差排。因此，如上所述，设为800℃以上且低于1200℃。
在图1所示的例子中，如前所述，第二、第三步骤是相同条件，连续地进行SiC的核形成和3C-SiC单晶膜的形成。
此时的膜厚取决于压力和温度，因而能够根据以成为目标的膜厚的方式所设定的压力和温度条件，来适当设定成膜时间。
此时，3C-SiC单晶膜的膜厚，例如能够形成2nm左右的薄膜至数μm的厚膜。
再者，图1所示的在二维生长模式下的层状生长是指逐层(layer by layer)的外延生长。
如果在以这样的方式生长的3C-SiC单晶膜上生长GaN，则能够获得一种具有高品质的GaN层的异质外延晶圆。
此时的GaN生长是通过使用了三甲基镓和三甲基铵这类的有机金属材料的有机金属化学气相沉积(MOCVD)来进行成膜，成长3μm左右的GaN。
进一步，如果在以这样的方式生长的3C-SiC单晶膜上生长Si，则能够获得一种具有高品质的Si外延层的基板。若是本结构，则例如在绝缘栅双极型晶体管(IGBT)这类的功率元件的情况下，此3C-SiC单晶膜能够成为IGBT中的耐压保持层。硅的击穿电场强度(breakdown field strength)为0.3MV/cm，另一方面，3C-SiC的击穿电场强度为3MV/cm，3C-SiC大10倍。即，能够用以往的硅IGBT的耐压保持层的厚度的1/10获得同等的性能。当然此时，不需要仅以3C-SiC单晶膜形成耐压保持层，SiC与Si的组合就足够了。在以这样的方式生长为规定的厚度的SiC上生长Si外延层。以往的SiC元件是使用SiC来形成栅极绝缘膜，可靠性存在问题，但是本结构是生长硅，并使用此硅来生长栅极绝缘膜，因此能够确保与以往的硅IGBT相同的栅极可靠性。另外，此时的硅层的厚度只要比所需的栅极结构更厚即可，能够任意设定。
(第二实施形态)
图2示出第二实施形态的生长序列的一例。
＜第一步骤：H2退火＞
首先，将硅单晶基板配置于RP-CVD装置中，利用H2退火去除表面的自然氧化膜。能够与第一实施形态同样地进行。
＜第二步骤：SiC的核形成步骤＞
继而，作为SiC的核形成步骤，将硅单晶基板设定为300℃以上且950℃以下的温度，较佳是设定为800℃以上且950℃以下的温度，更佳是设定为850℃以上且900℃以下的温度，导入单甲基硅烷或三甲基硅烷作为SiC的原料气体。核形成时间例如能够设为5分钟。
＜第三步骤：3C-SiC单晶膜的形成步骤＞
继而，作为3C-SiC单晶膜的形成步骤，将硅单晶基板温度加热至1000℃以上且小于1200℃的温度，并且导入单甲基硅烷或三甲基硅烷作为SiC的原料气体。
在此作为3C-SiC单晶膜的形成步骤的第三步骤中，通过比SiC的核形成步骤的第二步骤更提高压力和温度之中的一者以上，来使高速生长容易进行(步骤彼此之间的变更)。另外，通过在第三步骤中提高压力和温度之中的一者以上，也能够使高速生长容易进行(步骤中的变更)。也能够仅进行上述步骤彼此之间的变更和步骤中的变更之中的一者，也能够进行两者。
而且，能够将第三步骤中的温度设为1000℃以上且低于1200℃。此时，能够将异质外延生长设为供给气体的输送限速。不会受到硅单晶基板的面方位的限制，并且，也变得容易对应直径为300mm这样的大直径的硅单晶基板。
图2是仅进行步骤彼此之间的变更的例子，保持在900℃来进行第二步骤，第三步骤是保持在1190℃来进行(例如在第二步骤、第三步骤中压力相同)。但是，不限定于此，例如，也能够保持在900℃来进行第二步骤，暂时停止三甲基硅烷的导入后，作为第三步骤，重新开始三甲基硅烷的导入，在900℃、或比900℃更高温且比1190℃更低温的条件下保持规定时间后，升温至1190℃，然后加以保持。
再者，图2是在比第一实施形态(900℃)更高温(1190℃)进行生长，即使在这样的条件下也能够进行异质外延生长，被认为是提高温度时流入了H2，由该H2导致的效果，或是因在生长过程中中途(也就是从第二步骤转移至第三步骤时)改变温度，导致生长模式改变，由此导致的效果等。如图2所示，图2的序列也由核形成成为二维生长。
另外，尤其在SiC的核形成步骤和3C-SiC单晶膜的形成步骤的初期阶段，将压力设为1333Pa(10Torr)以下、较佳是133Pa(1Torr)以下来在3C-SiC单晶膜正下方形成空位后，将压力变更成大于1333Pa(10Torr)的条件，借此能够兼顾整个异质外延层的应力的缓和及有效率的3C-SiC单晶膜的形成。
而且，如果在以这样的方式生长的3C-SiC单晶膜上生长GaN或Si，则能够获得一种具有高品质的GaN外延层或Si外延层的基板。
(第三实施形态)
图3示出第三实施形态的生长序列的一例。
＜第一步骤＞
首先，将硅单晶基板配置于RP-CVD装置中，在与第一实施形态同样的条件下进行H2退火，去除表面的自然氧化膜。
＜第二步骤、第三步骤＞
继而，为了在硅单晶基板表面连续地进行SiC的核形成及随后的3C-SiC单晶膜的形成，一面导入单甲基硅烷或三甲基硅烷作为原料气体，一面从300℃以上且950℃以下的范围的温度逐渐升温至1000℃以上且低于1200℃的范围的温度。如此一来，能够以逐渐升温的过程连续地进行第二步骤和第三步骤。
升温速度例如较佳是设为0.5℃/sec以上且2℃/sec以下。若是此水准的升温速度，则并非过快的升温速度，因此能够有效地防止设定温度和实际温度产生背离，能够适当地进行温度控制。另外，由于并非过慢的升温速度，因此能够抑制：SiC的核形成温度带的通过时间变长而变得容易发生不均匀的核形成、或异质外延生长过程中容易发生缺陷形成。
此时，升温至预先设定在1000℃以上且低于1200℃的范围内的规定的温度后，可在此时停止生长，也可于保持在该温度的状态下继续生长直到成为规定的膜厚。或者，即使达到1000℃以上但未达到上述规定的温度，若在升温的途中达到规定的膜厚，则也可在此时停止生长。通过一面改变温度一面进行生长，来一面连续地改变生长模式(由核形成改变成二维生长)一面进行生长，借此能够使成膜速度逐渐高速化。
在图3中，以1℃/sec的升温速度从300℃升温至1130℃，并直接在1130℃保持规定时间。
另外，尤其在SiC的核形成步骤和3C-SiC单晶膜的形成步骤的初期阶段，将压力设为1333Pa(10Torr)以下、较佳是133Pa(1Torr)以下来在3C-SiC单晶膜正下方形成空位后，将压力变更成大于1333Pa(10Torr)的条件，借此能够兼顾整个异质外延层的应力的缓和及有效率的3C-SiC单晶膜的形成。
而且，如果在以这样的方式生长的3C-SiC单晶膜上生长GaN或Si，则能够获得一种具有高品质的GaN外延层或Si外延层的基板。
[实施例]
以下，示出本发明的实施例及比较例来更具体说明本发明，但是本发明不限定于这些例子。
(实施例1)
准备直径为300mm、面方位(111)、掺硼的高电阻硅单晶基板，将晶圆配置于RP-CVD装置的反应炉内的承载盘上，在1080℃进行1分钟的H2退火(第一步骤)。
继而，将生长温度设为900℃，将生长压力设为133Pa、6666Pa、13332Pa(1Torr、50Torr、100Torr)来导入三甲基硅烷气体，进行SiC的核形成步骤(第二步骤)和3C-SiC单晶膜的生长(第三步骤)。进行5分钟的生长，结果膜厚分别为13nm、18nm、31nm。
然后，利用面内(In Plane)配置来确认X射线绕射(XRD)光谱，结果如图4的XRD分析结果的图表所示，在任一生长压力条件下都能够确认到与Si(220)平行的3C-SiC(220)的峰，确认到单晶的3C-SiC膜生长。
另外，将生长压力为133Pa(1Torr)时的TEM剖面影像示于图5。其结果，确认到在3C-SiC单晶层的正下方形成有空位。
(实施例2)
准备直径为300mm、面方位(111)、掺硼的高电阻硅单晶基板，将晶圆配置于RP-CVD装置的反应炉内的承载盘上，在1080℃进行1分钟的H2退火(第一步骤)。
继而，作为第二步骤(SiC的核形成步骤)，在900℃的生长温度，导入三甲基硅烷气体5分钟。
继而，作为第三步骤(3C-SiC单晶膜形成步骤)，使生长温度升温至1190℃来导入三甲基硅烷气体，进行3C-SiC单晶膜的生长。此时的生长压力一律设为133Pa、6666Pa、13332Pa(1Torr、50Torr、100Torr)。进行1分钟的生长，结果膜厚分别为30nm、39nm、45nm左右。
成膜后，利用In Plane配置来确认XRD光谱，结果如图6的XRD分析结果的图表所示，在任一生长压力条件下都能够确认到与Si(220)平行的3C-SiC(220)的峰，确认到单晶的3C-SiC膜生长。
另外，将生长压力为133Pa(1Torr)时的TEM剖面影像示于图7。其结果，确认到在3C-SiC单晶层的正下方形成有空位。
(实施例3)
准备直径为300mm、面方位(111)、掺硼的高电阻硅单晶基板，将晶圆配置于RP-CVD装置的反应炉内的承载盘上，在1080℃进行1分钟的H2退火(第一步骤)。
继而，使炉内温度降温至300℃后，一面以1℃/sec的升温速率进行升温至1130℃，一面导入三甲基硅烷气体，来连续地进行SiC的核形成步骤(第二步骤)和随后的3C-SiC单晶膜的形成步骤(第三步骤)。此时的生长压力一律设为133Pa、6666Pa、13332Pa(1Torr、50Torr、1Torr。进一步到达1130℃后保持10分钟(min)，进行3C-SiC单晶膜的生长，结果膜厚分别为100nm、115nm、120nm左右。
成膜后，利用In Plane配置来确认XRD光谱，结果如图8的XRD分析结果的图表所示，在任一生长压力条件下都能够确认到与Si(220)平行的3C-SiC(220)的峰，确认到单晶的3C-SiC膜生长。
另外，将生长压力为133Pa(1Torr)时的TEM剖面影像示于图9。其结果，确认到在3C-SiC单晶层的正下方形成有空位。
(实施例4)
准备直径为300mm、面方位(111)、掺硼的高电阻硅单晶基板，将晶圆配置于RP-CVD装置的反应炉内的承载盘上，在1080℃进行1分钟的H2退火(第一步骤)。
继而，将生长温度设为900℃，将生长压力设为13332Pa(100Torr)来导入三甲基硅烷气体，进行SiC的核形成步骤(第二步骤)和3C-SiC单晶膜的生长(第三步骤)。此时，在第三步骤中，将最初的生长压力设为133Pa(1Torr)，中途使其上升至13332Pa(100Torr)，进行5分钟的生长，结果膜厚为89nm。
然后，利用In Plane配置来确认XRD光谱，结果能够确认到与Si(220)平行的3C-SiC(220)的峰，确认到单晶的3C-SiC膜生长。另外，根据此时的TEM剖面影像，确认到在3C-SiC单晶层的正下方形成有空位。
另外，利用另一实验调查在900℃改变压力时的生长速率，结果133Pa(1Torr)时的生长速率为0.04nm/s，13332Pa(100Torr)时的生长速率为0.14nm/s，确认到通过在途中使压力上升能够使膜厚比设为固定133Pa(1Torr)的条件更厚。
(比较例1)
除了将3C-SiC的生长压力(第二步骤、第三步骤)设为19998Pa(150Torr)以外，在与实施例1相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚为20nm左右。
然后，利用In Plane配置来确认XRD光谱，结果确认到与Si(220)平行的3C-SiC(220)的峰、以及3C-SiC(111)的峰、3C-SiC(311)的峰，确认到多晶3C-SiC膜生长。
(比较例2)
除了将3C-SiC的生长压力(第二步骤、第三步骤)一律设为19998Pa(150Torr)以外，在与实施例2相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚为50nm左右。
成膜后，利用In Plane配置来确认XRD光谱，结果确认到与Si(220)平行的3C-SiC(220)的峰、以及3C-SiC(111)的峰、3C-SiC(311)的峰，确认到多晶3C-SiC膜生长。
(比较例3)
除了将3C-SiC的生长压力(第二步骤、第三步骤)一律设为19998Pa(150Torr)以外，在与实施例3相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚为130nm左右。
成膜后，利用In Plane配置来确认XRD光谱，结果确认到与Si(220)平行的3C-SiC(220)的峰、以及3C-SiC(111)的峰、3C-SiC(311)的峰，确认到多晶3C-SiC膜生长。
(实施例5)
继而，将以实施例1的方法生长的3C-SiC基板配置于MO-CVD装置中，在1100℃的生长温度形成AlN缓冲层，在其上以1190℃生长GaN。
然后，利用面外(Out of Plane)配置以XRD光谱测定GaN的摇摆曲线的半值宽，结果为640，可知与在未形成有3C-SiC外延层的硅单晶基板上以相同条件生长GaN时的半值宽为774相比，能够生长同等或以上的膜质的GaN层。
(实施例6)
除了将第二步骤、第三步骤的生长温度设为950℃以外，在与实施例1的生长压力为13332Pa(100Torr)的情况相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚为33nm左右。
然后，利用In Plane配置来确认XRD光谱，结果能够确认到与Si(220)平行的3C-SiC(220)的峰，确认到单晶的3C-SiC膜生长。
(实施例7)
除了将第二步骤、第三步骤的生长温度分别设为300℃、800℃以外，在与实施例2的生长压力为13332Pa(100Torr)的情况相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚为29nm左右。
然后，利用In Plane配置来确认XRD光谱，结果能够确认到与Si(220)平行的3C-SiC(220)的峰，确认到单晶的3C-SiC膜生长。
(比较例4)
除了将第二步骤的生长温度设为200℃或1000℃以外，在与实施例2相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚分别为2nm、4nm左右。
相较于实施例2，以这样的方式所形成的膜厚极薄，效率明显较差。此被认为原因在于，由于第二步骤的温度过低或过高，无法充分进行SiC的核形成，因此在第三步骤中几乎无法进行异质外延生长。
(比较例5)
除了将第三步骤的生长温度设为700℃或1250℃以外，在与实施例2相同的条件下进行3C-SiC单晶膜的形成。其结果，膜厚分别为7nm、50nm左右。
如此一来，相较于实施例2，在700℃的情况下所形成的膜厚极薄，效率明显较差。另外，在1250℃的情况下发生了滑移差排。
再者，本发明并不限定于上述实施形态。上述实施形态为例示，任何具有实质上与本发明的权利要求书所记载的技术思想相同的构成且发挥相同功效者，皆包含在本发明的技术范围内。

Claims (11)

1.一种异质外延晶圆的制造方法，在硅单晶基板上异质外延生长3C-SiC单晶膜，该制造方法的特征在于，
使用低压CVD装置，并包含以下步骤：
第一步骤，利用氢烘烤去除所述硅单晶基板的表面的自然氧化膜；
第二步骤，一边对所述低压CVD装置内供给包含碳和硅的来源气体，一边以压力为13332Pa以下、温度为300℃以上且950℃以下的条件在所述硅单晶基板上形成SiC的核；及，
第三步骤，以压力为13332Pa以下、温度为800℃以上且低于1200℃的条件生长SiC单晶，来形成所述3C-SiC单晶膜。
2.如权利要求1所述的异质外延晶圆的制造方法，其中，使用单甲基硅烷或三甲基硅烷作为所述来源气体。
3.如权利要求1或2所述的异质外延晶圆的制造方法，其中，在温度为1000℃以上且1200℃以下的条件下进行所述第一步骤。
4.如权利要求1至3中任一项所述的异质外延晶圆的制造方法，其中，通过在压力为1333Pa以下的条件下进行所述第三步骤，来在所述3C-SiC单晶膜正下方形成空位。
5.如权利要求1至4中任一项所述的异质外延晶圆的制造方法，其中，使压力和温度之中的一者以上高于所述第二步骤的条件，来进行所述第三步骤。
6.如权利要求5所述的异质外延晶圆的制造方法，其中，在温度为1000℃以上且小于1200℃的条件下进行所述第三步骤。
7.如权利要求1至6中任一项所述的异质外延晶圆的制造方法，其中，在所述第三步骤中提高压力和温度之中的一者以上。
8.如权利要求7所述的异质外延晶圆的制造方法，其中，通过在温度从300℃以上且950℃以下的范围逐渐升温至1000℃以上且小于1200℃的范围的条件下进行所述第二步骤、所述第三步骤，从而连续地进行所述SiC的核形成、及该SiC的核形成之后的所述3C-SiC单晶膜的形成。
9.如权利要求8所述的异质外延晶圆的制造方法，其中，以0.5℃/sec以上且2℃/sec以下的升温速度进行所述升温。
10.如权利要求1至9中任一项所述的异质外延晶圆的制造方法，其中，在所形成的所述3C-SiC单晶膜的表面进一步生长GaN来形成GaN层。
11.如权利要求1至9中任一项所述的异质外延晶圆的制造方法，其中，在所形成的所述3C-SiC单晶膜的表面进一步生长Si来形成Si层。
CN202280062298.1A 2021-09-21 2022-06-30 异质外延晶圆的制造方法 Pending CN117940621A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-153418 2021-09-21
JP2021153418A JP7259906B2 (ja) 2021-09-21 2021-09-21 ヘテロエピタキシャルウェーハの製造方法
PCT/JP2022/026315 WO2023047755A1 (ja) 2021-09-21 2022-06-30 ヘテロエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN117940621A true CN117940621A (zh) 2024-04-26

Family

ID=85720430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280062298.1A Pending CN117940621A (zh) 2021-09-21 2022-06-30 异质外延晶圆的制造方法

Country Status (6)

Country Link
EP (1) EP4407077A1 (zh)
JP (1) JP7259906B2 (zh)
KR (1) KR20240069717A (zh)
CN (1) CN117940621A (zh)
TW (1) TW202314035A (zh)
WO (1) WO2023047755A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557457B2 (ja) * 2001-02-01 2004-08-25 東北大学長 ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
JP4283478B2 (ja) * 2002-01-28 2009-06-24 コバレントマテリアル株式会社 電子素子基板上へのＳｉＣ単結晶の成長方法
JP3909690B2 (ja) * 2002-09-06 2007-04-25 東芝セラミックス株式会社 エピタキシャル成長によるＳｉＣ膜の製造方法
JP4353369B2 (ja) * 2004-06-07 2009-10-28 コバレントマテリアル株式会社 ＳｉＣ半導体及びその製造方法
JP2006036613A (ja) * 2004-07-30 2006-02-09 Nagaoka Univ Of Technology ケイ素基板上に立方晶炭化ケイ素結晶膜を形成する方法
JP2006253617A (ja) 2005-02-14 2006-09-21 Toshiba Ceramics Co Ltd ＳｉＣ半導体およびその製造方法
JP2008184361A (ja) 2007-01-30 2008-08-14 Covalent Materials Corp ３Ｃ−ＳｉＣ単結晶膜の形成方法
JP2012204602A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 立方晶炭化珪素膜の製造方法
JP2016092399A (ja) * 2014-10-31 2016-05-23 セイコーエプソン株式会社 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置
JP2018522412A (ja) 2015-07-23 2018-08-09 ザ ユニヴァーシティ オブ ウォーリック 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
JP6450282B2 (ja) 2015-08-19 2019-01-09 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
JP7259615B2 (ja) 2019-07-24 2023-04-18 株式会社Sumco ヘテロエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
WO2023047755A1 (ja) 2023-03-30
EP4407077A1 (en) 2024-07-31
KR20240069717A (ko) 2024-05-20
TW202314035A (zh) 2023-04-01
JP2023045163A (ja) 2023-04-03
JP7259906B2 (ja) 2023-04-18

Similar Documents

Publication Publication Date Title
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP7290135B2 (ja) 半導体基板の製造方法及びｓｏｉウェーハの製造方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
EP2296169B1 (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
CN106169497B (zh) 碳化硅基板以及碳化硅基板的制造方法
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2006253617A (ja) ＳｉＣ半導体およびその製造方法
CN117940621A (zh) 异质外延晶圆的制造方法
JP7218832B1 (ja) ヘテロエピタキシャルウェーハの製造方法
Tao et al. Crack-free Al0. 5Ga0. 5N epilayer grown on SiC substrate by in situ SiNx interlayer
Arslan et al. The effect of SixNy interlayer on the quality of GaN epitaxial layers grown on Si (1 1 1) substrates by MOCVD
CN118176329A (zh) 异质外延膜的制作方法
WO2023100578A1 (ja) 単結晶ダイヤモンド膜の形成方法
EP4400636A1 (en) Method for manufacturing nitride semiconductor substrate
Tsai et al. The development of the process for low-temperature surface carbonization of Si (111) substrate and the subsequent growth of 3C-SiC epitaxial buffer layer
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板
JP2004022581A (ja) エピタキシャル成長による半導体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination