CN117855031A - 使用改善的蚀刻工艺的半导体结构的制备方法 - Google Patents

使用改善的蚀刻工艺的半导体结构的制备方法 Download PDF

Info

Publication number
CN117855031A
CN117855031A CN202410067392.7A CN202410067392A CN117855031A CN 117855031 A CN117855031 A CN 117855031A CN 202410067392 A CN202410067392 A CN 202410067392A CN 117855031 A CN117855031 A CN 117855031A
Authority
CN
China
Prior art keywords
layer
patterned
patterned layer
conformal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410067392.7A
Other languages
English (en)
Inventor
黄至毅
庄英政
陈琮诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN117855031A publication Critical patent/CN117855031A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开提供一种半导体结构的制备方法。该制备方法包括：形成一第一图案化层在一基底上；形成一第二图案化层在该基底上并与该第一图案化层交错设置；形成一图案化共形层在该第一图案化层与该第二图案化层之间，其中该第一图案化层、该图案化共形层以及该第二图案化层的各上表面大致呈共面；形成一第一凹陷以延伸进入该第一图案化层中并被该图案化共形层所围绕；移除该图案化共形层的多个垂直部；以及平坦化该第一图案化层与该第二图案化层的各该上表面。移除该图案化共形层的该等垂直部以及平坦化该第一图案化层与该第二图案化层的各该上表面是同时进行的。

Description

使用改善的蚀刻工艺的半导体结构的制备方法
本申请案是2023年7月25日申请的题为“使用改善的蚀刻制程的半导体结构的制备方法”的中国发明专利申请第202310916830.8号申请案的分案，第202310916830.8号申请案主张2022年8月29日申请的美国正式申请案第17/898,062号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
本公开关于一种半导体结构的制备方法。特别涉及一种用于图案化工艺的一改善技术。
背景技术
半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。通常，半导体元件的制作技术包括在一半导体基底上依序沉积多个隔离或介电层、多个导电层与多个半导体材料层，并使用光刻而图案化各种材料层以在其上形成多个电路组件与元件。随着半导体产业在追求更高的元件密度、更高的效能以及更低的成本方面已经发展到先进的技术制成节点，已经出现在一晶圆上精确控制光刻的挑战。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体结构的制备方法。该制备方法包括形成一第一图案化层在一基底上；形成一第二图案化层在该基底上并与该第一图案化层交错设置；形成一图案化共形层在该第一图案化层与该第二图案化层之间，其中该第一图案化层、该图案化共形层以及该第二图案化层的各上表面大致呈共面；形成一第一凹陷以延伸进入该第一图案化层中并被该图案化共形层所围绕；移除该图案化共形层的多个垂直部；以及平坦化该第一图案化层与该第二图案化层的各该上表面。移除该图案化共形层的该等垂直部以及平坦化该第一图案化层与该第二图案化层的各该上表面是同时进行的。
本公开的另一实施例提供一种半导体结构的制备方法。该制备方法包括提供一基底；形成一第一层在该基底上；图案化该第一层以形成一第一图案化层并暴露该基底的多个部分；形成一共形层在该第一图案化层与该基底上；形成一第二层在该共形层上，其中该第二层至少填充在该第一图案化层的不同部分之间；移除该共形层与该第二层设置在该第一图案化层上的多个部分，以形成一图案化共形层以及一第二图案化层，其中该第一图案化层、该第二图案化层与该图案化共形层的各上表面大致呈共面；执行一第一蚀刻以形成一第一凹陷在该第一图案化层上以及形成一第二凹陷在该第二图案化层上，其中该第一凹陷与该第二凹陷各自被该图案化共形层所围绕；执行一第二蚀刻以移除该图案化共形层的多个垂直部以使用多个间隙将该第一图案化层与该第二图案化层分隔开；以及该第一图案化层与该第二图案化层的一图案转移至该基底上。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
通过参考详细描述以及权利要求而可以获得对本公开更完整的理解。本公开还应理解为与附图的元件编号相关联，而附图的元件编号在整个描述中代表类似的元件。
图1是流程示意图，例示本公开一实施例的半导体结构的制备方法。
图2是流程示意图，例示本公开一实施例的半导体结构的制备方法。
图3是流程示意图，例示本公开一实施例的半导体结构的制备方法。
图4到图14是剖视示意图，例示本公开一实施例制备半导体元件的各中间阶段。
图15及图16是放大示意图，例示本公开不同实施例如图14所示的虚线区。
图17到图19是剖视示意图，例示本公开一实施例制备半导体元件的各中间阶段。
图20到图25是剖视示意图，例示本公开一实施例制备半导体元件的各中间阶段。
附图标记说明：
10：半导体结构
11：基底
11A：上表面
12：第一层
12A：上表面
12B：上表面
12C：上表面
13：共形层
13a：水平部
13b：垂直部
13B：上表面
13c：上部
14：第二层
14a：上表面
14B：上表面
14C：上表面
15：牺牲层
15A：上表面
21：光刻胶层
31：开口
32：凹陷
33：第一凹陷
33A：下表面
33B：内侧壁
34：第二凹陷
34A：下表面
34B：内侧壁
35：间隙
41：距离
42：宽度
43：距离
51：第一蚀刻
52：第二蚀刻
53：第三蚀刻
61：圆角
61'：尖角
62：圆角
62'：尖角
71：厚度
72：厚度
73：高度
74：厚度
77：高度
78：高度
111：图案化基底
111A：上表面
121：第一图案化层
121A：侧壁
122：第一倾斜组件
123：上部
124：下部
125：第一倾斜表面
126：第一图案化层
127：宽度
131：图案化共形层
132：分段层
136：厚度
141：第二图案化层
142：第二倾斜组件
143：上部
144：下部
145：第二倾斜表面
146：第二图案化层
147：宽度
171：线条
182：凹陷
182A：侧壁
351：宽度
751：第一高度
752：第二高度
761：第一高度
762：第二高度
S1：制备方法
S2：制备方法
S3：制备方法
S11：步骤
S12：步骤
S13：步骤
S14：步骤
S15：步骤
S16：步骤
S21：步骤
S22：步骤
S23：步骤
S24：步骤
S25：步骤
S26：步骤
S31：步骤
S32：步骤
S33：步骤
S34：步骤
S35：步骤
S36：步骤
S37：步骤
S38：步骤
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括多个形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
随着半导体产业已经发展到先进的技术工艺节点以追求更大的元件密度，其已经达到光刻的一先进精度。为了进一步缩减元件尺寸，已经开发出一双图案化技术，其中多层硬质层在一相同的高度处被图案化以构成一个图案而被转移到一目标层。多层硬质层经过例如多次沉积、蚀刻、平坦化等多个操作，多层硬质层所形成的图形在经过多次操作后可能会出现一不平坦上表面。图案的不平坦上表面导致在目标层上的一不均匀蚀刻结果。本公开关于一种半导体结构的制备方法。在一些实施例中，本公开的方法能够提供一图案的一平坦表面以避免不均匀蚀刻结果。借此可以改善根据该制备方法所形成的一元件的效能以及一产品良率。
图1是流程示意图，例示本公开一实施例的半导体结构的制备方法S1。制备方法S1包括多个步骤(S11、S12、S13、S14、S15与S16)，描述与附图并不视为对步骤顺序的限制。在步骤S11中，一第一图案化层形成在一基底上。在步骤S12中，一共形层形成在该第一图案化层上。在步骤S13中，一第二层形成在该共形层上且在该第一图案化层的多个部分之间。在步骤S14中，执行一第一蚀刻以移除该第二层与该共形层设置在该第一图案化层上方的多个部分，借此形成一第二图案化层以及一图案化共形层。在步骤S15中，执行一第二蚀刻以形成该第一图案化层远离该基底逐渐变细的一第一倾斜组件并加衬该图案化共形层的一垂直分，以及形成该第二图案化层远离该基底逐渐变细的一第二倾斜组件并加衬该图案化共形层的该垂直部。在步骤S16中，执行一第三蚀刻以移除该图案化共形层的该垂直部。
图2是流程示意图，例示本公开一实施例的半导体结构的制备方法S2。制备方法S2包括多个步骤(S21、S22、S23、S24、S25与S26)，描述与附图并不视为对步骤顺序的限制。在步骤S21中，一第一图案化层形成在一基底上。在步骤S22中，一第二图案化层形成在该基底上，并与该第一图案化层交错排列。在步骤S23中，一图案化共形层形成在该第一图案化层与该第二图案化层之间，其中该第一图案化层、该图案化共形层与该第二图案化层的各上表面大致上呈共面。在步骤S24中，形成一第一凹陷以延伸进入该第一图案化层中并被该图案化共形层所围绕。在步骤S25中，移除该图案化共形层的多个垂直部。在步骤S26中，平坦化该第一图案化层与该第二图案化层的各上表面。
图3是流程示意图，例示本公开一实施例的半导体结构的制备方法S3。制备方法S3包括多个步骤(S31、S32、S33、S34、S35、S36、S37与S38)，描述与附图并不视为对步骤顺序的限制。在步骤S31中，提供一基底。在步骤S32中，一第一层形成在该基底上。在步骤S33中，图案化该第一层进行以形成一第一图案化层并暴露该基底的多个部分。在步骤S34中，一共形层形成在该第一图案化层与该基底上。在步骤S35中，一第二层形成在该共形层上，其中该第二层至少填充在该第一图案化层的不同部分之间。在步骤S36中，移除该共形层与该第二层设置在该第一图案化层上方的多个部分，以形成一图案化共形层以及一第二图案化层，其中该第一图案化层、该第二图案化层以及该图案化共形层的各上表面大致呈共面。在步骤S37中，执行一第一蚀刻以形成一第一凹陷在该第一图案化层中以及形成一第二凹陷在该第二图案化层中，其中该第一凹陷与该第二凹陷各自被该图案化共形层所围绕。在步骤S38中，执行一第二蚀刻以移除该图案化共形层的多个部分，以通过多个间隙而将该第一图案化层与该第二图案化层分隔开。
制备方法S1、制备方法S2以及制备方法S3属于本公开的同一概念，为了进一步说明制备方法S1、制备方法S2、制备方法S3的细节以及本公开的改概念，下面结合本公开的实施例对制备方法S1、制备方法S2以及制备方法S3进行综合说明。
图4到图19是示意图，例示根据本公开的一些实施例的用于制造半导体结构10的制备方法S1、S2或S3所架构的各个制造阶段。图4到图19所示的各个阶段亦在图1、图2或图3的制造流程中进行示意说明。在接下来的讨论中，参考图1、图2或图3中的工艺步骤以讨论图4到图16中所示的制造阶段。
请参考图4，图4是根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段的剖面示意图。在步骤S11、步骤S21及/或步骤S31之前，提供、接收或形成一基底11。
基底11可为一半导体基底，例如一块状半导体、一绝缘体上覆半导体(SOI)基底或类似物。基底11可以包括一元素半导体，包括一单晶形式、一多晶形式或一非晶形式的硅或锗；一化合物半导体材料，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及锑化铟中的至少其中一种；一合金半导体材料，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP中的至少其中一种；任何其他合适的材料；或其组合。在一些实施例中，合金半导体基底可为具有梯度Si：Ge特征的SiGe合金，其中Si与Ge组成从梯度SiGe特征的一个位置处的一个比率变化到另一个位置处的另一个比率。在另一个实施例中，SiGe合金形成在一硅基底上。在一些实施例中，SiGe合金可以被与SiGe合金接触的另一种材料进行机械应变。
在一些实施例中，基底11可以具有一多层结构，或者基底11可以包括一多层化合物半导体结构。在一些实施例中，基底11包括半导体元件、电子组件、电子元件或其组合。在一些实施例中，基底11包括晶体管或晶体管的功能单元。为了简单起见，图4中所示出的基底11可以是基底11的一多层结构的一最顶层。在一些实施例中，基底11的最顶层包括结晶硅。
请参考图5，图5是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在提供、接收或形成基底11之后，在步骤S11之前、在步骤S12之前及/或在步骤S32中，一第一层12形成在基底11上。在一些实施例中，第一层12形成在基底11的一上表面11A之上。在一些实施例中，第一层12的一厚度在50至500纳米(nm)的一范围内。在一些实施例中，第一层12包括一种或多种介电材料。在一些实施例中，介电材料包括氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)或其组合。在一些实施例中，第一层12包括二氧化硅(SiO2)。
在一些实施例中，介电材料包括一聚合材料、一有机材料、一无机材料、一光刻胶材料或其组合。在一些实施例中，介电材料包括一种或多种低k介电材料，其具有小于3.9的一介电常数(k值)。在一些实施例中，低k电介质材料包括掺氟二氧化硅、有机硅酸盐玻璃(OSG)、掺碳氧化物(CDO)、多孔二氧化硅、旋涂有机聚合物介电质、旋涂硅基聚合物介电质、或其组合。在一些实施例中，介电材料包括一种或多种高k介电材料，其具有大于3.9的一介电常数(k值)。高k介电材料可以包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化铝(Al2O3)、氧化钛(TiO2)或其他适用材料。其他合适的材料在本公开的预期范围内。
在一些实施例中，第一层12是一含金属层。在一些实施例中，第一层12包括铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、钛铝合金(TiAl)、氮化钛铝(TiAlN)、碳化钽(TaC)、氮化碳钽(TaCN)、氮化硅钽(TaSiN)、锰(Mn)、锆(Zr)、氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)、钌(Ru)、其他适用的导电材料、上述金属的氧化物或其组合。
在一些实施例中，第一层12的制作技术包含一毯覆沉积。在一些实施例中，第一层12的制作技术包含一化学气相沉积(CVD)、一物理气相沉积(PVD)、一原子层沉积(ALD)、一低压化学气相沉积(LPCVD)、一等离子体增强CVD(PECVD)或其组合。
请参考图6，图6是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S11、步骤S21及/或步骤S33之前，一光刻胶层21形成在第一层12上。在一些实施例中，第一层12的多个部分通过光刻胶层21所界定并经过光刻胶层21而暴露。光刻胶层21经配置以在接下来的一图案化步骤中保护第一层12被光组层21所覆盖的部分。
请参考图7，图7是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S11、步骤S21及/或步骤S33中，图案化第一层12以暴露基底11的一些部分并形成一第一图案化层121，其中，第一图案化层121包括多个如图7所示的部分，且至少一开口31界定在第一图案化层121的相邻部分之间。
在一些实施例中，第一层12的图案化包括剥离、离子束蚀刻、定向干蚀刻、反应性离子蚀刻、溶液湿蚀刻或其组合。在一些实施例中，第一图案化层121通过图6所示的光刻胶层21进行界定。在一些实施例中，在形成第一层12之后，依序执行预清洗、光刻胶涂布(形成光刻胶层21)、曝光、显影以及蚀刻而形成第一图案化层121。
请参考图8，图8是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S11、步骤S21及/或步骤S33之后，移除基底11经过第一图案化层121而暴露的多个表面部分，以形成从上表面11A延伸到基底11中的至少一个凹陷182。在一些实施例中，凹陷182连接到开口31。在一些实施例中，第一图案化层121的一侧壁121A大致对齐凹陷182的一侧壁182A。在一些实施例中，第一图案化层121的相邻部分之间的一距离41界定凹陷182的一宽度42。
在一些实施例中，在形成凹陷182的同时移除如图7所示的第一图案化层121的多个角部。在一些实施例中，第一图案化层121的多个圆角61与凹陷182的形成是同时形成的。在一些实施例中，凹陷182可以在形成第一层12之前或在形成第一图案化层121之后而形成。在一些实施例中，凹陷182的制作技术包括一离子束蚀刻、一定向干蚀刻、一反应性离子蚀刻、一溶液湿蚀刻或其组合。应当理解，在不同应用的其他制备方法中，可以省略形成凹陷182。在一些实施例中，若是在一存储器元件的形成中应用制备方法S1、S2或S3，则形成凹陷182。在一些没有形成凹陷182的实施例中，制备方法S1、S2及/或S3的后续工艺在中间结构上执行，如图7所示。
请参考图9，图9是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S12中，在步骤S22之前，及/或在步骤S34中，一共形层13形成在第一图案化层121与基底11上。在一些实施例中，共形层13的一轮廓共形于第一图案化层121与基底11的一轮廓。在一些实施例中，共形层13包括多个圆角62，其设置在第一图案化层121的该等圆角61上。
在一些实施例中，共形层13包括多个水平部13a、多个上部13c以及多个垂直部13b，水平部13a加衬基底11的上表面11A，上部13c加衬第一图案化层121的一上表面12A与圆角61，垂直部13b连接水平部13a与上部13c。为了说明的目的，在图9中示出虚线以指示垂直部13b与上部13c之间的一交叉点。在一些实施例中，共形层13加衬开口31。在一些实施例中，共形层13加衬在开口31中的第一图案化层121的部分的侧壁以及基底11的上表面11A的部分。在一些实施例中，共形层13接触第一图案化层121的上表面12A、第一图案化层121的侧壁121A以及基底11的上表面11A。在一些实施例中，至少水平部13a设置在凹陷182中。根据凹陷182的一深度以及共形层13的厚度136，共形层13的水平部13a可以部分或全部位于第一图案化层121下方。在一些实施例中，共形层13的厚度136经配置以界定待形成的基底11的一图案化层的相邻部分之间的一距离(或一间隙的一宽度)。在一些实施例中，厚度136在整个共形层13中大致上是一致的。在一些实施例中，整个水平部13a设置在凹陷182中。在一些实施例中，在开口31中的相邻垂直部13b之间的一距离43经配置以界定接下来在工艺中所形成的一第二图案化层的一宽度。
在一些实施例中，共形层13的制作技术包含一化学气相沉积(CVD)、一物理气相沉积(PVD)、一原子层沉积(ALD)、一低压化学气相沉积(LPCVD)、一等离子体增强CVD(PECVD)或其组合。在一些实施例中，共形层13包括一种或多种介电材料。共形层13的介电材料可以选自第一层12中所描述的介电材料，在此不再赘述。在一些实施例中，共形层13的介电材料与第一图案化层121的介电材料不同，以供后续进行蚀刻之用。在一些实施例中，第一图案化层121包括氧化物，共形层13包括氮化物。在一些实施例中，共形层13的一厚度在5到50nm的一范围内。在一些实施例中，共形层13的厚度在整个共形层13中大致上是一致的。
请参考图10，图10是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S13中，在步骤S22之前及/或在步骤S35之前，一第二层14形成在共形层13上。在一些实施例中，第二层14的制作技术包括一毯覆沉积。在一些实施例中，第二层14至少填充开口31。在一些实施例中，第二层14设置在第一图案化层121上以及在第一图案化层121的该等部分之间。在一些实施例中，出于填充开口31的目的，第二层14的一厚度大致大于距离43的二分之一。在一些实施例中，第二层14的厚度大致大于第一层12的一厚度。在一些实施例中，第二层14的一上表面14a不是一平坦表面。在一些实施例中，第二层14的上表面14A由于一沉积的一特性而包括多个凹陷32，其设置在每一个开口31上。在一些实施例中，凹陷32垂直地位于相对应开口31的一中心区上。
在一些实施例中，第二层14的一部分设置在凹陷182中。在一些实施例中，第二层14完全位于凹陷182或基底11上。在一些实施例中，第二层14的形成包括一化学气相沉积(CVD)、一物理气相沉积(PVD)或其组合。在一些实施例中，第二层14包括一种或多种介电材料。第二层14的介电材料可以选自第一层12所描述的介电材料，在此不再赘述。在一些实施例中，第二层14的介电材料与第一图案化层121的介电材料相同，以供后续进行蚀刻之用。在一些实施例中，第二层14包括氧化物。
请参考图11，图11是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S14之前、在步骤S22之前及/或在步骤S36之前，一牺牲层15形成在第二层14上。在一些实施例中，牺牲层15实体接触第二层14的上表面14A。在一些实施例中，牺牲层15填充凹陷32。在一些实施例中，牺牲层15的一上表面15A大致上呈平面。在一些实施例中，牺牲层15用于为后续工艺中的刻蚀步骤提供一平坦的表面，以提供更好的一刻蚀结果。在一些实施例中，牺牲层15包括介电材料、抗反射涂布材料、含氧化物材料或其他合适的材料。
请参考图12，图12是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S14、步骤S23及/或在步骤S36之前，执行一第一蚀刻51以移除第一图案化层121的多个上部、共形层13的多个部分以及第二层14的多个部分。在一些实施例中，第一蚀刻51包括离子束蚀刻、定向干蚀刻、反应性离子蚀刻、溶液湿蚀刻或其组合。在一些实施例中，第一蚀刻51包括一低选择性蚀刻。在一些实施例中，低选择性刻蚀包括牺牲层15、第二层14、共形层13与第一图案化层121其中两者之间的一低刻蚀选择性。在一些实施例中，低选择性蚀刻包括对第二层14的一蚀刻率，其大致等于对共形层13的一蚀刻率。在一些实施例中，低选择性刻蚀对共形层13的刻蚀率与低选择性刻蚀对第一图案化层121的刻蚀率大致相同。在一些实施例中，低选择性蚀刻包括小于3的氧化物对氮化物的一选择性。在一些实施例中，在第一蚀刻的一特定持续时间之后执行在一蚀刻表面处的共形层13的一材料的一检测。一检测结果可表示第一图案化层121的暴露。
在一些实施例中，当完全移除第一图案化层121的圆角61时，终止第一蚀刻51。在一些实施例中，当完全移除共形层13的圆角62时，终止第一蚀刻51。在一些实施例中，第一蚀刻51在一线条171处终止。在一些实施例中，线条171在共形层13的圆角62的一底部处或下方。在一些实施例中，线条171位在上部13c与垂直部13b的交点(如图7所示)处或下方。
请参考图13，图13是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。图13显示第一蚀刻51的一结果结构。在一些实施例中，通过第一蚀刻51而完全移除牺牲层15。在一些实施例中，通过第一刻蚀51而移除图12所示的第二层14位于第一图案化层121上方的多个部分，以形成一第二图案化层141。在一些实施例中，共形层13的如图12所示的该等上部13c通过第一蚀刻51而移除以形成一图案化共形层131。在一些实施例中，通过第一蚀刻51而移除共形层13的整个上部13c。结果，即形成第二图案化层141以及图案化共形层131。第二图案化层141与第一图案化层121交错排列。在一些实施例中，第二图案化层141包括第二层14被图案化共形层131所围绕的多个部分。在一些实施例中，图案化共形层131包括垂直部13b以及水平部13a。在一些实施例中，图案化共形层131仅覆盖图8中所示的开口31的内表面。在一些实施例中，第二图案化层141通过图案化共形层131而与基底11以及第一图案化层121分隔开。在一些实施例中，第二图案化层14通过图案化共形层131的水平部13a而与基底11分隔开，并且通过共形层131的垂直部而与第一图案化层121分隔开。
在一些实施例中，通过第一蚀刻51而移除如图12所示的具有圆角61的第一图案化层121的上部。在一些实施例中，通过第一蚀刻51而移除第一图案化层121的圆角61。在一些实施例中，通过第一蚀刻51而移除第一图案化层121的全部的圆角61。在一些实施例中，如图11所示的第一图案化层121在第一蚀刻51之前的一厚度71大致大于如图13所示的在蚀刻51之后的第一图案化层121的一厚度72。然而，本公开并不以此为限。如上所述，可以省略如图8所示的用于在基底11中形成多个凹陷42的步骤。在一些实施例中，如图7所示，第一刻蚀51可以在第一图案化层121暴露时终止，并且在第一刻蚀51之后可以保留第一图案化层121的上部。在一些实施例中，如图11所示的第一图案化层121在第一次蚀刻51之前的厚度71大致等于图13所示的蚀刻51之后的第一图案化层121的厚度72。在一些实施例中，第一图案化层121、图案化共形层131以及第二图案化层141的各上表面12B、13B与14B分别大致上呈平面。在一些实施例中，图案化共形层131的一高度73大于第二图案化层141的一厚度74。在一些实施例中，第一图案化层121的厚度72大致等于或小于图案化共形层131的厚度74与厚度136的一总厚度。
请参考图14，图14是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S15、步骤S24及/或步骤S37之前，执行第二蚀刻52以形成一第一凹陷33在第一图案化层121中以及形成一第二凹陷34在第二图案化层141中。在一些实施例中，第一凹陷33形成在如图1所示的第一图案化层121的每一部分中。在一些实施例中，第二凹陷34形成在第二图案化层141的每一部分中。在一些实施例中，第一凹陷33与第二凹陷34中的每一个都被图案化共形层131的垂直部所围绕。在一些实施例中，第二蚀刻52包括离子束蚀刻、定向干蚀刻、反应性离子蚀刻、溶液湿蚀刻或其组合。在一些实施例中，第一凹陷33的形成以及第二凹陷34的形成包括一个或多个定向干蚀刻步骤。在第一图案化层121与第二图案化层141包括相同材料的一些实施例中，第二蚀刻52可以包括一次蚀刻步骤，其对第一图案化层121与第二图案化层141具有一高选择性。在第一图案化层121与第二图案化层141包括不同材料的一些实施例中，第二蚀刻52可以包括多次蚀刻步骤，其中一次蚀刻步骤对第一图案化层121具有一高选择性且一次蚀刻步骤对第二图案化层141具有一高选择性。在一些实施例中，移除图案化共形层131的垂直部13b的表面部分。换句话说，垂直部13b的一高度可以通过第二蚀刻52而略微降低。在一些实施例中，图案化层131的垂直部13b的高度的缩减可以忽略不计。在一些实施例中，图案化层131的垂直部13b的高度在第二次蚀刻52之前以及之后是一致的。
第一凹陷33可以由第一图案化层121的一第一倾斜组件122所界定，第二凹陷34可以由第二图案化层141的一第二倾斜组件142所界定。在一些实施例中，第一图案化层121的第一倾斜组件122远离基底11而逐渐变细。在一些实施例中，第二图案化层141的第二倾斜组件142远离基底11而逐渐变细。在一些实施例中，图案化共形层131的各垂直部13b被第一倾斜组件122与第二倾斜组件142所围绕。换句话说，第一倾斜组件122与相邻的第二倾斜组件142加衬图案化共形层131的同一垂直部13b。在一些实施例中，第一图案化层121的一第一高度751大于第一图案化层121的一第二高度752，其中，第一高度751为第一倾斜组件122的一上部到基底1的上表面11A，第二高度752为第一凹陷33的一下部到基底11的上表11A。在一些实施例中，第一高度751大致等于或小于如图7中所示的厚度72。在一些实施例中，第二图案化层141的一第一高度761大于第二图案化层141的一第二高度762，其中，第一高度761为第二倾斜组件142的上部到基底11的上表面11A，第二高度762为第二凹陷34的下部到基底11的上表面11A。在一些实施例中，第二高度761大致等于或小于如图13中所示的高度74。
请参考图15及图16，图15及图16是放大示意图，例示本公开不同实施例如图14所示的虚线区。在一些实施例中，第一图案化层121位于第一凹陷33的一下表面33A上方的部分定义为第一倾斜组件122。换句话说，第一倾斜组件122的一下部124由沿着第一凹陷33的下表面33A而延伸的一假想线(以虚线表示)所界定。在一些实施例中，第一倾斜组件122包括一上部123、下部124以及连接上部123与下部124的第一倾斜表面125。在一些实施例中，第一倾斜表面125界定(或用作)第一凹陷33的一内侧壁33B。在一些实施例中，第一倾斜表面125由于蚀刻步骤的性质而呈一凹面。第一倾斜组件122的第一倾斜表面125可以接触或不接触图案化共形层131的垂直部13b。在一些实施例中，如图15所示，第一倾斜表面125与图案化共形层131的垂直部13b分隔开。在一些实施例中，第一倾斜组件122的上部123为一表面，其为图13所示的第一图案化层121的部分上表面12B。在此类实施例中，第一高度751(图14中所示)大致等于第一图案化层121(图13中所示)的厚度72。在一些实施例中，如图16所示，第一倾斜表面125接触图案化共形层131的垂直部13b。在一些实施例中，第一倾斜组件122的上部123形成一个点，该点为第一倾斜表面125与图案化共形层131的垂直部13b之间的一接触点。在此类实施例中，第一高度751(图14所示)大致等于或小于第一图案化层121(图13所示)的厚度72。在一些实施例中，如图16所示，第一倾斜表面125在图案化共形层131的上表面13B接触垂直部13b，且第一高度751大致等于第一图案化层121的厚度72。
类似地，在一些实施例中，第二图案化层141位在第二凹陷34的一下表面34A上方的部分定义为第二倾斜组件142。换言之，第二倾斜组件142的下部144由沿着第二凹陷34的下表面34A延伸的一假想线(以虚线表示)所界定。第二凹陷34的下表面34A可以与第一凹陷33的下表面33A对齐也可以不对齐。在一些实施例中，如图15所示，第一凹陷33的下表面33A与第二凹陷34的下表面34A的高度不同。在一些实施例中，如图16所示，第一凹陷33的下表面33A与第二凹陷34的下表面34A对齐或共面。在一些实施例中，第二倾斜组件142包括一上部143、一下部144以及连接上部143与下部144的第二倾斜表面145。在一些实施例中，第二倾斜表面145界定(或用作)第二凹陷34的一内侧壁34B。在一些实施例中，第二倾斜表面145由于蚀刻步骤的性质而呈一凹面。第二倾斜组件142的第二倾斜表面145可以接触或不接触图案化共形层131的垂直部13b。在一些实施例中，如图15所示，第二倾斜表面145与图案化共形层131的垂直部13b分隔开。在一些实施例中，第二倾斜组件142的上部143为一表面，其为如图13所示的第二图案化层141的上表面14b的一部分。在这样的实施例中，第一高度761(图14所示)大致等于第二图案化层141(图13所示)的高度74。在一些实施例中，如图16所示，第二倾斜表面145接触图案化共形层131的垂直部13b。在一些实施例中，第二倾斜组件142的上部143为一点，其为第二倾斜表面145与图案化共形层131的垂直部13b之间的一接触点。在此类实施例中，第一高度761(图14中所示)大致等于或小于第二图案化层141(图13中所示)的高度74。在一些实施例中，如图16所示，第二倾斜表面145在图案化共形层131的上表面13B下方的位置接触垂直部13b，且第一高度761小于第二图案化层141的高度74。
请参考图17，图17是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S16中，在步骤S25与S26中，及/或在步骤S38中，执行一第三蚀刻53以移除图案化共形层131的垂直部13b。在一些实施例中，图案化共形层131的垂直部13b设置在第一图案化层121与第二图案化层141之间。在一些实施例中，图案化共形层131的垂直部13b加衬在第一图案化层121的不同部分及/或第二图案化层141的不同部分的侧壁上。在一些实施例中，第三蚀刻53包括离子束蚀刻、定向干蚀刻、反应性离子蚀刻、溶液湿蚀刻或其组合。在一些实施例中，第三蚀刻53包括一高选择性蚀刻。在一些实施例中，第三蚀刻53对图案化共形层131具有一高选择性。在一些实施例中，第三蚀刻53的高选择性包括大于10的氧化物对氮化物的一选择性。
因此，多个间隙35形成在第一图案化层121与第二图案化层141之间。在一些实施例中，在平坦化后，第二图案化层141通过多个间隙35而与第一图案化层121分隔开，并通过图案化共形层131的水平部13a而与基底11分隔开。在一些实施例中，间隙35位在图案化共形层131的垂直部13b之前被移除的位置处。在一些实施例中，设置在基底11与第二图案化层141之间的图案化共形层131的水平部13a保持在原位并且共同成为一分段层132。在一些实施例中，分段层132包括位在第二图案化层141与基底11之间的多个部分。在一些实施例中，分段层132的不同部分彼此分隔开。在一些实施例中，基底11的多个部分经过间隙35而暴露。在一些实施例中，间隙35的一宽度351由如图9中所示的共形层13的厚度136所界定。在一些实施例中，间隙35的宽度351大致等于共形层13的厚度136。在一些实施例中，设置在基底11与第二图案化层141之间的图案化共形层131的水平部13a保持在原位。
在通过第三蚀刻53移除图案化共形层131的垂直部13b的同时，移除第一倾斜组件122与第二倾斜组件142。为了便于说明，第三刻蚀后的第一图案化层121标记为126，第三刻蚀53后的第二图案化层141标记为146。在一些实施例中，第一图案化层126的一上表面12C通过第三蚀刻53被平坦化。在一些实施例中，通过第三蚀刻53而平坦化第二图案化层146的一上表面14C。在一些实施例中，同时平坦化第一图案化层126与第二图案化层146的上表面12C与14C。在一些实施例中，通过定向干蚀刻而同时执行垂直部13b的移除以及上表面12C与14C的平坦化。在一些实施例中，第一图案化层126与第二图案化层146的上表面12C与和14C大致上对齐。在一些实施例中，第一图案化层126与第二图案化层146的上表面12C与14C大致呈共面。在一些实施例中，第一图案化层126的一高度77大致于如图14所示的一高度752。在一些实施例中，第二图案化层146的一高度78大致等于如图14中所示的高度762。
请参考图18，图18是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在步骤S16、步骤S26及/或步骤S38之后，使用第一图案化层126与第二图案化层146当作一遮罩，以对基底11进行图案化。在一些实施例中，图案化包括一离子束蚀刻、一定向干蚀刻、一反应性离子蚀刻、一溶液湿蚀刻或其组合。如上所述，如图18所示的基底11可以仅代表基底11的最顶层。在一些实施例中，移除基底11的最顶层经过间隙35而暴露的一部分。在一些实施例中，将第一图案化层126与第二图案化层146的一图案转移到基底11的最顶层，以形成一图案化基底111。在一些实施例中，基底11的最顶层的一材料不同于第一图案化层126及/或第二图案化层146的材料。在一些实施例中，基底11的最顶层的材料不同于分段层132的材料。
请参考图19，图19是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在图案化基底11之后，移除第一图案化层126、第二图案化层146以及分段层132，借此形成一半导体结构10。在一些实施例中，执行一次或多次蚀刻以单独或同时移除第一图案化层126、第二图案化层146以及分段层132。在一些实施例中，一次或多次蚀刻包括一离子束蚀刻、一干蚀刻、一反应性离子蚀刻、一溶液湿法蚀刻或其组合。在一些实施例中，移除第一图案化层126、第二图案化层146与分段层132包括一剥离步骤。在一些实施例中，在移除第一图案化层126、第二图案化层146与分段层132之后，对如图19所示的半导体结构10执行一后清洗步骤。在一些实施例中，图案化基底111的一上表面111A包括多个凹陷部，其对应于如图8所示的凹陷182的位置。在一些实施例中，第二图案化层146通过图案化基底111所界定的多个部分的一厚度小于如图18所示的第一图案化层126通过图案化基底111所界定的多个部分的一厚度。
图案化基底111的不同部分的宽度、长度及/或配置可以由第一图案化层126与第二图案化层146所界定。举例来说，图案化基底111的相邻部分的宽度由第一图案化层126与第二图案化层146的相邻部分所界定。应当理解，可依据不同的应用而控制与调整第一图案化层126的一部分的一宽度127与第二图案化层146的一部分的一宽度147。在一些实施例中，宽度127大致小于宽度147，如图18所示。在一些实施例中，不同部分的宽度(例如图19中的112与113表示图案化基底111的两个相邻部分的宽度)大致不同。在其他实施例中，第一图案化层126的一部分的宽度127与第二图案化层146的一部分的宽度147大致相等。
由于定向干刻蚀的特性，第三刻蚀53可以移除第一图案化层121的多个部分的多个角部以及第二图案化层141的多个部分的多个角部。在现有的未形成倾斜组件122、142的方法中，移除一共形层的多过垂直部后，图案化层的一配置发生变化，影响后续图案化的一结果。遗失的材料以及改变的配置会导致图案化基底的不规则形状，因此导致后续处理的不稳定以及可能的缺陷。第一倾斜组件122以及第二倾斜组件142的作用是防止图案化层的配置发生变化，因此提供更好的图案化结果。
图20到图25是剖视示意图，例示本公开一实施例半导体元件的制备S1、S2或S3的各制造阶段。图20到图25所示的各阶段亦在图1、图2或图3的制造流程中进行示意说明。在接下来的讨论中，参考图1、图2或图3中的工艺步骤以讨论图20到图25中所示的制造阶段。
为了便于说明，在不同的实施例与附图中重复具有类似或相同功能与特性的元件编号。为了简洁起见，在以下说明书中，仅强调与上述实施例的不同之处，而省略类似或相同的元件、功能、特性及/或处理的描述。
请参考图20，图20是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在一些实施例中，省略如图8所示的凹陷182的形成，并且类似于图9到图10所示的步骤应用于类似于如图7所示的中间结构。在第一图案化层121上依序形成共形层13与第二层14以形成一中间结构，如图20所示。在一些实施例中，第一图案化层121包括多个尖角61'而不是如图9所示的圆角61。在一些实施例中，共形层13包括多个尖角62'而不是圆角62，如图9所示。在一些实施例中，共形层13包括多个水平部13a、上部13c以及多个垂直部13b，水平部13a加衬基底11的一上表面11A，上部13c加衬第一图案化层121的一上表面12A，垂直部13b连接水平部13a与上部13c。在一些实施例中，共形层13加衬开口31。在一些实施例中，共形层13加衬在开口31中的第一图案化层121的多个部分的侧壁121A以及基底11的上表面11A的一部分。在一些实施例中，共形层13接触第一图案化层121的上表面12A、第一图案化层121的侧壁121A以及基底11的上表面11a。
请参考图21，图21是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。对如图20所示的结构进行与图11相同的步骤，一牺牲层15形成在第二层14上。在一些实施例中，图21所示的牺牲层15与第二层14类似于图11所示的牺牲层15与第二层14。在一些实施例中，第二层14覆盖共形层13的尖角62'。在一些实施例中，第二层14实体接触共形层13的尖角62'。
请参考图22及图23，图22及图23是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。在如图22所示的结构上执行第一刻蚀51。在一些实施例中，在第一图案化层121的顶表面12A暴露时，终止第一蚀刻51。在一些实施例中，移除第二层14在第一图案化层121的上表面12A上的多个部分以及共形层13在第一图案化层121的上表面12A上的多个部分。在一些实施例中，第一蚀刻51在一线条171处停止。在一些实施例中，仅移除共形层13的上部13c。在一些实施例中，如图22所示，线条171位在第一图案化层121的上表面12A；因此，可将第一图案化层121的材料损失降到最低。在一些实施例中，移除共形层13的上部13c以及垂直部13b的上部。在一些实施例中，如图23所示，线条171位在第一图案化层121的上表面12A下；因此，可以保证第一图案化层121的整个上表面12A的暴露。
请参考图24，图24是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。图24显示在如图21所示的中间结构上所执行的第一蚀刻51的一结果结构。在一些实施例中，若是第一蚀刻51终止在如图22所示的线条171的话，则第一图案化层121的厚度72大致等于如图21所示的第一蚀刻51之前的第一图案化层121的厚度71。在一些实施例中，若是第一蚀刻51终止在如图23所示的线条171的话，则第一图案化层121的厚度72大致小于第一蚀刻51之前的第一图案化层121的厚度71。在一些实施例中，第二图案化层141的厚度74大致小于第一图案化层121的厚度72。在一些实施例中，图案化共形层131的高度73大致等于厚度72。在一些实施例中，厚度72大致等于第二图案化层141(具有厚度74)以及图案化共形层131(具有一厚度136)的一总厚度。
请参考图25，图25是剖面示意图，例示根据本公开一些实施例的制备方法S1、制备方法S2及/或制备方法S3的一个阶段。对图24的中间结构依序执行类似于图14及图17到图19中所示的步骤以形成一半导体结构20。在一些实施例中，图案化基底111的上表面111A大致呈平面。
本公开的一实施例提供一种半导体结构的制备方法。该制备方法包括形成一第一图案化层在一基底上；形成一第二图案化层在该基底上并与该第一图案化层交错设置；形成一图案化共形层在该第一图案化层与该第二图案化层之间，其中该第一图案化层、该图案化共形层以及该第二图案化层的各上表面大致呈共面；形成一第一凹陷以延伸进入该第一图案化层中并被该图案化共形层所围绕；移除该图案化共形层的多个垂直部；以及平坦化该第一图案化层与该第二图案化层的各该上表面。移除该图案化共形层的该等垂直部以及平坦化该第一图案化层与该第二图案化层的各该上表面是同时进行的。
本公开的另一实施例提供一种半导体结构的制备方法。该制备方法包括提供一基底；形成一第一层在该基底上；图案化该第一层以形成一第一图案化层并暴露该基底的多个部分；形成一共形层在该第一图案化层与该基底上；形成一第二层在该共形层上，其中该第二层至少填充在该第一图案化层的不同部分之间；移除该共形层与该第二层设置在该第一图案化层上的多个部分，以形成一图案化共形层以及一第二图案化层，其中该第一图案化层、该第二图案化层与该图案化共形层的各上表面大致呈共面；执行一第一蚀刻以形成一第一凹陷在该第一图案化层上以及形成一第二凹陷在该第二图案化层上，其中该第一凹陷与该第二凹陷各自被该图案化共形层所围绕；执行一第二蚀刻以移除该图案化共形层的多个垂直部以使用多个间隙将该第一图案化层与该第二图案化层分隔开；以及该第一图案化层与该第二图案化层的一图案转移至该基底上。
综上所述，本申请公开一种半导体结构的制备方法。在转移多个图案层的一图案之前，在该等图案层上执行一蚀刻步骤，且多个倾斜组件形成在多个图案层的多个角部处。该等倾斜组件的存在可以保护该等图案化层的一期望配置并且提供一图案化结果的改善。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (20)

1.一种半导体结构的制备方法，包括：
形成一第一图案化层在一基底上；
形成一第二图案化层在该基底上并与该第一图案化层交错设置；
形成一图案化共形层在该第一图案化层与该第二图案化层之间，其中该第一图案化层、该图案化共形层以及该第二图案化层的各上表面呈共面；
形成一第一凹陷以延伸进入该第一图案化层中并被该图案化共形层所围绕；
移除该图案化共形层的多个垂直部；以及
平坦化该第一图案化层与该第二图案化层的各该上表面，
其中移除该图案化共形层的该等垂直部以及平坦化该第一图案化层与该第二图案化层的各该上表面是同时进行的。
2.如权利要求1所述的半导体结构的制备方法，还包括：
在形成该第一图案化层之前，形成多个凹陷在该基底上；以及
在形成该第二图案化层之前，形成一共形层，其中该共形层共形于该基底与该第一图案化层。
3.如权利要求2所述的半导体结构的制备方法，其中该第一图案化层的多个侧壁对齐在该基底上的该多个凹陷的各侧壁。
4.如权利要求1所述的半导体结构的制备方法，其中该图案化共形层的至少一部分设置在该第一图案化层下。
5.如权利要求1所述的半导体结构的制备方法，还包括：
在形成该第一凹陷的同时，形成一第二凹陷以延伸进入该第二图案化层中。
6.如权利要求1所述的半导体结构的制备方法，其中该第一凹陷的制作技术包括一干蚀刻。
7.如权利要求1所述的半导体结构的制备方法，其中执行一定向干蚀刻以移除该图案化共形层的该等垂直部，并平坦化该第一图案化层与该第二图案化层的各该上表面。
8.如权利要求7所述的半导体结构的制备方法，其中该定向干蚀刻对该图案化共形层具有一高选择性。
9.如权利要求1所述的半导体结构的制备方法，其中在该平坦化之后，该第二图案化层通过多个间隙而与该第一图案化层分隔开，并通过该图案化共形层而与该基底分隔开。
10.如权利要求1所述的半导体结构的制备方法，其中该第一图案化层包括一第一高度以及一第二高度，该第一高度大致等于该图案化共形层的一高度，该第二高度大致小于该图案化共形层的一高度。
11.如权利要求1所述的半导体结构的制备方法，其中该第一图案化层与该第二图案化层包括一相同的材料。
12.如权利要求1所述的半导体结构的制备方法，其中该图案化共形层包括一材料，其不同于该第一图案化层或该第二图案化层的一材料。
13.一种半导体结构的制备方法，包括：
提供一基底；
形成一第一层在该基底上；
图案化该第一层以形成一第一图案化层并暴露该基底的多个部分；
形成一共形层在该第一图案化层与该基底上；
形成一第二层在该共形层上，其中该第二层至少填充在该第一图案化层的不同部分之间；
移除该共形层与该第二层设置在该第一图案化层上的多个部分，以形成一图案化共形层以及一第二图案化层，其中该第一图案化层、该第二图案化层与该图案化共形层的各上表面呈共面；
执行一第一蚀刻以形成一第一凹陷在该第一图案化层上以及形成一第二凹陷在该第二图案化层上，其中该第一凹陷与该第二凹陷各自被该图案化共形层所围绕；
执行一第二蚀刻以移除该图案化共形层的多个垂直部以使用多个间隙将该第一图案化层与该第二图案化层分隔开；以及
该第一图案化层与该第二图案化层的一图案转移至该基底上。
14.如权利要求13所述的半导体结构的制备方法，其中该图案被转移到该基底的一最顶层。
15.如权利要求13所述的半导体结构的制备方法，其中该基底的一上表面大致上呈平面。
16.如权利要求13所述的半导体结构的制备方法，其中该共形层的一水平部接触该基底。
17.如权利要求13所述的半导体结构的制备方法，其中该第一层或该第二层包括氧化物。
18.如权利要求13所述的半导体结构的制备方法，其中该共形层包括氮化物。
19.如权利要求13所述的半导体结构的制备方法，其中该第二图案化层与该共形层的一总厚度大致大于该第一图案化层的一厚度。
20.如权利要求13所述的半导体结构的制备方法，还包含：
在该第二层上形成一牺牲层，其中该牺牲层的一上表面大致上呈平面。
CN202410067392.7A 2022-08-29 2023-07-25 使用改善的蚀刻工艺的半导体结构的制备方法 Pending CN117855031A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/898,062 US20240071769A1 (en) 2022-08-29 2022-08-29 Method of manufacturing semiconductor structure with improved etching process
US17/898,062 2022-08-29
CN202310916830.8A CN117637447A (zh) 2022-08-29 2023-07-25 使用改善的蚀刻制程的半导体结构的制备方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202310916830.8A Division CN117637447A (zh) 2022-08-29 2023-07-25 使用改善的蚀刻制程的半导体结构的制备方法

Publications (1)

Publication Number Publication Date
CN117855031A true CN117855031A (zh) 2024-04-09

Family

ID=89997588

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410067392.7A Pending CN117855031A (zh) 2022-08-29 2023-07-25 使用改善的蚀刻工艺的半导体结构的制备方法
CN202310916830.8A Pending CN117637447A (zh) 2022-08-29 2023-07-25 使用改善的蚀刻制程的半导体结构的制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310916830.8A Pending CN117637447A (zh) 2022-08-29 2023-07-25 使用改善的蚀刻制程的半导体结构的制备方法

Country Status (3)

Country Link
US (2) US20240071769A1 (zh)
CN (2) CN117855031A (zh)
TW (1) TW202410177A (zh)

Also Published As

Publication number Publication date
US20240071770A1 (en) 2024-02-29
US20240071769A1 (en) 2024-02-29
TW202410177A (zh) 2024-03-01
CN117637447A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
TWI693687B (zh) 三維記憶體裝置的字元線接觸結構及其製作方法
US7332433B2 (en) Methods of modulating the work functions of film layers
CN108807395B (zh) 半导体器件及其制造方法
CN108122919B (zh) 半导体器件及其制造方法
CN111128860B (zh) 集成电路结构的形成方法
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
CN113632231A (zh) 3-d nand模具
EP3229263A1 (en) Semiconductor device and fabrication method thereof
CN108573864B (zh) 基本无缺陷的多晶硅栅极阵列
CN117855031A (zh) 使用改善的蚀刻工艺的半导体结构的制备方法
CN115461865A (zh) 三维间距倍增
US11895829B2 (en) Method of manufacturing semiconductor structure having tapered bit line
US11935749B2 (en) Method of manufacturing semiconductor structure
TW202412171A (zh) 半導體結構的製造方法
US20230403845A1 (en) Semiconductor structure having tapered bit line
TWI847766B (zh) 具有介電襯墊的半導體結構
US20230411162A1 (en) Method of manufacturing semiconductor structure
TW202349564A (zh) 具有錐形位元線的半導體結構
US20240014038A1 (en) Method of manufacturing semiconductor structure using multi-layer hard mask
TWI841430B (zh) 包括平面化處理之半導體結構的製備方法及其半導體結構
TWI847474B (zh) 使用多層硬罩幕的半導體結構的製備方法
TWI820691B (zh) 半導體結構及其製造方法
US20230402501A1 (en) Method for manufacturing semiconductor structure with single side capacitor
US12021114B2 (en) Semiconductor structure with single side capacitor
CN109545963B (zh) 制造相变化记忆体的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination