TW202410177A - 使用改善的蝕刻製程的半導體結構的製備方法 - Google Patents

使用改善的蝕刻製程的半導體結構的製備方法 Download PDF

Info

Publication number
TW202410177A
TW202410177A TW112122028A TW112122028A TW202410177A TW 202410177 A TW202410177 A TW 202410177A TW 112122028 A TW112122028 A TW 112122028A TW 112122028 A TW112122028 A TW 112122028A TW 202410177 A TW202410177 A TW 202410177A
Authority
TW
Taiwan
Prior art keywords
layer
patterned
patterned layer
conformal
substrate
Prior art date
Application number
TW112122028A
Other languages
English (en)
Inventor
黃至毅
莊英政
陳琮誠
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202410177A publication Critical patent/TW202410177A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本揭露提供一種半導體結構的製備方法。該製備方法包括：形成一共形層在一基底上的一第一圖案化層上；形成一第二層在該共形層上且位在該第一圖案化層的一些部分之間；執行一第一蝕刻以形成一第二圖案化層以及一圖案化共形層；執行一第二蝕刻以移除該第一圖案化層的一部分而形成一第一圖案化層的遠離該基底而逐漸變細的一第一傾斜組件並加襯該圖案化共形層的一垂直部，以及移除該第二圖案化層的一部分以形成遠離該基底而逐漸變細的一第二傾斜組件並加襯該圖案化共形層的該垂直部；以及執行一第三蝕刻以移除該圖案化共形層的該垂直部。

Description

使用改善的蝕刻製程的半導體結構的製備方法
本申請案主張美國第17/898,062號專利申請案之優先權（即優先權日為「2022年8月29日」），其內容以全文引用之方式併入本文中。
本揭露關於一種半導體結構的製備方法。特別是有關於一種用於圖案化製程的一改善技術。
半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。通常，半導體元件的製作技術包括在一半導體基底上依序沉積多個隔離或介電層、多個導電層與多個半導體材料層，並使用微影而圖案化各種材料層以在其上形成多個電路組件與元件。隨著半導體產業在追求更高的元件密度、更高的效能以及更低的成本方面已經發展到先進的技術製成節點，已經出現在一晶圓上精確控制微影的挑戰。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構的製備方法。該製備方法包括形成一第一圖案化層在一基底上；形成一共形層在該第一圖案化層上；形成一第二層在該共形層上以及在該第一圖案化層的多個部分之間；執行一第一蝕刻以移除該第二層的多個部分，且該共形層設置在該第一圖案化層上，藉此形成一第二圖案化層以及一圖案化共形層；執行一第二蝕刻以形成該第一圖案化層的遠離該基底而逐漸變細的一第一傾斜組件並加襯該圖案化共形層的一垂直部，以及形成該第一圖案化層的遠離該基底而逐漸變細的一第二傾斜組件並加襯該圖案化共形層的該垂直部；以及執行一第三蝕刻以移除該圖案化共形層的該垂直部。
在一些實施例中，該半導體結構的製備方法還包括：提供該基底；以及形成多個凹陷在該基底中。
在一些實施例中，該多個凹陷被該共形層所填充。
在一些實施例中，該半導體結構的製備方法還包括：形成一第一層在該基底上；以及移除該第一層的多個部分以形成該第一圖案化層。
在一些實施例中，該第一圖案化層包括多個圓角。
在一些實施例中，當完全移除該第一圖案化層的該等圓角時，終止該第一蝕刻。
在一些實施例中，該共形層的多個圓角設置在該第一圖案化層的該等圓角上。
在一些實施例中，當完全移除該共形層的該等圓角時，終止該第一蝕刻。
在一些實施例中，該第一蝕刻是一低選擇性蝕刻。
在一些實施例中，該第二蝕刻或該第三蝕刻是一高選擇性蝕刻。
在一些實施例中，該低選擇性蝕刻對該第一圖案化層的一第一蝕刻率大致等於該低選擇性蝕刻對該共形層的一第二蝕刻率。
在一些實施例中，藉由該第三蝕刻而移除該第一傾斜組件與該第二傾斜組件。
在一些實施例中，該第一圖案化層的一上表面大致與在該第三蝕刻製程之後的該第二圖案化層的一上表面呈共面。
本揭露之另一實施例提供一種半導體結構的製備方法。該製備方法包括形成一第一圖案化層在一基底上；形成一第二圖案化層在該基底上並與該第一圖案化層交錯設置；形成一圖案化共形層在該第一圖案化層與該第二圖案化層之間，其中該第一圖案化層、該圖案化共形層以及該第二圖案化層的各上表面大致呈共面；形成一第一凹陷以延伸進入該第一圖案化層中並被該圖案化共形層所圍繞；移除該圖案化共形層的多個垂直部；以及平坦化該第一圖案化層與該第二圖案化層的各該上表面。
在一些實施例中，該半導體結構的製備方法，還包括：在形成該第一圖案化層之前，形成多個凹陷在該基底上；以及在形成該第二圖案化層之前，形成一共形層，其中該共形層共形於該基底與該第一圖案化層。
在一些實施例中，該第一圖案化層的多個側壁大致對齊在該基底上的該多個凹陷的各側壁。
在一些實施例中，該圖案化共形層的至少一部分設置在該第一圖案化層下。
在一些實施例中，該半導體結構的製備方法還包括在形成該第一凹陷的同時，形成一第二凹陷以延伸進入該第二圖案化層中。
在一些實施例中，該第一凹陷的製作技術包括一乾蝕刻。
在一些實施例中，移除該圖案化共形層的該等垂直部以及平坦化該第一圖案化層與該第二圖案化層的各該上表面是同時進行的。
在一些實施例中，執行一定向乾蝕刻以移除該圖案化共形層的該等垂直部，並平坦化該第一圖案化層與該第二圖案化層的各該上表面。
在一些實施例中，該定向乾蝕刻對該圖案化共形層具有一高選擇性。
在一些實施例中，在平坦化之後，該第二圖案化層藉由多個間隙而與該第一圖案化層分隔開，並藉由該圖案化共形層而與該基底分隔開。
在一些實施例中，該第一圖案化層包括一第一高度以及一第二高度，該第一高度大致等於該圖案化共形層的一高度，該第二高度大致小於該圖案化共形層的一高度。
在一些實施例中，該第一圖案化層與該第二圖案化層包括一相同的材料。
在一些實施例中，該圖案化共形層包括一材料，其不同於該第一圖案化層或該第二圖案化層的一材料。
本揭露之另一實施例提供一種半導體結構的製備方法。該製備方法包括提供一基底；形成一第一層在該基底上；圖案化該第一層以形成一第一圖案化層並暴露該基底的多個部分；形成一共形層在該第一圖案化層與該基底上；形成一第二層在該共形層上，其中該第二層至少填充在該第一圖案化層的不同部分之間；移除該共形層與該第二層設置在該第一圖案化層上的多個部分，以形成一圖案化共形層以及一第二圖案化層，其中該第一圖案化層、該第二圖案化層與該圖案化共形層的各上表面大致呈共面；執行一第一蝕刻以形成一第一凹陷在該第一圖案化層上以及形成一第二凹陷在該第二圖案化層上，其中該第一凹陷與該第二凹陷各自被該圖案化共形層所圍繞；以及執行一第二蝕刻以移除該圖案化共形層的多個垂直部以使用多個間隙將該第一圖案化層與該第二圖案化層分隔開。
在一些實施例中，該製備方法還包括：將該第一圖案化層與該第二圖案化層的一圖案轉移至該基底上。
在一些實施例中，該圖案被轉移到該基底的一最頂層。
在一些實施例中，該基底的一上表面大致上呈平面。
在一些實施例中，該共形層的一水平部接觸該基底。
在一些實施例中，該第一層或該第二層包括氧化物。
在一些實施例中，該共形層包括氮化物。
在一些實施例中，該第二圖案化層與該共形層的一總厚度大致大於該第一圖案化層的一厚度。
在一些實施例中，該製備方法還包括：形成一犧牲層在該第二層上，其中該犧牲層的一上表面大致上呈平面。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
隨著半導體產業已經發展到先進的技術製程節點以追求更大的元件密度，其已經達到微影的一先進精度。為了進一步縮減元件尺寸，已經開發出一雙圖案化技術，其中多層硬質層在一相同的高度處被圖案化以構成一個圖案而被轉移到一目標層。多層硬質層經過例如多次沉積、蝕刻、平坦化等多個操作，多層硬質層所形成的圖形在經過多次操作後可能會出現一不平坦上表面。圖案的不平坦上表面導致在目標層上的一不均勻蝕刻結果。本揭露關於一種半導體結構的製備方法。在一些實施例中，本揭露的方法能夠提供一圖案的一平坦表面以避免不均勻蝕刻結果。藉此可以改善根據該製備方法所形成的一元件的效能以及一產品良率。
圖1是流程示意圖，例示本揭露一實施例的半導體結構的製備方法S1。製備方法S1包括多個步驟(S11、S12、S13、S14、S15與S16)，描述與圖式並不視為對步驟順序的限制。在步驟S11中，一第一圖案化層形成在一基底上。在步驟S12中，一共形層形成在該第一圖案化層上。在步驟S13中，一第二層形成在該共形層上且在該第一圖案化層的多個部分之間。在步驟S14中，執行一第一蝕刻以移除該第二層與該共形層設置在該第一圖案化層上方的多個部分，藉此形成一第二圖案化層以及一圖案化共形層。在步驟S15中，執行一第二蝕刻以形成該第一圖案化層遠離該基底逐漸變細的一第一傾斜組件並加襯該圖案化共形層的一垂直分，以及形成該第二圖案化層遠離該基底逐漸變細的一第二傾斜組件並加襯該圖案化共形層的該垂直部。在步驟S16中，執行一第三蝕刻以移除該圖案化共形層的該垂直部。
圖2是流程示意圖，例示本揭露一實施例的半導體結構的製備方法S2。製備方法S2包括多個步驟(S21、S22、S23、S24、S25與S26)，描述與圖式並不視為對步驟順序的限制。在步驟S21中，一第一圖案化層形成在一基底上。在步驟S22中，一第二圖案化層形成在該基底上，並與該第一圖案化層交錯排列。在步驟S23中，一圖案化共形層形成在該第一圖案化層與該第二圖案化層之間，其中該第一圖案化層、該圖案化共形層與該第二圖案化層的各上表面大致上呈共面。在步驟S24中，形成一第一凹陷以延伸進入該第一圖案化層中並被該圖案化共形層所圍繞。在步驟S25中，移除該圖案化共形層的多個垂直部。在步驟S26中，平坦化該第一圖案化層與該第二圖案化層的各上表面。
圖3是流程示意圖，例示本揭露一實施例的半導體結構的製備方法S3。製備方法S3包括多個步驟(S31、S32、S33、S34、S35、S36、S37與S38)，描述與圖式並不視為對步驟順序的限制。在步驟S31中，提供一基底。在步驟S32中，一第一層形成在該基底上。在步驟S33中，圖案化該第一層進行以形成一第一圖案化層並暴露該基底的多個部分。在步驟S34中，一共形層形成在該第一圖案化層與該基底上。在步驟S35中，一第二層形成在該共形層上，其中該第二層至少填充在該第一圖案化層的不同部分之間。在步驟S36中，移除該共形層與該第二層設置在該第一圖案化層上方的多個部分，以形成一圖案化共形層以及一第二圖案化層，其中該第一圖案化層、該第二圖案化層以及該圖案化共形層的各上表面大致呈共面。在步驟S37中，執行一第一蝕刻以形成一第一凹陷在該第一圖案化層中以及形成一第二凹陷在該第二圖案化層中，其中該第一凹陷與該第二凹陷各自被該圖案化共形層所圍繞。在步驟S38中，執行一第二蝕刻以移除該圖案化共形層的多個部分，以藉由多個間隙而將該第一圖案化層與該第二圖案化層分隔開。
製備方法S1、製備方法S2以及製備方法S3屬於本揭露的同一概念，為了進一步說明製備方法S1、製備方法S2、製備方法S3的細節以及本揭露的改概念，下面結合本揭露的實施例對製備方法S1、製備方法S2以及製備方法S3進行綜合說明。
圖4到圖19是示意圖，例示根據本揭露的一些實施例的用於製造半導體結構10的製備方法S1、S2或S3所架構的各個製造階段。圖4到圖19所示的各個階段亦在圖1、圖2或圖3的製造流程中進行示意說明。在接下來的討論中，參考圖1、圖2或圖3中的製程步驟以討論圖4到圖16中所示的製造階段。
請參考圖4，圖4是根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段的剖面示意圖。在步驟S11、步驟S21及/或步驟S31之前，提供、接收或形成一基底11。
基底11可為一半導體基底，例如一塊狀半導體、一絕緣體上覆半導體(SOI)基底或類似物。基底11可以包括一元素半導體，包括一單晶形式、一多晶形式或一非晶形式的矽或鍺；一化合物半導體材料，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及銻化銦中的至少其中一種；一合金半導體材料，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP中的至少其中一種；任何其他合適的材料； 或其組合。在一些實施例中，合金半導體基底可為具有梯度Si:Ge特徵的SiGe合金，其中Si與Ge組成從梯度SiGe特徵的一個位置處的一個比率變化到另一個位置處的另一個比率。在另一個實施例中，SiGe合金形成在一矽基底上。在一些實施例中，SiGe合金可以被與SiGe合金接觸的另一種材料進行機械應變。
在一些實施例中，基底11可以具有一多層結構，或者基底11可以包括一多層化合物半導體結構。在一些實施例中，基底11包括半導體元件、電子組件、電子元件或其組合。在一些實施例中，基底11包括電晶體或電晶體的功能單元。為了簡單起見，圖4中所繪示的基底11可以是基底11的一多層結構的一最頂層。在一些實施例中，基底11的最頂層包括結晶矽。
請參考圖5，圖5是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在提供、接收或形成基底11之後，在步驟S11之前、在步驟S12之前及/或在步驟S32中，一第一層12形成在基底11上。在一些實施例中，第一層12形成在基底11的一上表面11A之上。在一些實施例中，第一層12的一厚度在50至500奈米(nm)的一範圍內。在一些實施例中，第一層12包括一種或多種介電材料。在一些實施例中，介電材料包括氧化矽(SiO x)、氮化矽(Si xN y)、氮氧化矽(SiON)或其組合。在一些實施例中，第一層12包括二氧化矽(SiO 2)。
在一些實施例中，介電材料包括一聚合材料、一有機材料、一無機材料、一光阻材料或其組合。在一些實施例中，介電材料包括一種或多種低k介電材料，其具有小於3.9的一介電常數(k值)。在一些實施例中，低k電介質材料包括摻氟二氧化矽、有機矽酸鹽玻璃(OSG)、摻碳氧化物(CDO)、多孔二氧化矽、旋塗有機聚合物介電質、旋塗矽基聚合物介電質、 或其組合。在一些實施例中，介電材料包括一種或多種高k介電材料，其具有大於3.9的一介電常數(k值)。高k介電材料可以包括氧化鉿(HfO 2)、氧化鋯(ZrO 2)、氧化鑭(La 2O 3)、氧化釔(Y 2O 3)、氧化鋁(Al 2O 3)、氧化鈦(TiO 2)或其他適用材料。其他合適的材料在本揭露的預期範圍內。
在一些實施例中，第一層12是一含金屬層。在一些實施例中，第一層12包括鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、氮化碳鉭(TaCN)、氮化矽鉭(TaSiN)、錳(Mn)、鋯(Zr)、氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru) 、其他適用的導電材料、上述金屬的氧化物或其組合。
在一些實施例中，第一層12的製作技術包含一毯覆沉積。在一些實施例中，第一層12的製作技術包含一化學氣相沉積(CVD)、一物理氣相沉積(PVD)、一原子層沉積(ALD)、一低壓化學氣相沉積(LPCVD)、一電漿增強CVD(PECVD)或其組合。
請參考圖6，圖6是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S11、步驟S21及/或步驟S33之前，一光阻層21形成在第一層12上。在一些實施例中，第一層12的多個部分藉由光阻層21所界定並經過光阻層21而暴露。光阻層21經配置以在接下來的一圖案化步驟中保護第一層12被光組層21所覆蓋的部分。
請參考圖7，圖7是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S11、步驟S21及/或步驟S33中，圖案化第一層12以暴露基底11的一些部分並形成一第一圖案化層121，其中，第一圖案化層121包括多個如圖7所示的部分，且至少一開口31界定在第一圖案化層121的相鄰部分之間。
在一些實施例中，第一層12的圖案化包括剝離、離子束蝕刻、定向乾蝕刻、反應性離子蝕刻、溶液濕蝕刻或其組合。在一些實施例中，第一圖案化層121藉由圖6所示的光阻層21進行界定。在一些實施例中，在形成第一層12之後，依序執行預清洗、光阻塗佈(形成光阻層21)、曝光、顯影以及蝕刻而形成第一圖案化層121。
請參考圖8，圖8是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S11、步驟S21及/或步驟S33之後，移除基底11經過第一圖案化層121而暴露的多個表面部分，以形成從上表面11A延伸到基底11中的至少一個凹陷182。在一些實施例中，凹陷182連接到開口31。在一些實施例中，第一圖案化層121的一側壁121A大致對齊凹陷182的一側壁182A。在一些實施例中，第一圖案化層121的相鄰部分之間的一距離41界定凹陷182的一寬度42。
在一些實施例中，在形成凹陷182的同時移除如圖7所示的第一圖案化層121的多個角部。在一些實施例中，第一圖案化層121的多個圓角61與凹陷182的形成是同時形成的。在一些實施例中，凹陷182可以在形成第一層12之前或在形成第一圖案化層121之後而形成。在一些實施例中，凹陷182的製作技術包括一離子束蝕刻、一定向乾蝕刻、一反應性離子蝕刻、一溶液濕蝕刻或其組合。應當理解，在不同應用的其他製備方法中，可以省略形成凹陷182。在一些實施例中，若是在一記憶體元件的形成中應用製備方法S1、S2或S3，則形成凹陷182。在一些沒有形成凹陷182的實施例中，製備方法S1、S2及/或S3的後續製程在中間結構上執行，如圖7所示。
請參考圖9，圖9是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S12中，在步驟S22之前，及/或在步驟S34中，一共形層13形成在第一圖案化層121與基底11上。在一些實施例中，共形層13的一輪廓共形於第一圖案化層121與基底11的一輪廓。在一些實施例中，共形層13包括多個圓角62，其設置在第一圖案化層121的該等圓角61上。
在一些實施例中，共形層13包括多個水平部13a、多個上部13c以及多個垂直部13b，水平部13a加襯基底11的上表面11A，上部13c加襯第一圖案化層121的一上表面12A與圓角61，垂直部13b連接水平部13a與上部13c。為了說明的目的，在圖9中繪示虛線以指示垂直部13b與上部13c之間的一交叉點。在一些實施例中，共形層13加襯開口31。在一些實施例中，共形層13加襯在開口31中的第一圖案化層121的部分的側壁以及基底11的上表面11A的部分。在一些實施例中，共形層13接觸第一圖案化層121的上表面12A、第一圖案化層121的側壁121A以及基底11的上表面11A。在一些實施例中，至少水平部13a設置在凹陷182中。根據凹陷182的一深度以及共形層13的厚度136，共形層13的水平部13a可以部分或全部位於第一圖案化層121下方。在一些實施例中，共形層13的厚度136經配置以界定待形成的基底11的一圖案化層的相鄰部分之間的一距離(或一間隙的一寬度)。在一些實施例中，厚度136在整個共形層13中大致上是一致的。在一些實施例中，整個水平部13a設置在凹陷182中。在一些實施例中，在開口31中的相鄰垂直部13b之間的一距離43經配置以界定接下來在製程中所形成的一第二圖案化層的一寬度。
在一些實施例中，共形層13的製作技術包含一化學氣相沉積(CVD)、一物理氣相沉積(PVD)、一原子層沉積(ALD)、一低壓化學氣相沉積(LPCVD)、一電漿增強CVD(PECVD)或其組合。在一些實施例中，共形層13包括一種或多種介電材料。共形層13的介電材料可以選自第一層12中所描述的介電材料，在此不再贅述。在一些實施例中，共形層13的介電材料與第一圖案化層121的介電材料不同，以供後續進行蝕刻之用。在一些實施例中，第一圖案化層121包括氧化物，共形層13包括氮化物。在一些實施例中，共形層13的一厚度在5到50nm的一範圍內。在一些實施例中，共形層13的厚度在整個共形層13中大致上是一致的。
請參考圖10，圖10是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S13中，在步驟S22之前及/或在步驟S35之前，一第二層14形成在共形層13上。在一些實施例中，第二層14的製作技術包括一毯覆沉積。在一些實施例中，第二層14至少填充開口31。在一些實施例中，第二層14設置在第一圖案化層121上以及在第一圖案化層121的該等部分之間。在一些實施例中，出於填充開口31的目的，第二層14的一厚度大致大於距離43的二分之一。在一些實施例中，第二層14的厚度大致大於第一層12的一厚度。在一些實施例中，第二層14的一上表面14a不是一平坦表面。在一些實施例中，第二層14的上表面14A由於一沉積的一特性而包括多個凹陷32，其設置在每一個開口31上。在一些實施例中，凹陷32垂直地位於相對應開口31的一中心區上。
在一些實施例中，第二層14的一部分設置在凹陷182中。在一些實施例中，第二層14完全位於凹陷182或基底11上。在一些實施例中，第二層14的形成包括一化學氣相沉積(CVD)、一物理氣相沉積(PVD)或其組合。在一些實施例中，第二層14包括一種或多種介電材料。第二層14的介電材料可以選自第一層12所描述的介電材料，在此不再贅述。在一些實施例中，第二層14的介電材料與第一圖案化層121的介電材料相同，以供後續進行蝕刻之用。在一些實施例中，第二層14包括氧化物。
請參考圖11，圖11是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S14之前、在步驟S22之前及/或在步驟S36之前，一犧牲層15形成在第二層14上。在一些實施例中，犧牲層15實體接觸第二層14的上表面14A。在一些實施例中，犧牲層15填充凹陷32。在一些實施例中，犧牲層15的一上表面15A大致上呈平面。在一些實施例中，犧牲層15用於為後續製程中的刻蝕步驟提供一平坦的表面，以提供更好的一刻蝕結果。在一些實施例中，犧牲層15包括介電材料、抗反射塗佈材料、含氧化物材料或其他合適的材料。
請參考圖12，圖12是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S14、步驟S23及/或在步驟S36之前，執行一第一蝕刻51以移除第一圖案化層121的多個上部、共形層13的多個部分以及第二層14的多個部分。在一些實施例中，第一蝕刻51包括離子束蝕刻、定向乾蝕刻、反應性離子蝕刻、溶液濕蝕刻或其組合。在一些實施例中，第一蝕刻51包括一低選擇性蝕刻。在一些實施例中，低選擇性刻蝕包括犧牲層15、第二層14、共形層13與第一圖案化層121其中兩者之間的一低刻蝕選擇性。在一些實施例中，低選擇性蝕刻包括對第二層14的一蝕刻率，其大致等於對共形層13的一蝕刻率。在一些實施例中，低選擇性刻蝕對共形層13的刻蝕率與低選擇性刻蝕對第一圖案化層121的刻蝕率大致相同。在一些實施例中，低選擇性蝕刻包括小於3的氧化物對氮化物的一選擇性。在一些實施例中，在第一蝕刻的一特定持續時間之後執行在一蝕刻表面處的共形層13的一材料的一檢測。一檢測結果可表示第一圖案化層121的暴露。
在一些實施例中，當完全移除第一圖案化層121的圓角61時，終止第一蝕刻51。在一些實施例中，當完全移除共形層13的圓角62時，終止第一蝕刻51。在一些實施例中，第一蝕刻51在一線條171處終止。在一些實施例中，線條171在共形層13的圓角62的一底部處或下方。在一些實施例中，線條171位在上部13c與垂直部13b的交點(如圖7所示)處或下方。
請參考圖13，圖13是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。圖13顯示第一蝕刻51的一結果結構。在一些實施例中，藉由第一蝕刻51而完全移除犧牲層15。在一些實施例中，藉由第一刻蝕51而移除圖12所示的第二層14位於第一圖案化層121上方的多個部分，以形成一第二圖案化層141。在一些實施例中，共形層13的如圖12所示的該等上部13c藉由第一蝕刻51而移除以形成一圖案化共形層131。在一些實施例中，藉由第一蝕刻51而移除共形層13的整個上部13c。結果，即形成第二圖案化層141以及圖案化共形層131。第二圖案化層141與第一圖案化層121交錯排列。在一些實施例中，第二圖案化層141包括第二層14被圖案化共形層131所圍繞的多個部分。在一些實施例中，圖案化共形層131包括垂直部13b以及水平部13a。在一些實施例中，圖案化共形層131僅覆蓋圖8中所示的開口31的內表面。在一些實施例中，第二圖案化層141藉由圖案化共形層131而與基底11以及第一圖案化層121分隔開。在一些實施例中，第二圖案化層14藉由圖案化共形層131的水平部13a而與基底11分隔開，並且藉由共形層131的垂直部而與第一圖案化層121分隔開。
在一些實施例中，藉由第一蝕刻51而移除如圖12所示的具有圓角61的第一圖案化層121的上部。在一些實施例中，藉由第一蝕刻51而移除第一圖案化層121的圓角61。在一些實施例中，藉由第一蝕刻51而移除第一圖案化層121的全部的圓角61。在一些實施例中，如圖11所示的第一圖案化層121在第一蝕刻51之前的一厚度71大致大於如圖13所示的在蝕刻51之後的第一圖案化層121的一厚度72。然而，本揭露並不以此為限。如上所述，可以省略如圖8所示的用於在基底11中形成多個凹陷42的步驟。在一些實施例中，如圖7所示，第一刻蝕51可以在第一圖案化層121暴露時終止，並且在第一刻蝕51之後可以保留第一圖案化層121的上部。在一些實施例中，如圖11所示的第一圖案化層121在第一次蝕刻51之前的厚度71大致等於圖13所示的蝕刻51之後的第一圖案化層121的厚度72。在一些實施例中，第一圖案化層121、圖案化共形層131以及第二圖案化層141的各上表面12B、13B與14B分別大致上呈平面。在一些實施例中，圖案化共形層131的一高度73大於第二圖案化層141的一厚度74。在一些實施例中，第一圖案化層121的厚度72大致等於或小於圖案化共形層131的厚度74與厚度136的一總厚度。
請參考圖14，圖14是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S15、步驟S24及/或步驟S37之前，執行第二蝕刻52以形成一第一凹陷33在第一圖案化層121中以及形成一第二凹陷34在第二圖案化層141中。在一些實施例中，第一凹陷33形成在如圖1所示的第一圖案化層121的每一部分中。在一些實施例中，第二凹陷34形成在第二圖案化層141的每一部分中。在一些實施例中，第一凹陷33與第二凹陷34中的每一個都被圖案化共形層131的垂直部所圍繞。在一些實施例中，第二蝕刻52包括離子束蝕刻、定向乾蝕刻、反應性離子蝕刻、溶液濕蝕刻或其組合。在一些實施例中，第一凹陷33的形成以及第二凹陷34的形成包括一個或多個定向乾蝕刻步驟。在第一圖案化層121與第二圖案化層141包括相同材料的一些實施例中，第二蝕刻52可以包括一次蝕刻步驟，其對第一圖案化層121與第二圖案化層141具有一高選擇性。在第一圖案化層121與第二圖案化層141包括不同材料的一些實施例中，第二蝕刻52可以包括多次蝕刻步驟，其中一次蝕刻步驟對第一圖案化層121具有一高選擇性且一次蝕刻步驟對第二圖案化層141具有一高選擇性。在一些實施例中，移除圖案化共形層131的垂直部13b的表面部分。換句話說，垂直部13b的一高度可以藉由第二蝕刻52而略微降低。在一些實施例中，圖案化層131的垂直部13b的高度的縮減可以忽略不計。在一些實施例中，圖案化層131的垂直部13b的高度在第二次蝕刻52之前以及之後是一致的。
第一凹陷33可以由第一圖案化層121的一第一傾斜組件122所界定，第二凹陷34可以由第二圖案化層141的一第二傾斜組件142所界定。在一些實施例中，第一圖案化層121的第一傾斜組件122遠離基底11而逐漸變細。在一些實施例中，第二圖案化層141的第二傾斜組件142遠離基底11而逐漸變細。在一些實施例中，圖案化共形層131的各垂直部13b被第一傾斜組件122與第二傾斜組件142所圍繞。換句話說，第一傾斜組件122與相鄰的第二傾斜組件142加襯圖案化共形層131的同一垂直部13b。在一些實施例中，第一圖案化層121的一第一高度751大於第一圖案化層121的一第二高度752，其中，第一高度751為第一傾斜組件122的一上部到基底1的上表面11A，第二高度752為第一凹陷33的一下部到基底11的上表11A。在一些實施例中，第一高度751大致等於或小於如圖7中所示的厚度72。在一些實施例中，第二圖案化層141的一第一高度761大於第二圖案化層141的一第二高度762，其中，第一高度761為第二傾斜組件142的上部到基底11的上表面11A，第二高度762為第二凹陷34的下部到基底11的上表面11A。在一些實施例中，第二高度761大致等於或小於如圖13中所示的高度74。
請參考圖15及圖16，圖15及圖16是放大示意圖，例示本揭露不同實施例如圖14所示的虛線區。在一些實施例中，第一圖案化層121位於第一凹陷33的一下表面33A上方的部分定義為第一傾斜組件122。換句話說，第一傾斜組件122的一下部124由沿著第一凹陷33的下表面33A而延伸的一假想線(以虛線表示)所界定。在一些實施例中，第一傾斜組件122包括一上部123、下部124以及連接上部123與下部124的第一傾斜表面125。在一些實施例中，第一傾斜表面125界定(或用作)第一凹陷33的一內側壁33B。在一些實施例中，第一傾斜表面125由於蝕刻步驟的性質而呈一凹面。第一傾斜組件122的第一傾斜表面125可以接觸或不接觸圖案化共形層131的垂直部13b。在一些實施例中，如圖15所示，第一傾斜表面125與圖案化共形層131的垂直部13b分隔開。在一些實施例中，第一傾斜組件122的上部123為一表面，其為圖13所示的第一圖案化層121的部分上表面12B。在此類實施例中，第一高度751(圖14中所示)大致等於第一圖案化層121(圖13中所示)的厚度72。在一些實施例中，如圖16所示，第一傾斜表面125接觸圖案化共形層131的垂直部13b。在一些實施例中，第一傾斜組件122的上部123形成一個點，該點為第一傾斜表面125與圖案化共形層131的垂直部13b之間的一接觸點。在此類實施例中，第一高度751(圖14所示)大致等於或小於第一圖案化層121(圖13所示)的厚度72。在一些實施例中，如圖16所示，第一傾斜表面125在圖案化共形層131的上表面13B接觸垂直部13b，且第一高度751大致等於第一圖案化層121的厚度72。
類似地，在一些實施例中，第二圖案化層141位在第二凹陷34的一下表面34A上方的部分定義為第二傾斜組件142。換言之，第二傾斜組件142的下部144由沿著第二凹陷34的下表面34A延伸的一假想線(以虛線表示)所界定。第二凹陷34的下表面34A可以與第一凹陷33的下表面33A對齊也可以不對齊。在一些實施例中，如圖15所示，第一凹陷33的下表面33A與第二凹陷34的下表面34A的高度不同。在一些實施例中，如圖16所示，第一凹陷33的下表面33A與第二凹陷34的下表面34A對齊或共面。在一些實施例中，第二傾斜組件142包括一上部143、一下部144以及連接上部143與下部144的第二傾斜表面145。在一些實施例中，第二傾斜表面145界定(或用作)第二凹陷34的一內側壁34B。在一些實施例中，第二傾斜表面145由於蝕刻步驟的性質而呈一凹面。第二傾斜組件142的第二傾斜表面145可以接觸或不接觸圖案化共形層131的垂直部13b。在一些實施例中，如圖15所示，第二傾斜表面145與圖案化共形層131的垂直部13b分隔開。在一些實施例中，第二傾斜組件142的上部143為一表面，其為如圖13所示的第二圖案化層141的上表面14b的一部分。在這樣的實施例中，第一高度761(圖14所示)大致等於第二圖案化層141(圖13所示)的高度74。在一些實施例中，如圖16所示，第二傾斜表面145接觸圖案化共形層131的垂直部13b。在一些實施例中，第二傾斜組件142的上部143為一點，其為第二傾斜表面145與圖案化共形層131的垂直部13b之間的一接觸點。在此類實施例中，第一高度761(圖14中所示)大致等於或小於第二圖案化層141(圖13中所示)的高度74。在一些實施例中，如圖16所示，第二傾斜表面145在圖案化共形層131的上表面13B下方的位置接觸垂直部13b，且第一高度761小於第二圖案化層141的高度74。
請參考圖17，圖17是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S16中，在步驟S25與S26中，及/或在步驟S38中，執行一第三蝕刻53以移除圖案化共形層131的垂直部13b。在一些實施例中，圖案化共形層131的垂直部13b設置在第一圖案化層121與第二圖案化層141之間。在一些實施例中，圖案化共形層131的垂直部13b加襯在第一圖案化層121的不同部分及/或第二圖案化層141的不同部分的側壁上。在一些實施例中，第三蝕刻53包括離子束蝕刻、定向乾蝕刻、反應性離子蝕刻、溶液濕蝕刻或其組合。在一些實施例中，第三蝕刻53包括一高選擇性蝕刻。在一些實施例中，第三蝕刻53對圖案化共形層131具有一高選擇性。在一些實施例中，第三蝕刻53的高選擇性包括大於10的氧化物對氮化物的一選擇性。
因此，多個間隙35形成在第一圖案化層121與第二圖案化層141之間。在一些實施例中，在平坦化後，第二圖案化層141藉由多個間隙35而與第一圖案化層121分隔開，並藉由圖案化共形層131的水平部13a而與基底11分隔開。在一些實施例中，間隙35位在圖案化共形層131的垂直部13b之前被移除的位置處。在一些實施例中，設置在基底11與第二圖案化層141之間的圖案化共形層131的水平部13a保持在原位並且共同成為一分段層132。在一些實施例中，分段層132包括位在第二圖案化層141與基底11之間的多個部分。在一些實施例中，分段層132的不同部分彼此分隔開。在一些實施例中，基底11的多個部分經過間隙35而暴露。在一些實施例中，間隙35的一寬度351由如圖9中所示的共形層13的厚度136所界定。在一些實施例中，間隙35的寬度351大致等於共形層13的厚度136。在一些實施例中，設置在基底11與第二圖案化層141之間的圖案化共形層131的水平部13a保持在原位。
在藉由第三蝕刻53移除圖案化共形層131的垂直部13b的同時，移除第一傾斜組件122與第二傾斜組件142。為了便於說明，第三刻蝕後的第一圖案化層121標記為126，第三刻蝕53後的第二圖案化層141標記為146。在一些實施例中，第一圖案化層126的一上表面12C通過第三蝕刻53被平坦化。在一些實施例中，藉由第三蝕刻53而平坦化第二圖案化層146的一上表面14C。在一些實施例中，同時平坦化第一圖案化層126與第二圖案化層146的上表面12C與14C。在一些實施例中，藉由定向乾蝕刻而同時執行垂直部13b的移除以及上表面12C與14C的平坦化。在一些實施例中，第一圖案化層126與第二圖案化層146的上表面12C與和14C大致上對齊。在一些實施例中，第一圖案化層126與第二圖案化層146的上表面12C與14C大致呈共面。在一些實施例中，第一圖案化層126的一高度77大致於如圖14所示的一高度752。在一些實施例中，第二圖案化層146的一高度78大致等於如圖14中所示的高度762。
請參考圖18，圖18是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在步驟S16、步驟S26及/或步驟S38之後，使用第一圖案化層126與第二圖案化層146當作一遮罩，以對基底11進行圖案化。在一些實施例中，圖案化包括一離子束蝕刻、一定向乾蝕刻、一反應性離子蝕刻、一溶液濕蝕刻或其組合。如上所述，如圖18所示的基底11可以僅代表基底11的最頂層。在一些實施例中，移除基底11的最頂層經過間隙35而暴露的一部分。在一些實施例中，將第一圖案化層126與第二圖案化層146的一圖案轉移到基底11的最頂層，以形成一圖案化基底111。在一些實施例中，基底11的最頂層的一材料不同於第一圖案化層126及/或第二圖案化層146的材料。在一些實施例中，基底11的最頂層的材料不同於分段層132的材料。
請參考圖19，圖19是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在圖案化基底11之後，移除第一圖案化層126、第二圖案化層146以及分段層132，藉此形成一半導體結構10。在一些實施例中，執行一次或多次蝕刻以單獨或同時移除第一圖案化層126、第二圖案化層146以及分段層132。在一些實施例中，一次或多次蝕刻包括一離子束蝕刻、一乾蝕刻、一反應性離子蝕刻、一溶液濕法蝕刻或其組合。在一些實施例中，移除第一圖案化層126、第二圖案化層146與分段層132包括一剝離步驟。在一些實施例中，在移除第一圖案化層126、第二圖案化層146與分段層132之後，對如圖19所示的半導體結構10執行一後清洗步驟。在一些實施例中，圖案化基底111的一上表面111A包括多個凹陷部，其對應於如圖8所示的凹陷182的位置。在一些實施例中，第二圖案化層146藉由圖案化基底111所界定的多個部分的一厚度小於如圖18所示的第一圖案化層126藉由圖案化基底111所界定的多個部分的一厚度。
圖案化基底111的不同部分的寬度、長度及/或配置可以由第一圖案化層126與第二圖案化層146所界定。舉例來說，圖案化基底111的相鄰部分的寬度由第一圖案化層126與第二圖案化層146的相鄰部分所界定。應當理解，可依據不同的應用而控制與調整第一圖案化層126的一部分的一寬度127與第二圖案化層146的一部分的一寬度147。在一些實施例中，寬度127大致小於寬度147，如圖18所示。在一些實施例中，不同部分的寬度(例如圖19中的112與113表示圖案化基底111的兩個相鄰部分的寬度)大致不同。在其他實施例中，第一圖案化層126的一部分的寬度127與第二圖案化層146的一部分的寬度147大致相等。
由於定向乾刻蝕的特性，第三刻蝕53可以移除第一圖案化層121的多個部分的多個角部以及第二圖案化層141的多個部分的多個角部。在習知的未形成傾斜組件122、142的方法中，移除一共形層的多過垂直部後，圖案化層的一配置發生變化，影響後續圖案化的一結果。遺失的材料以及改變的配置會導致圖案化基底的不規則形狀，因此導致後續處理的不穩定以及可能的缺陷。第一傾斜組件122以及第二傾斜組件142的作用是防止圖案化層的配置發生變化，因此提供更好的圖案化結果。
圖20到圖25是剖視示意圖，例示本揭露一實施例半導體元件的製備S1、S2或S3的各製造階段。圖20到圖25所示的各階段亦在圖1、圖2或圖3的製造流程中進行示意說明。在接下來的討論中，參考圖1、圖2或圖3中的製程步驟以討論圖20到圖25中所示的製造階段。
為了便於說明，在不同的實施例與圖式中重複具有類似或相同功能與特性的元件編號。為了簡潔起見，在以下說明書中，僅強調與上述實施例的不同之處，而省略類似或相同的元件、功能、特性及/或處理的描述。
請參考圖20，圖20是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在一些實施例中，省略如圖8所示的凹陷182的形成，並且類似於圖9到圖10所示的步驟應用於類似於如圖7所示的中間結構。在第一圖案化層121上依序形成共形層13與第二層14以形成一中間結構，如圖20所示。在一些實施例中，第一圖案化層121包括多個尖角61'而不是如圖9所示的圓角61。在一些實施例中，共形層13包括多個尖角62'而不是圓角62，如圖9所示。在一些實施例中，共形層13包括多個水平部13a、上部13c以及多個垂直部13b，水平部13a加襯基底11的一上表面11A，上部13c加襯第一圖案化層121的一上表面12A，垂直部13b連接水平部13a與上部13c。在一些實施例中，共形層13加襯開口31。在一些實施例中，共形層13加襯在開口31中的第一圖案化層121的多個部分的側壁121A以及基底11的上表面11A的一部分。在一些實施例中，共形層13接觸第一圖案化層121的上表面12A、第一圖案化層121的側壁121A以及基底11的上表面11a。
請參考圖21，圖21是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。對如圖20所示的結構進行與圖11相同的步驟，一犧牲層15形成在第二層14上。在一些實施例中，圖21所示的犧牲層15與第二層14類似於圖11所示的犧牲層15與第二層14。在一些實施例中，第二層14覆蓋共形層13的尖角62'。在一些實施例中，第二層14實體接觸共形層13的尖角62'。
請參考圖22及圖23，圖22及圖23是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。在如圖22所示的結構上執行第一刻蝕51。在一些實施例中，在第一圖案化層121的頂表面12A暴露時，終止第一蝕刻51。在一些實施例中，移除第二層14在第一圖案化層121的上表面12A上的多個部分以及共形層13在第一圖案化層121的上表面12A上的多個部分。在一些實施例中，第一蝕刻51在一線條171處停止。在一些實施例中，僅移除共形層13的上部13c。在一些實施例中，如圖22所示，線條171位在第一圖案化層121的上表面12A； 因此，可將第一圖案化層121的材料損失降到最低。在一些實施例中，移除共形層13的上部13c以及垂直部13b的上部。在一些實施例中，如圖23所示，線條171位在第一圖案化層121的上表面12A下；因此，可以保證第一圖案化層121的整個上表面12A的暴露。
請參考圖24，圖24是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。圖24顯示在如圖21所示的中間結構上所執行的第一蝕刻51的一結果結構。在一些實施例中，若是第一蝕刻51終止在如圖22所示的線條171的話，則第一圖案化層121的厚度72大致等於如圖21所示的第一蝕刻51之前的第一圖案化層121的厚度71。在一些實施例中，若是第一蝕刻51終止在如圖23所示的線條171的話，則第一圖案化層121的厚度72大致小於第一蝕刻51之前的第一圖案化層121的厚度71。在一些實施例中，第二圖案化層141的厚度74大致小於第一圖案化層121的厚度72。在一些實施例中，圖案化共形層131的高度73大致等於厚度72。在一些實施例中，厚度72大致等於第二圖案化層141(具有厚度74)以及圖案化共形層131(具有一厚度136)的一總厚度。
請參考圖25，圖25是剖面示意圖，例示根據本揭露一些實施例的製備方法S1、製備方法S2及/或製備方法S3的一個階段。對圖24的中間結構依序執行類似於圖14及圖17到圖19中所示的步驟以形成一半導體結構20。在一些實施例中，圖案化基底111的上表面111A大致呈平面。
本揭露之一實施例提供一種半導體結構的製備方法。該製備方法包括形成一第一圖案化層在一基底上；形成一共形層在該第一圖案化層上；形成一第二層在該共形層上以及在該第一圖案化層的多個部分之間；執行一第一蝕刻以移除該第二層的多個部分，且該共形層設置在該第一圖案化層上，藉此形成一第二圖案化層以及一圖案化共形層；執行一第二蝕刻以形成該第一圖案化層的遠離該基底而逐漸變細的一第一傾斜組件並加襯該圖案化共形層的一垂直部，以及形成該第一圖案化層的遠離該基底而逐漸變細的一第二傾斜組件並加襯該圖案化共形層的該垂直部；以及執行一第三蝕刻以移除該圖案化共形層的該垂直部。
本揭露之另一實施例提供一種半導體結構的製備方法。該製備方法包括形成一第一圖案化層在一基底上；形成一第二圖案化層在該基底上並與該第一圖案化層交錯設置；形成一圖案化共形層在該第一圖案化層與該第二圖案化層之間，其中該第一圖案化層、該圖案化共形層以及該第二圖案化層的各上表面大致呈共面；形成一第一凹陷以延伸進入該第一圖案化層中並被該圖案化共形層所圍繞；移除該圖案化共形層的多個垂直部；以及平坦化該第一圖案化層與該第二圖案化層的各該上表面。
本揭露之另一實施例提供一種半導體結構的製備方法。該製備方法包括提供一基底；形成一第一層在該基底上；圖案化該第一層以形成一第一圖案化層並暴露該基底的多個部分；形成一共形層在該第一圖案化層與該基底上；形成一第二層在該共形層上，其中該第二層至少填充在該第一圖案化層的不同部分之間；移除該共形層與該第二層設置在該第一圖案化層上的多個部分，以形成一圖案化共形層以及一第二圖案化層，其中該第一圖案化層、該第二圖案化層與該圖案化共形層的各上表面大致呈共面；執行一第一蝕刻以形成一第一凹陷在該第一圖案化層上以及形成一第二凹陷在該第二圖案化層上，其中該第一凹陷與該第二凹陷各自被該圖案化共形層所圍繞；以及執行一第二蝕刻以移除該圖案化共形層的多個垂直部以使用多個間隙將該第一圖案化層與該第二圖案化層分隔開。
綜上所述，本申請揭露一種半導體結構的製備方法。在轉移多個圖案層的一圖案之前，在該等圖案層上執行一蝕刻步驟，且多個傾斜組件形成在多個圖案層的多個角部處。該等傾斜組件的存在可以保護該等圖案化層的一期望配置並且提供一圖案化結果的改善。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
10:半導體結構 11:基底 11A:上表面 12:第一層 12A:上表面 12B:上表面 12C:上表面 13:共形層 13a:水平部 13b:垂直部 13B:上表面 13c:上部 14:第二層 14a:上表面 14B:上表面 14C:上表面 15:犧牲層 15A:上表面 21:光阻層 31:開口 32:凹陷 33:第一凹陷 33A:下表面 33B:內側壁 34:第二凹陷 34A:下表面 34B:內側壁 35:間隙 41:距離 42:寬度 43:距離 51:第一蝕刻 52:第二蝕刻 53:第三蝕刻 61:圓角 61':尖角 62:圓角 62':尖角 71:厚度 72:厚度 73:高度 74:厚度 77:高度 78:高度 111:圖案化基底 111A:上表面 121:第一圖案化層 121A:側壁 122:第一傾斜組件 123:上部 124:下部 125:第一傾斜表面 126:第一圖案化層 127:寬度 131:圖案化共形層 132:分段層 136:厚度 141:第二圖案化層 142:第二傾斜組件 143:上部 144:下部 145:第二傾斜表面 146:第二圖案化層 147:寬度 171:線條 182:凹陷 182A:側壁 351:寬度 751:第一高度 752:第二高度 761:第一高度 762:第二高度 S1:製備方法 S2:製備方法 S3:製備方法 S11:步驟 S12:步驟 S13:步驟 S14:步驟 S15:步驟 S16:步驟 S21:步驟 S22:步驟 S23:步驟 S24:步驟 S25:步驟 S26:步驟 S31:步驟 S32:步驟 S33:步驟 S34:步驟 S35:步驟 S36:步驟 S37:步驟 S38:步驟
藉由參考詳細描述以及申請專利範圍而可以獲得對本揭露更完整的理解。本揭露還應理解為與圖式的元件編號相關聯，而圖式的元件編號在整個描述中代表類似的元件。 圖1是流程示意圖，例示本揭露一實施例的半導體結構的製備方法。 圖2是流程示意圖，例示本揭露一實施例的半導體結構的製備方法。 圖3是流程示意圖，例示本揭露一實施例的半導體結構的製備方法。 圖4到圖14是剖視示意圖，例示本揭露一實施例製備半導體元件的各中間階段。 圖15及圖16是放大示意圖，例示本揭露不同實施例如圖14所示的虛線區。 圖17到圖19是剖視示意圖，例示本揭露一實施例製備半導體元件的各中間階段。 圖20到圖25是剖視示意圖，例示本揭露一實施例製備半導體元件的各中間階段。
13b:垂直部
13B:上表面
33:第一凹陷
33A:下表面
33B:內側壁
34:第二凹陷
34A:下表面
34B:內側壁
121:第一圖案化層
122:第一傾斜組件
123:上部
124:下部
125:第一傾斜表面
131:圖案化共形層
141:第二圖案化層
142:第二傾斜組件
143:上部
144:下部
145:第二傾斜表面

Claims (20)

  1. 一種半導體結構的製備方法，包括： 形成一第一圖案化層在一基底上； 形成一共形層在該第一圖案化層上； 形成一第二層在該共形層上以及在該第一圖案化層的多個部分之間； 執行一第一蝕刻以移除該第二層的多個部分，且該共形層設置在該第一圖案化層上，藉此形成一第二圖案化層以及一圖案化共形層； 執行一第二蝕刻以形成該第一圖案化層的遠離該基底而逐漸變細的一第一傾斜組件並加襯該圖案化共形層的一垂直部，以及形成該第一圖案化層的遠離該基底而逐漸變細的一第二傾斜組件並加襯該圖案化共形層的該垂直部；以及 執行一第三蝕刻以移除該圖案化共形層的該垂直部。
  2. 如請求項1所述之半導體結構的製備方法，還包括： 提供該基底；以及 形成多個凹陷在該基底中。
  3. 如請求項1所述之半導體結構的製備方法，其中該多個凹陷被該共形層所填充。
  4. 如請求項1所述之半導體結構的製備方法，還包括： 形成一第一層在該基底上；以及 移除該第一層的多個部分以形成該第一圖案化層。
  5. 如請求項4所述之半導體結構的製備方法，其中該第一圖案化層包括多個圓角。
  6. 如請求項5所述之半導體結構的製備方法，其中當完全移除該第一圖案化層的該等圓角時，終止該第一蝕刻。
  7. 如請求項5所述之半導體結構的製備方法，其中該共形層的多個圓角設置在該第一圖案化層的該等圓角上。
  8. 如請求項7所述之半導體結構的製備方法，其中當完全移除該共形層的該等圓角時，終止該第一蝕刻。
  9. 如請求項1所述之半導體結構的製備方法，其中該第一蝕刻是一低選擇性蝕刻。
  10. 如請求項1所述之半導體結構的製備方法，其中該第二蝕刻或該第三蝕刻是一高選擇性蝕刻。
  11. 如請求項1所述之半導體結構的製備方法，其中該低選擇性蝕刻對該第一圖案化層的一第一蝕刻率等於該低選擇性蝕刻對該共形層的一第二蝕刻率。
  12. 如請求項1所述之半導體結構的製備方法，其中藉由該第三蝕刻而移除該第一傾斜組件與該第二傾斜組件。
  13. 如請求項1所述之半導體結構的製備方法，其中該第一圖案化層的一上表面與在該第三蝕刻製程之後的該第二圖案化層的一上表面呈共面。
  14. 一種半導體結構的製備方法，包括： 形成一第一圖案化層在一基底上； 形成一第二圖案化層在該基底上並與該第一圖案化層交錯設置； 形成一圖案化共形層在該第一圖案化層與該第二圖案化層之間，其中該第一圖案化層、該圖案化共形層以及該第二圖案化層的各上表面呈共面； 形成一第一凹陷以延伸進入該第一圖案化層中並被該圖案化共形層所圍繞； 移除該圖案化共形層的多個垂直部；以及 平坦化該第一圖案化層與該第二圖案化層的各該上表面。
  15. 如請求項1所述之半導體結構的製備方法，還包括： 在形成該第一圖案化層之前，形成多個凹陷在該基底上；以及 在形成該第二圖案化層之前，形成一共形層，其中該共形層共形於該基底與該第一圖案化層。
  16. 如請求項15所述之半導體結構的製備方法，其中該第一圖案化層的多個側壁對齊在該基底上的該多個凹陷的各側壁。
  17. 如請求項14所述之半導體結構的製備方法，其中該圖案化共形層的至少一部分設置在該第一圖案化層下。
  18. 如請求項14所述之半導體結構的製備方法，還包括在形成該第一凹陷的同時，形成一第二凹陷以延伸進入該第二圖案化層中。
  19. 如請求項14所述之半導體結構的製備方法，其中該第一凹陷的製作技術包括一乾蝕刻。
  20. 一種半導體結構的製備方法，包括： 提供一基底； 形成一第一層在該基底上； 圖案化該第一層以形成一第一圖案化層並暴露該基底的多個部分； 形成一共形層在該第一圖案化層與該基底上； 形成一第二層在該共形層上，其中該第二層至少填充在該第一圖案化層的不同部分之間； 移除該共形層與該第二層設置在該第一圖案化層上的多個部分，以形成一圖案化共形層以及一第二圖案化層，其中該第一圖案化層、該第二圖案化層與該圖案化共形層的各上表面呈共面； 執行一第一蝕刻以形成一第一凹陷在該第一圖案化層上以及形成一第二凹陷在該第二圖案化層上，其中該第一凹陷與該第二凹陷各自被該圖案化共形層所圍繞；以及 執行一第二蝕刻以移除該圖案化共形層的多個垂直部以使用多個間隙將該第一圖案化層與該第二圖案化層分隔開。
TW112122028A 2022-08-29 2023-06-13 使用改善的蝕刻製程的半導體結構的製備方法 TW202410177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/898,062 US20240071769A1 (en) 2022-08-29 2022-08-29 Method of manufacturing semiconductor structure with improved etching process
US17/898,062 2022-08-29

Publications (1)

Publication Number Publication Date
TW202410177A true TW202410177A (zh) 2024-03-01

Family

ID=89997588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122028A TW202410177A (zh) 2022-08-29 2023-06-13 使用改善的蝕刻製程的半導體結構的製備方法

Country Status (3)

Country Link
US (2) US20240071769A1 (zh)
CN (2) CN117855031A (zh)
TW (1) TW202410177A (zh)

Also Published As

Publication number Publication date
US20240071770A1 (en) 2024-02-29
US20240071769A1 (en) 2024-02-29
CN117637447A (zh) 2024-03-01
CN117855031A (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
US10840097B2 (en) Semiconductor methods and devices
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
TWI713089B (zh) 積體電路結構的形成方法
US20080057733A1 (en) Method of fabricating a semiconductor integrated circuit device
TW201933570A (zh) 中段製程結構
TWI689973B (zh) 基本無缺陷的多晶矽閘極陣列
TW202410177A (zh) 使用改善的蝕刻製程的半導體結構的製備方法
TW202412171A (zh) 半導體結構的製造方法
CN107045974B (zh) 制造半导体器件的方法
TWI847474B (zh) 使用多層硬罩幕的半導體結構的製備方法
TWI847766B (zh) 具有介電襯墊的半導體結構
TW202349564A (zh) 具有錐形位元線的半導體結構
US11935749B2 (en) Method of manufacturing semiconductor structure
TWI744059B (zh) 半導體裝置的形成方法
US11882690B2 (en) Semiconductor structure having tapered bit line
US11895829B2 (en) Method of manufacturing semiconductor structure having tapered bit line
US20230411162A1 (en) Method of manufacturing semiconductor structure
US20240014040A1 (en) Method of manufacturing semiconductor structure using multi-layer hard mask
US8409938B2 (en) Method for fabricating semiconductor device
CN116741626A (zh) 一种半导体结构的制备方法及半导体结构
CN117098391A (zh) 半导体结构及其制备方法