CN117796160A - 电路板和具有该电路板的半导体封装 - Google Patents

电路板和具有该电路板的半导体封装 Download PDF

Info

Publication number
CN117796160A
CN117796160A CN202280053528.8A CN202280053528A CN117796160A CN 117796160 A CN117796160 A CN 117796160A CN 202280053528 A CN202280053528 A CN 202280053528A CN 117796160 A CN117796160 A CN 117796160A
Authority
CN
China
Prior art keywords
electrode
insulating layer
electrode portion
width
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053528.8A
Other languages
English (en)
Inventor
裵宰晩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority claimed from PCT/KR2022/008175 external-priority patent/WO2022260462A1/ko
Publication of CN117796160A publication Critical patent/CN117796160A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据实施例的电路板包括：具有上表面和下表面的绝缘层；以及穿过绝缘层的上表面和下表面的贯通电极，其中，所述贯通电极包括：第一电极部分，所述第一电极部分与绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向绝缘层的上表面减小；第二电极部分，所述第二电极部分设置在第一电极部分上并且具有第二倾斜，使得宽度朝向绝缘层的上表面增加；以及第三电极部分，所述第三电极部分设置在第一电极部分与第二电极部分之间并且具有不同于第一倾斜和第二倾斜的第三倾斜；其中，所述第一电极部分的最靠近第三电极部分的部分的宽度小于或等于第三电极部分的宽度，所述第二电极部分的最靠近第三电极部分的部分的宽度小于或等于第三电极部分的宽度。

Description

电路板和具有该电路板的半导体封装
技术领域
实施例涉及电路板和包括该电路板的半导体封装。
背景技术
随着电子部件的小型化、重量减轻和集成化的加快，电路的线宽已经小型化。特别地，由于半导体芯片的设计规则被集成在纳米级上，其上安装有半导体芯片的封装衬底或印刷电路板的电路线宽已经小型化到几微米或更小。
为了增加印刷电路板的电路集成度，即减小电路线宽，已经提出了各种方法。为了防止在镀铜之后用于形成图案的蚀刻步骤中的电路线宽损失，已经提出了半增材工艺(SAP)和改进的半增材工艺(MSAP)。
此后，在工业中已经使用了用于将铜箔嵌入绝缘层中以便实现精细电路图案的嵌入式迹线衬底(下文中称为“ETS”)方法。在ETS方法中，代替在绝缘层的表面上形成铜箔电路，铜箔电路以嵌入的形式制造在绝缘层中，因此没有由于蚀刻引起的电路损失，并且有利于使电路间距小型化。
同时，最近，为了满足无线数据业务的需求，已经努力开发改进的5G(第5代)通信系统或准5G通信系统。此处，5G通信系统使用超高频(mmWave)频带(亚6GHz、28GHz、38GHz或更高频率)来实现高数据传输速率。
另外，在5G通信系统中，为了在超高频频带中减少无线电波的路径损耗并增加无线电波的传输距离，已经开发了诸如波束成形、大规模多输入多输出(大规模MIMO)和阵列天线的集成技术。考虑到天线系统可能由数百个波长在频带内的有源天线组成，天线系统变得相对较大。
由于这种天线和AP模块被图案化或安装在印刷电路板上，因此印刷电路板上的低损耗非常重要。这意味着构成有源天线系统的多个衬底，即天线衬底、天线馈电衬底、收发器衬底和基带衬底，应该集成到一个紧凑单元中。
另一方面，这种电路板包括贯通电极。贯通电极可以执行各种功能，例如信号传输、散热和屏蔽功能。然而，当在厚度为300μm或更大的绝缘层中形成贯通电极时，传统电路板具有各种问题，例如空隙。
发明内容
技术问题
实施例提供了一种包括具有新颖结构的贯通电极的电路板和包括该电路板的半导体封装。
另外，实施例提供了一种包括具有至少三个侧面弯折部分的贯通电极的电路板和包括该电路板的半导体封装。
另外，实施例提供了一种能够增加通孔和贯通电极的中心区域的面积的电路板和包括该电路板的半导体封装。
所提出的实施例要解决的技术问题不限于上述技术问题，实施例所属领域的技术人员可以从以下描述提出的实施例中清楚地理解未提及的其他技术问题。
技术方案
根据实施例的电路板包括：绝缘层，所述绝缘层包括上表面和下表面；以及穿过所述绝缘层的上表面和下表面的贯通电极，其中，所述贯通电极包括：第一电极部分，所述第一电极部分与绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向绝缘层的上表面减小；第二电极部分，所述第二电极部分设置在所述第一电极部分上并且具有第二倾斜，使得宽度朝向所述绝缘层的上表面增加；以及第三电极部分，所述第三电极部分设置在所述第一电极部分与所述第二电极部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；其中，所述第一电极部分的最靠近所述第三电极部分的部分的宽度小于所述第三电极部分的宽度；其中，所述第二电极部分的最靠近所述第三电极部分的部分的宽度小于所述第三电极部分的宽度。
另外，根据实施例的电路板包括：绝缘层，所述绝缘层包括上表面和下表面；以及穿过上表面和下表面的通孔，其中，所述通孔包括：第一孔部分，所述第一孔部分与绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向绝缘层的上表面减小；第二孔部分，所述第二孔部分设置在所述第一孔部分上并且具有第二倾斜，使得宽度朝向绝缘层的上表面增加；以及第三孔部分，所述第三孔部分设置在所述第一孔部分与所述第二孔部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；其中，所述第一孔部分的最靠近所述第三孔部分的部分的宽度小于所述第三孔部分的宽度；其中，所述第二孔部分的最靠近所述第三孔部分的部分的宽度小于所述第三孔部分的宽度。
另外，电路板还包括穿过绝缘层并对应于通孔的贯通电极；其中，所述贯通电极包括：第一电极部分，所述第一电极部分对应于所述第一孔部分；第二电极部分，所述第二电极部分对应于所述第二孔部分；以及第三电极部分，所述第三电极部分对应于所述第三孔部分。
另外，电路板还包括：第一焊盘，所述第一焊盘设置在绝缘层的下表面并连接到所述第一电极部分；以及第二焊盘，所述第二焊盘设置在绝缘层的上表面并连接到所述第二电极部分。
另外，所述第一电极部分的最靠近所述第一焊盘的部分的宽度小于所述第一焊盘的宽度；其中，所述第二电极部分的最靠近所述第二焊盘的部分的宽度小于所述第二焊盘的宽度。
另外，所述第三电极部分的上表面的宽度在所述第三电极部分的下表面的宽度的95％至105％的范围内。
另外，所述第三倾斜垂直于绝缘层的上表面或下表面。
另外，所述第一电极部分和所述第二电极部分具有相对于所述第三电极部分相互对称的形状。
另外，所述第一倾斜和所述第二倾斜在不同的方向上倾斜。
另外，所述绝缘层的厚度为300μm或更大。
另外，所述绝缘层包括：第一绝缘部分，所述第一电极部分设置在所述第一绝缘部分中；第二绝缘部分，所述第二电极部分设置在所述第二绝缘部分中；以及第三绝缘部分，所述第三电极部分设置在所述第三绝缘部分中。
另外，第一至第三绝缘部分包括彼此相同的绝缘材料。
另外，所述绝缘材料包括预浸料。
另外，所述第一绝缘部分和所述第二绝缘部分中的每一个的厚度在所述第三绝缘部分的厚度的35％至65％的范围内。
另外，所述第一电极部分具有梯形形状，在所述梯形形状中，所述第一电极部分的下表面的宽度大于所述第一电极部分的上表面的宽度；其中，所述第二电极部分具有梯形形状，在所述梯形形状中，所述第二电极部分的下表面的宽度小于所述第二电极部分的上表面的宽度；其中，所述第三电极部分具有矩形形状，在所述矩形形状中，所述第三电极部分的下表面的宽度和所述第三电极部分的上表面的宽度相同。
同时，根据实施例的半导体封装包括：电路板，所述电路板包括安装焊盘；连接部分，所述连接部分设置在所述电路板的所述安装焊盘上；芯片，所述芯片设置在所述连接部分上；以及模制层，所述模制层用于模制芯片；其中，所述电路板包括：绝缘层，所述绝缘层包括上表面和下表面；以及贯通电极，所述贯通电极穿过绝缘层的上表面和下表面，其中，所述贯通电极包括：第一电极部分，所述第一电极部分与绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向所述绝缘层的上表面减小；第二电极部分，所述第二电极部分设置在所述第一电极部分上并且具有第二倾斜，使得宽度朝向所述绝缘层的上表面增加；以及第三电极部分，所述第三电极部分设置在所述第一电极部分与所述第二电极部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；其中，所述第一电极部分的最靠近所述第三电极部分的部分的宽度小于所述第三电极部分的宽度；其中，所述第二电极部分的最靠近所述第三电极部分的部分的宽度小于所述第三电极部分的宽度，其中，所述芯片包括在宽度方向上彼此间隔开设置的第一芯片和第二芯片，其中，所述第一芯片对应于中央处理器(CPU)，所述第二芯片对应于图形处理器(GPU)。
根据实施例的电路板包括：绝缘层，所述绝缘层包括上表面和下表面；以及贯通电极，所述贯通电极穿过所述绝缘层的上表面和下表面，其中，所述贯通电极包括：第一电极部分，所述第一电极部分与所述绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向所述绝缘层的上表面减小；第二电极部分，所述第二电极部分设置在所述第一电极部分上并且具有第二倾斜，使得宽度朝向所述绝缘层的上表面增加；以及第三电极部分，所述第三电极部分设置在所述第一电极部分与所述第二电极部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；其中，所述第一电极部分的最靠近所述第三电极部分的部分的宽度等于所述第三电极部分的宽度；其中，所述第二电极部分的最靠近所述第三电极部分的部分的宽度等于所述第三电极部分的宽度。
另一方面，根据另一实施例的电路板包括：绝缘层，所述绝缘层包括上表面和下表面；以及穿过上表面和下表面的通孔，其中，所述通孔包括：第一孔部分，所述第一孔部分与绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向绝缘层的上表面减小；第二孔部分，所述第二孔部分设置在所述第一孔部分上并且具有第二倾斜，使得宽度朝向绝缘层的上表面增加；以及第三孔部分，所述第三孔部分设置在所述第一孔部分与所述第二孔部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；其中，所述第三孔部分的宽度与所述第一孔部分和所述第二孔部分中具有最小宽度的区域的宽度相同。
另外，电路板还包括穿过所述绝缘层并对应于所述通孔的贯通电极；其中，所述贯通电极包括：第一电极部分，所述第一电极部分对应于所述第一孔部分；第二电极部分，所述第二电极部分对应于所述第二孔部分；以及第三电极部分，所述第三电极部分对应于所述第三孔部分。
另外，所述第三电极部分的上表面的宽度与所述第三电极部分的下表面的宽度相同，其中，所述第三电极部分的下表面的宽度与所述第一电极部分中具有最小宽度的区域的宽度相同，并且所述第三电极部分的上表面的宽度与所述第二电极部分中具有较小宽度的区域的宽度相同。
另外，所述绝缘层包括：第一区域，所述第一电极部分设置在所述第一区域中；第二区域，所述第二电极部分设置在所述第二区域中；第三区域，所述第三电极部分设置在所述第三区域中；其中，所述第三区域中的玻璃纤维的密度大于所述第一区域和所述第二区域中的每一个中的玻璃纤维的密度。
另外，所述绝缘层包括第一绝缘部分和在所述第一绝缘部分上的第二绝缘部分；其中，所述第一绝缘部分包括与所述绝缘层的下表面相邻的第1-1区域；以及与所述绝缘层的下表面相邻的第1-2区域；其中，所述第二绝缘部分包括与所述绝缘层的下表面相邻的第2-1区域；以及与所述绝缘层的上表面相邻的第2-2区域；其中，所述绝缘层的所述第一区域对应于所述第一绝缘部分的所述第1-1区域，所述绝缘层的所述第二区域对应于所述第二绝缘部分的所述第2-1区域，所述绝缘层的所述第三区域对应于所述第一绝缘部分的所述第1-2区域和所述第二绝缘部分的所述第2-1区域。
另外，所述电路板还包括：第一焊盘，所述第一焊盘设置在所述绝缘层的下表面并连接到所述第一电极部分；以及第二焊盘，所述第二焊盘设置在所述绝缘层的上表面并连接到所述第二电极部分。
另外，所述第一电极部分的最靠近所述第一焊盘的部分的宽度小于所述第一焊盘的宽度，所述第二电极部分的最靠近所述第二焊盘的部分的宽度小于所述第二焊盘的宽度。
另外，所述第三电极部分的上表面的宽度在所述第三电极部分的下表面的宽度的95％至105％的范围内。
另外，所述第三倾斜垂直于所述绝缘层的上表面或下表面。
另外，所述第一电极部分和所述第二电极部分具有相对于所述第三电极部分相互对称的形状。
另外，所述第一倾斜和所述第二倾斜在不同的方向上倾斜。
另外，所述绝缘层包括含有树脂和玻璃纤维的预浸料。
另外，所述第一电极部分具有梯形形状，在所述梯形形状中，所述第一电极部分的下表面的宽度大于所述第一电极部分的上表面的宽度，其中，所述第二电极部分具有梯形形状，在所述梯形形状中，所述第二电极部分的下表面的宽度小于所述第二电极部分的上表面的宽度，其中，所述第三电极部分具有矩形形状，在所述矩形形状中，所述第三电极部分的下表面的宽度和所述第三电极部分的上表面的宽度相同。
同时，根据实施例的半导体封装包括：电路板，所述电路板包括安装焊盘；连接部分，所述连接部分设置在所述电路板的所述安装焊盘上；芯片，所述芯片设置在所述连接部分上；以及模制层，所述模制层用于模制所述芯片；其中，所述电路板包括：绝缘层，所述绝缘层包括上表面和下表面；以及贯通电极，所述贯通电极穿过所述绝缘层的上表面和下表面，其中，所述贯通电极包括：第一电极部分，所述第一电极部分与所述绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向所述绝缘层的上表面减小；第二电极部分，所述第二电极部分设置在所述第一电极部分上并且具有第二倾斜，使得宽度朝向所述绝缘层的上表面增加；以及第三电极部分，所述第三电极部分设置在所述第一电极部分与所述第二电极部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；其中，所述第一电极部分的最靠近所述第三电极部分的部分的宽度等于所述第三电极部分的宽度；其中，所述第二电极部分的最靠近所述第三电极部分的部分的宽度等于所述第三电极部分的宽度，其中，所述芯片包括在宽度方向上彼此间隔开设置的第一芯片和第二芯片，其中，所述第一芯片对应于中央处理器(CPU)，所述第二芯片对应于图形处理器(GPU)。
有益效果
当在作为一定厚度或更厚(例如，300μm或更厚)的芯层的绝缘层中形成贯通电极时，实施例将绝缘层分成多个绝缘部分(例如，第一至第三绝缘部分)，因此，形成穿过各个绝缘部分的电极部分(例如，第一至第三电极部分)。另外，在通过柱镀覆工艺首先形成构成贯通电极的第三电极部分之后，通过分别在第三电极部分的下部部分和上部部分上形成第一电极部分和第二电极部分来形成实施例的最终贯通电极。即，在实施例中，通过应用柱镀覆方法首先形成对应于贯通电极中心的第三电极部分，然后分别在第三电极部分的下方和上方形成第一电极部分和第二电极部分。因此，实施例可以防止在贯通电极的电极部分中生成未填充的空的空间。因此，实施例防止了在贯通电极中出现诸如空隙或凹坑的问题，从而提高了贯通电极的物理可靠性和电可靠性。
另外，根据实施例，通过柱镀覆工艺形成第三电极部分，第三电极部分设置在构成贯通电极的多个电极部分的中心，因此上表面和下表面的宽度基本上相同。因此，与对照例的具有沙漏形状的贯通电极相比，实施例可以增加贯通电极的面积，因此可以使取决于贯通电极功能的效果达到最大。例如，当贯通电极具有信号屏蔽功能时，可以进一步改善信号屏蔽效果。例如，当贯通电极具有散热功能时，可以进一步改善散热效果。
此外，在实施例中，通过在绝缘层的中心区域中包括玻璃纤维的致密区域，玻璃纤维可以部分地暴露在通孔的中心区域中。另外，可以在覆盖通过通孔暴露的玻璃纤维的同时形成实施例的贯通电极。在这种情况下，暴露的玻璃纤维起到增加通孔内壁的粗糙度的作用，因此，当形成贯通电极时，可以改善绝缘层和贯通电极之间的接合力。因此，在实施例中，可以解决由于在电路板的各种使用环境中发生的翘曲而导致贯通电极与绝缘层分离的问题，因此可以提高电路板的物理可靠性和电可靠性。
附图说明
图1a是用于解释根据第一对照例的电路板的问题的视图。
图1b是用于解释根据第二对照例的电路板的问题的视图。
图2和图3是示出根据第一实施例的电路板的视图。
图4a是用于解释根据实施例的第一电极部分和第二电极部分的侧表面的倾斜的视图。
图4b是用于解释根据实施例的第三电极部分的侧表面的倾斜的视图。
图5是示出根据第二实施例的电路板的视图。
图6是示出根据第三实施例的电路板的视图。
图7是示出根据第四实施例的电路板的视图。
图8是用于解释图6的绝缘层的视图。
图9是用于解释在图6或图7中形成的贯通电极的视图。
图10是示出根据实施例的半导体封装的视图。
图11至图24是按工艺顺序示出图2所示的电路板的制造方法的视图。
具体实施方式
在下文中，将参考附图详细描述本公开内容的实施例。
然而，本公开内容的精神和范围不限于所描述的实施例的部分，可以以各种其他形式实现，并且在本公开内容的精神和范围内，可以选择性地组合和替换实施例的一个或多个元件。
另外，除非另有明确定义和描述，否则本公开内容的实施例中使用的术语(包括技术术语和科学术语)可以被解释为与本公开内容所属领域的普通技术人员通常理解的含义相同的含义，并且诸如在常用词典中定义的那些术语可以被解释为具有与其在相关领域的背景中的含义一致的含义。另外，在本公开内容的实施例中使用的术语用于描述实施例，而不旨在限制本公开内容。
在本说明书中，除非另有特别说明，单数形式还可以包括复数形式，并且在描述“A(和)、B和C中的至少一个(或多个)”时，可以包括在A、B和C中组合的所有组合中的至少一个。此外，在描述本公开内容的实施例的元件时，可以使用诸如第一、第二、A、B、a和b的术语。
这些术语仅用于将元件与其他元件区分开，并且这些术语不限制元件的本质、顺序或次序。另外，当元件被描述为“连接”、“耦合”或“连接”到另一元件时，它不仅可以包括该元件直接“连接”、“耦合”或“连接”到其他元件，而且还可以包括该元件通过该元件和其他元件之间的另一元件“连接”、“耦合”或“连接”。
另外，当描述形成或设置在每个元件的“在……上(上方)”或“在……下(下方)”时，“在……上(上方)”或“在……下(下方)”不仅可以包括两个元件彼此直接连接，还可以包括一个或多个其他元件形成或设置在两个元件之间。此外，当表示为“在……上(上方)”或“在……下(下方)”时，不仅可以包括基于一个元件的上部方向，还可以包括下部方向。
对照例(现有技术的结构和问题)
图1a是用于解释根据第一对照例的电路板的问题的视图，图1b是用于解释根据第二对照例的电路板的问题的视图。
在下文中，将参考图1a至1b描述根据对照例的电路板的问题。
在解释对照例之前，需要电路板的高密度以及电子器件的高功能化和半导体器件的高集成度。因此，电路板具有多层结构。
应用这种多层电路板的产品组包括倒装芯片球栅阵列(FCBGA)和倒装芯片规模封装(FCCSP)。并且，应用于FCBGA或FCCSP的电路板包括芯层。此外，芯层具有300μm或更大的厚度以实现多层堆积。此外，在芯层中形成贯通电极，用于导通各层的电路图案。可以通过用导电材料填充穿过芯层的上表面和下表面的通孔来形成贯通电极。然而，如上所述的芯层具有300μm或更大的厚度，因此形成对照例的通孔和/或贯通电极的工艺具有以下问题。
如图1a的(a)所示，在第一对照例中，制备用作芯层的绝缘层10。在这种情况下，绝缘层10的厚度(t)可以是300μm或更大。
在第一对照例中，可以通过激光加工在绝缘层10中形成通孔。此时，由于绝缘层10具有300μm或更大的厚度(t)，因此难以仅在绝缘层10的一侧上加工通孔。因此，通常，当使用激光在诸如芯层的绝缘层10中形成通孔时，分别执行在绝缘层10的上表面和下表面形成通孔的工艺。
例如，当通过激光加工在绝缘层10中形成通孔时，执行在绝缘层10的上表面形成通孔的第一孔部分以对应于通孔的目标尺寸的工艺，以及在绝缘层10的下表面形成连接到通孔的第一孔部分的第二孔部分的工艺。
然而，如图1a的(b)中所示，当如上所述的第一孔部分11和第二孔部分12形成为对应于目标尺寸时，由于第一孔部分11和第二孔部分12彼此不连接而发生不贯通问题。
因此，在第一对照例中，如图1a的(c)中，第一孔部分和第二孔部分所形成的尺寸大于通孔的目标尺寸，以便解决不贯通问题。然而，当执行这样的工艺时，通孔具有大于目标尺寸的宽度W1。因此，在第一对照例中，存在难以将通孔和通过填充通孔而形成的贯通电极的尺寸调节到期望的目标尺寸的问题。此外，当执行用导电材料填充通孔的内部的工艺时，由于通孔的尺寸增加，发生诸如空隙(通孔的一部分未被填充的现象)或凹坑(贯通电极的上表面或下表面凹陷的现象)的镀覆问题。
此外，如图1b的(a)和(b)中所示，第二对照例使用CNC(计算机数控)钻而不是激光在绝缘层10中形成通孔20。在使用CNC钻的情况下，通孔20具有与上表面和下表面的宽度相同的宽度。并且，第二对照例的通孔20填充有导电材料以形成贯通电极。在这种情况下，第二对照例的通孔20具有上表面和下表面的宽度相同的柱状形状。然而，与具有沙漏形状的图1a的通孔不同，通孔20不包括镀覆桥(bridge)。因此，存在难以将导电材料均匀地填充在通孔20中的问题。例如，如图1b的(c)所示，在通孔20中形成的第一贯通电极30的镀覆在通孔的外侧而不是通孔20的中心处完成。因此，存在中心具有未镀覆的空的空间31的问题。例如，形成在通孔20中的第二贯通电极40的问题在于，上表面和下表面包括具有弯曲表面(例如，朝向中心凹入的弯曲表面)而不是平坦表面的凹坑部分。为了解决这个问题，以孔堵塞方法填充第二对照例的通孔20的内部。然而，孔堵塞方法包括多个镀覆工艺和孔堵塞工艺，因此存在镀覆工艺延长的问题。此外，孔堵塞工艺的问题在于，使用制板执行孔堵塞，通孔内部的一部分未被填充。在这种情况下，孔堵塞工艺是使用铜填充通孔的一部分并使用填料填充剩余部分的方法。然而，填料由与构成绝缘层10的预浸料和铜不同的材料制成。因此，使用孔堵塞方法制造的电路板具有由于预浸料、铜和填料之间的热膨胀系数差异而容易变形的结构，因此容易破裂。
因此，实施例能够在形成于厚度为300μm或更大的芯层中的通孔中形成具有提高的电可靠性和物理可靠性的贯通电极。例如，实施例提供了一种包括具有新颖结构的贯通电极的电路板和包括该电路板的半导体封装。
电子设备
在描述实施例之前，半导体封装可以包括在电子设备中，该半导体封装具有芯片安装在实施例的电路板上的结构。
在这种情况下，电子设备包括主板(未示出)。主板可以物理和/或电连接到各种部件。例如，主板可以连接到实施例的半导体封装。各种芯片可以安装在半导体封装上。广泛地，诸如易失性存储器(例如DRAM)、非易失性存储器(例如，ROM)和闪存的存储器芯片，诸如中央处理器(例如CPU)、图形处理器(例如GPU)、数字信号处理器、加密处理器、微处理器和微控制器的应用处理器芯片，以及诸如模数转换器和ASIC(专用IC)的逻辑芯片可以安装在半导体封装上。
此外，实施例提供了一种半导体封装，其能够在一个衬底上安装至少两种不同类型的芯片，同时减小连接到电子设备的主板的半导体封装的厚度。
在这种情况下，电子设备可以包括智能电话、个人数字助理、数字摄像机、数字静态相机、网络系统、计算机、监视器、平板电脑、膝上型电脑、上网本、电视、视频游戏、智能手表、汽车等。然而，实施例不限于此，并且可以是除了这些之外的任何其他处理数据的电子设备。
第一实施例的电路板
图2和图3是示出根据第一实施例的电路板的视图。具体地，图2是用于解释根据实施例的电路板中的芯层的整体结构的视图，图3是用于详细解释根据第一实施例的芯层中包括的贯通电极的结构的视图。
如图2和图3所示，电路板包括绝缘层110、贯通电极120、第一图案层130和第二图案层140。
实施例的电路板可以具有多层结构。例如，实施例的电路板可以包括多个绝缘层。然而，图2和图3可以示出具有多层结构的电路板中的芯层。另外，实施例的贯通电极120可以形成为穿过作为芯层的绝缘层110。
绝缘层110可以是芯层。例如，绝缘层110可以包括预浸料。绝缘层110可以增加电路板的物理强度以改善翘曲性。
实施例的绝缘层110的预浸料可以通过用环氧树脂浸渍织物片(例如用玻璃纱编织的玻璃织物)形式的纤维层，然后进行热压而形成。然而，实施例不限于此，构成绝缘层110的预浸料可以包括以碳纤维纱编织的织物片形式的纤维层。
具体地，绝缘层110可以包括树脂和设置在树脂中的增强纤维。树脂可以是环氧树脂，但不限于此。树脂不特别限于环氧树脂，例如，分子中可以包括一个或多个环氧基，或者可替换地，可以包括两个或更多个环氧基，或者可替换地，可以包括四个或更多个环氧基。另外，绝缘层110的树脂可以包括萘基，例如，可以是芳族胺型，但不限于此。例如，树脂可以包括双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、烷基苯酚酚醛清漆型环氧树脂、联苯型环氧树脂、芳烷基型环氧树脂、双环戊二烯型环氧树脂、萘型环氧树脂、萘酚型环氧树脂、苯酚和具有酚羟基的芳族醛的缩合物的环氧树脂、联苯芳烷基型环氧树脂、芴型环氧树脂、黄嘌呤型环氧树脂、三缩水甘油基异氰脲酸酯、橡胶改性型环氧树脂和磷基环氧树脂等。可包括萘基环氧树脂、双酚A型环氧树脂、苯酚酚醛环氧树脂、甲酚酚醛环氧树脂、橡胶改性型环氧树脂和磷基环氧树脂。另外，增强纤维可以包括玻璃纤维、碳纤维、芳纶纤维(例如，芳纶基有机材料)、尼龙、氧化硅基无机材料或氧化钛基无机材料。增强纤维可以布置在树脂中以在平面方向上彼此交叉。
同时，可以使用玻璃纤维、碳纤维、芳纶纤维(例如，芳纶基有机材料)、尼龙、氧化硅基无机材料或氧化钛基无机材料。
实施例的绝缘层110可以被分成多个部分。例如，绝缘层110可在厚度方向上包括第一绝缘部分111、第二绝缘部分112和第三绝缘部分113。此处，尽管绝缘层110包括第一绝缘部分111、第二绝缘部分112和第三绝缘部分113，但是它可以基本上构成一个绝缘层。
例如，绝缘层110包括上表面TS和下表面BS。另外，第一图案层130和第二图案层140可以分别设置在绝缘层110的下表面BS和上表面TS。此处，绝缘层110的下表面BS可以表示第一绝缘部分111的下表面、第二绝缘部分112的下表面和第三绝缘部分113的下表面中的任何一个。另外，绝缘层110的上表面TS可以表示第一绝缘部分111的上表面、第二绝缘部分112的上表面和第三绝缘部分113的上表面中的任何一个。具体地，绝缘层110的下表面BS可以表示第一绝缘部分111的下表面。另外，绝缘层110的上表面TS可以表示第二绝缘部分112的上表面。
另外，一个绝缘层110基本上由第一绝缘部分111、第二绝缘部分112和第三绝缘部分113构成可以表示在除了第一绝缘部分111的下表面和第二绝缘部分112的上表面之外的其他表面上没有形成图案层。例如，图案层可以不形成在第一绝缘部分111的上表面、第二绝缘部分112的下表面以及第三绝缘部分113的上表面和下表面。
绝缘层110的厚度T可以为300μm或更大。绝缘层110的厚度T可以为350μm或更大。绝缘层110的厚度T可以为400μm或更大。即，绝缘层110是芯层，因此可以具有至少300μm或更大的厚度，以便在封装工艺中改善电路板的翘曲性，同时增加电路板的物理刚性。并且，在实施例中，如上所述，当绝缘层110的厚度T为300μm或更大时，绝缘层110被分成三个绝缘部分。具体地，在实施例中，当绝缘层110的厚度T为300μm或更大时，绝缘层110被分成三个部分，以便提高穿过其中的贯通电极120的物理可靠性和电可靠性。然而，实施例不限于此，即使当绝缘层110的厚度T小于300μm时，它也被分成三个部分，因此，可以形成包括穿过三个绝缘部分中的每一个的第一至第三电极部分(稍后描述)的贯通电极120。然而，当实施例的绝缘层110具有300μm或更大的厚度时，绝缘层110被分成多个绝缘部分并且在多个绝缘部分中形成贯通电极120的效果达到最大。因此，在下面的描述中，假设绝缘层110具有300μm或更大的厚度T。
构成绝缘层110的第一绝缘部分111、第二绝缘部分112和第三绝缘部分113可以具有不同的厚度。例如，第一绝缘部分111可以具有比第三绝缘部分113更小的厚度。例如，第二绝缘部分112可以具有比第三绝缘部分113更小的厚度。另外，第一绝缘部分111和第二绝缘部分112的厚度可以彼此对应。
第一绝缘部分111可以具有在75μm至150μm的范围内的第一厚度T1。例如，第一绝缘部分111可以具有在80μm至130μm的范围内的第一厚度T1。例如，第一绝缘部分111可以具有在90μm至120μm的范围内的第一厚度T1。当第一绝缘部分111的厚度小于75μm时，失去了将绝缘层110分成三个绝缘部分的意义。即，当第一绝缘部分111的厚度小于75μm时，即使没有将下面描述的贯通电极120分成多个电极部分，贯通电极的物理可靠性和电可靠性也不会出现问题。例如，当第一绝缘部分111的厚度小于75μm时，第二绝缘部分112或第三绝缘部分113的厚度相应地增加，因此，形成在第二绝缘部分112或第三绝缘部分113中的电极部分的电可靠性或物理可靠性可能出现问题。当第一绝缘部分111的厚度超过150μm时，穿过第一绝缘部分111的贯通电极120的第一电极部分121的电可靠性或物理可靠性存在问题(例如，可能出现空隙或凹坑)。例如，当第一绝缘部分111的厚度超过150μm时，可能存在穿过第一绝缘部分111的第一电极部分121包括空隙或凹坑的问题。
第二绝缘部分112可以具有对应于第一绝缘部分111的第二厚度T2。例如，第二绝缘部分112可以具有在75μm至150μm的范围内的第二厚度T2。例如，第二绝缘部分112可以具有在80μm至130μm的范围内的第二厚度T2。例如，第二绝缘部分112可以具有在90μm至120μm的范围内的第二厚度T2。当第二绝缘部分112的厚度小于75μm时，第一绝缘部分111或第三绝缘部分113的厚度相应地增加，因此，形成在第一绝缘部分111或第三绝缘部分113上的电极部分的电可靠性或物理可靠性可能出现问题。当第二绝缘部分112的厚度超过150μm时，穿过第二绝缘部分112的贯通电极120的第二电极部分122的电可靠性或物理可靠性存在问题(例如，可能出现空隙或凹坑)。当第二绝缘部分112的厚度超过150μm时，可能存在穿过第二绝缘部分112的第二电极部分122包括空隙或凹坑的问题。
第三绝缘部分113可以具有大于第一绝缘部分111的第一厚度T1或第二绝缘部分112的第二厚度T2的第三厚度T3。例如，第三绝缘部分113可以具有在150μm至300μm的范围内的第三厚度T3。例如，第三绝缘部分113可以具有在165μm至280μm的范围内的第三厚度T3。例如，第三绝缘部分113可以具有在180μm至250μm的范围内的第三厚度T3。当第三绝缘部分113的厚度小于150μm时，第一绝缘部分111或第二绝缘部分112的厚度相应地增加，因此，空隙或凹坑可能包括在穿过第一绝缘部分111或第二绝缘部分112的第一电极部分121或第二电极部分122中。此外，当第三绝缘部分113的厚度超过300μm时，形成穿过第三绝缘部分113的第三电极部分123的工艺数量可能增加。例如，当第三绝缘部分113的厚度超过300μm时，第三电极部分123的厚度也超过300μm，因此，存在的问题是，为了形成厚度超过300μm的第三电极部分123，必须进行多个镀覆工艺。具体地，通过柱镀覆工艺形成第三电极部分123。在这种情况下，可以通过一个镀覆工艺形成的与第三电极部分123相对应的柱的厚度约为300μm。因此，当第三电极部分123的厚度超过300μm时，必须执行多个柱镀覆工艺，从而使制造过程复杂化。
同时，第一绝缘部分111、第二绝缘部分112和第三绝缘部分113的厚度由绝缘层110的厚度T确定。因此，第一绝缘部分111和第二绝缘部分112中的每一个的厚度可以在第三绝缘部分113的厚度的35％至65％的范围内。例如，第一绝缘部分111和第二绝缘部分112中的每一个的厚度可以是第三绝缘部分113的厚度的38％至62％。例如，第一绝缘部分111和第二绝缘部分112中的每一个的厚度可以在第三绝缘部分113的厚度的40％至58％的范围内。并且，当第一绝缘部分111和第二绝缘部分112中的每一个的厚度在第三绝缘部分113的厚度的35％至65％的范围之外时，可能出现物理可靠性或电可靠性问题。
实施例的电路板包括穿过绝缘层110的贯通电极120。例如，贯通电极120包括穿过第一绝缘部分111的第一电极部分121、穿过第二绝缘部分112的第二电极部分122和穿过第三绝缘部分113的第三电极部分123。
具体地，第一电极部分121与绝缘层110的下表面BS相邻设置，并且可以具有第一倾斜，使得宽度朝向绝缘层110的上表面TS逐渐减小。第一倾斜可以表示第一电极部分121的侧表面相对于绝缘层110的下表面BS的倾斜。可替换地，第一倾斜可以表示第一电极部分121的侧表面相对于绝缘层110的上表面TS的倾斜。
此外，第二电极部分122可以设置在第一电极部分121上。例如，第二电极部分122可以与绝缘层110的上表面TS相邻设置。第二电极部分122可以具有第二倾斜，使得宽度朝向绝缘层110的上表面TS逐渐增加。即，第二电极部分122可以具有与第一电极部分121的第一倾斜不同的第二倾斜。第二倾斜可以表示第二电极部分122的侧表面相对于绝缘层110的下表面的倾斜。可替换地，第二倾斜可以表示第二电极部分122的侧表面相对于绝缘层110的上表面的倾斜。
即，第一电极部分121的侧表面相对于绝缘层110的下表面BS的第一倾斜可以不同于第二电极部分122的侧表面相对于绝缘层110的下表面BS的第二倾斜。另外，第一电极部分121的侧表面相对于绝缘层110的上表面TS的第一倾斜可以不同于第二电极部分122的侧表面相对于绝缘层110的上表面TS的第二倾斜。
第三电极部分123可以设置在第一电极部分121和第二电极部分122之间。第三电极部分123可以具有与第一电极部分121的第一倾斜和第二电极部分122的第二倾斜不同的第三倾斜。第三倾斜可以表示第三电极部分123的侧表面相对于绝缘层110的下表面BS的倾斜。可替换地，第三倾斜可以表示第三电极部分123的侧表面相对于绝缘层110的上表面TS的倾斜。
总之，第三电极部分123的侧表面相对于绝缘层110的下表面BS的第三倾斜可以不同于第一电极部分121的侧表面相对于绝缘层110的下表面BS的第一倾斜和第二电极部分122的侧表面相对于绝缘层110的下表面BS的第二倾斜。另外，第三电极部分123的侧表面相对于绝缘层110的上表面TS的第三倾斜可以不同于第一电极部分121的侧表面相对于绝缘层110的上表面TS的第一倾斜和第二电极部分122的侧表面相对于绝缘层110的上表面TS的第二倾斜。
因此，根据实施例的贯通电极120的侧表面可以包括多个弯折部分。例如，贯通电极120的侧表面可以包括形成在第一电极部分121和第三电极部分123之间的边界处的第一弯折部分以及形成在第二电极部分122和第三电极部分123之间的边界处的第二弯折部分。
同时，如上所述的贯通电极120的第一电极部分121、第二电极部分122和第三电极部分123可以形成为穿过绝缘层110的各个绝缘部分。
例如，绝缘层110可以包括其中设置有贯通电极120的通孔TH。
具体地，绝缘层110的第一绝缘部分111可以包括其中设置有第一电极部分121的通孔TH的第一孔部分TH1。另外，第一孔部分TH1可以具有与第一电极部分121对应的形状。例如，第一孔部分TH1可以与绝缘层110的下表面相邻设置，并且宽度可朝向绝缘层110的上表面TS逐渐减小。例如，第一孔部分TH1的内壁可以具有与第一电极部分121的第一倾斜对应的倾斜。
此外，绝缘层110的第二绝缘部分112可以包括其中设置有第二电极部分122的通孔TH的第二孔部分TH2。另外，第二孔部分TH2可以具有与第二电极部分122对应的形状。例如，第二孔部分TH2可以与绝缘层110的上表面相邻设置，并且宽度可朝向绝缘层110的上表面TS逐渐增加。例如，第二孔部分TH2的内壁可以具有与第二电极部分122的第二倾斜对应的倾斜。
此外，绝缘层110的第三绝缘部分113可以包括其中设置有第三电极部分123的通孔TH的第三孔部分TH3。另外，第三孔部分TH3可以具有与第三电极部分123对应的形状。例如，第三孔部分TH3可以设置在第一孔部分TH1和第二孔部分TH2之间，并且可以具有与第一孔部分TH1和第二孔部分TH2不同的倾斜。例如，第三孔部分TH3的内壁可以具有与第三电极部分123的第三倾斜对应的倾斜。
同时，第一孔部分TH1和第二孔部分TH2可以是形成在第一绝缘部分111和第二绝缘部分112中的加工孔、激光加工孔和化学加工孔中的一个，以便布置第一电极部分121和第二电极部分122。另外，可以通过用导电材料填充第一孔部分TH1和第二孔部分TH2的内部来形成第一电极部分121和第二电极部分122。例如，可以通过镀覆工艺填充第一孔部分TH1和第二孔部分TH2的内部。即，第一孔部分TH1和第二孔部分TH2可以通过任何一种处理方法形成，例如机械处理、激光处理和化学处理。当通过机械处理形成通孔时，可以使用诸如铣削、钻孔和布线的方法，当通过激光处理形成通孔时，可以使用UV或CO2激光方法，当通过化学处理形成通孔时，可以使用含有氨基硅烷、酮等的化学品。因此，第一绝缘部分111和第二绝缘部分112可被打开。
同时，激光处理是一种将光能集中在表面上以熔化并蒸发材料的一部分以呈现期望的形状的切割方法，因此，可以容易地通过计算机程序处理复杂的形成物，甚至可以处理难以通过其他方法切割的复合材料。此外，激光处理具有至少0.005mm的切割直径，并且具有宽范围的可能厚度。作为激光处理钻头，优选使用YAG(钇铝石榴石)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是可以处理铜箔层和绝缘层两者的激光器，而CO2激光器是仅可以处理绝缘层的激光器。
因此，填充在第一孔部分TH1中的第一电极部分121可以具有梯形形状，在该梯形形状中，上表面的宽度W1小于下表面的宽度W2，填充在第二孔部分TH2中的第二电极部分122可以具有梯形形状，在该梯形形状中，上表面的宽度W3大于下表面的宽度W4。例如，第一电极部分121和第二电极部分122可以具有相对于第三电极部分123相互对称的形状，但是实施例不限于此。
同时，与第一孔部分TH1和第二孔部分TH2不同，第三孔部分TH3可以由第三电极部分123形成。例如，在实施例的电路板中，在形成第三电极部分123的状态下，围绕第三电极部分123设置第三绝缘部分113。因此，第三绝缘部分113可以具有与第三电极部分123对应的第三孔部分TH3。
因此，第一孔部分TH1和第二孔部分TH2是第一绝缘部分111和第二绝缘部分112的开口部分，以形成第一电极部分121和第二电极部分122。另外，第三孔部分TH3是通过将第三绝缘部分113布置在已经完成的第三电极部分123周围而形成的部分。在这种情况下，通过柱镀覆工艺形成第三电极部分123，因此，下表面宽度W5和上表面宽度W6可以基本相同。例如，第三电极部分123的上表面宽度W6可以在第三电极部分123的下表面宽度W5的95％至105％的范围内。
同时，第一电极部分121的最靠近第三电极部分123的部分的宽度可以小于第三电极部分123的宽度。例如，第一电极部分121的上表面宽度W1可以小于第三电极部分123的下表面宽度W5或上表面宽度W6。
此外，第二电极部分122的最靠近第三电极部分123的部分的宽度可以小于第三电极部分123的宽度。例如，第二电极部分122的下表面宽度W4可以小于第三电极部分123的上表面宽度W6或下表面宽度W5。
相应地，第一孔部分TH1的最靠近第三孔部分TH3的部分的宽度可以小于第三孔部分TH3的宽度。另外，第二孔部分TH2的最靠近第三孔部分TH3的部分的宽度可以小于第三孔部分TH3的宽度。
同时，在实施例中，第一图案层130设置在绝缘层110的下表面BS，并且第二图案层140设置在绝缘层110的上表面TS。第一图案层130和第二图案层140可以包括连接到贯通电极120的至少一个焊盘和连接到焊盘的迹线。例如，第一图案层130可以包括连接到贯通电极120的下表面(例如，第一电极部分121的下表面)的第一焊盘。例如，第二图案层140可以包括连接到贯通电极120的上表面(例如，第二电极部分122的上表面)的第二焊盘。
第一图案层130的第一焊盘的宽度可以大于第一电极部分121的宽度。例如，第一图案层130的第一焊盘的宽度可以大于第一电极部分121的下表面宽度W2。因此，在实施例中，第一图案层130的第一焊盘被设置为完全覆盖第一电极部分121的下表面，因此，可以改善第一焊盘的功能(例如，信号传输、散热或屏蔽)的可靠性(例如，信号传输性、散热性和屏蔽性)。
第二图案层140的第二焊盘的宽度可以大于第二电极部分122的宽度。例如，第二图案层140的第二焊盘的宽度可以大于第二电极部分122的上表面宽度W3。因此，在实施例中，第二图案层140的第二焊盘被设置为完全覆盖第二电极部分122的上表面，因此，可以改善第二焊盘的功能(例如，信号传输、散热或屏蔽)的可靠性(例如，信号传输性、散热性和屏蔽性)。
第一图案层130和第二图案层140可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)的至少一种金属材料形成。
另外，第一图案层130和第二图案层140可以由包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的具有优异接合强度的至少一种金属材料的膏或焊膏形成。优选地，第一图案层130和第二图案层140可以由铜(Cu)形成，铜(Cu)具有高导电性并且相对便宜。
第一图案层130和第二图案层140可以使用增材工艺、减材工艺、MSAP(改进的半增材工艺)和SAP(半增材工艺)方法形成，这是可行的典型印刷电路板制造工艺，并且在本文中将省略其详细描述。
如上所述，在实施例中，绝缘层110是具有预定厚度或更大(例如，300μm或更大)的芯层，当贯通电极120形成在绝缘层110中时，绝缘层110由多个绝缘部分(例如，第一至第三绝缘部分)形成，并且因此形成穿过相应绝缘部分的电极部分(例如，第一至第三电极部分)。因此，在实施例中，可以防止在贯通电极120中出现诸如空隙或凹坑的问题，从而提高贯通电极120的物理可靠性和电可靠性。另外，在实施例中，通过柱镀覆工艺形成第三电极部分123，第三电极部分123设置在构成贯通电极120的多个电极部分中的中心，因此，第三电极部分123具有上表面宽度和下表面宽度基本相同的形状。因此，在实施例中，与对照例中具有沙漏形状的贯通电极相比，贯通电极的面积可以增加，因此，取决于贯通电极功能的效果可以达到最大。例如，当贯通电极具有信号屏蔽功能时，可以进一步改善信号屏蔽效果。例如，当贯通电极具有散热功能时，可以进一步改善散热效果。
另外，在实施例中，可能会增加第一电极部分121和第二电极部分122的宽度，而不是第三电极部分123的宽度。然而，当第一电极部分121和第二电极部分122的宽度增加时，第一图案层130或第二图案层140的布置空间减小，相应地，电路图案的密度可能减小，因此，电路板的宽度方向或长度方向上的体积可能会增加。另一方面，在实施例中，即使第三电极部分123的宽度增加，第一图案层130或第二图案层140的宽度也完全不受影响。这是因为当第三电极部分123设置在绝缘层110的中心时，不存在与第三电极部分123在长度方向或宽度方向(图中的水平方向)上间隔开的图案层。
在下文中，将描述根据实施例的第一电极部分121、第二电极部分122和第三电极部分123的第一至第三倾斜。在这种情况下，其中设置有第一电极部分121、第二电极部分122和第三电极部分123的第一孔部分TH1、第二孔部分TH2和第三孔部分TH3的各个内壁的倾斜可以分别对应于第一电极部分121、第二电极部分122和第三电极部分123的第一至第三倾斜。
图4a是用于解释根据实施例的第一电极部分和第二电极部分的侧表面的倾斜的视图，图4b是用于解释根据实施例的第三电极部分的侧表面的倾斜的视图。
在下文中，将参考图4a和4b描述第一电极部分121、第二电极部分122和第三电极部分123的每一侧的倾斜。
第一电极部分121、第二电极部分122和第三电极部分123的侧表面的第一至第三倾斜可以是相对于绝缘层110的上表面TS的倾斜，或者可以是相对于绝缘层110的下表面BS的倾斜。
如图4a的(a)所示，第一电极部分121的侧表面可以相对于绝缘层110的上表面TS具有第一倾斜。例如，绝缘层110的上表面TS与具有第一倾斜的第一电极部分121的侧表面之间的内角θ1可以是锐角。
可替换地，如图4a的(b)所示，第二电极部分122的侧表面可以相对于绝缘层110的上表面TS具有与第一倾斜不同的第二倾斜。例如，绝缘层110的上表面TS与具有第二倾斜的第二电极部分122的侧表面之间的内角θ2可以是钝角。
同时，如图4a的(c)所示，第一电极部分121的侧表面可以相对于绝缘层110的下表面BS具有第一倾斜。例如，绝缘层110的下表面BS与具有第一倾斜的第一电极部分121的侧表面之间的内角θ3可以是钝角。
可替换地，如图4a的(d)所示，第二电极部分122的侧表面可以相对于绝缘层110的下表面BS具有与第一倾斜不同的第二倾斜。例如，绝缘层110的下表面BS与具有第二倾斜的第二电极部分122的侧表面之间的内角θ4可以是锐角。
同时，如图4b所示，第三电极部分123可以具有与第一电极部分121的第一倾斜和第二电极部分122的第二倾斜不同的第三倾斜。
第三倾斜可以表示第三电极部分123的侧表面相对于绝缘层110的上表面TS的倾斜，或者可替换地可以表示第三电极部分123的侧表面相对于绝缘层110的下表面BS的倾斜。
具体地，第三电极部分123的侧表面可以相对于绝缘层110的上表面TS具有与第一倾斜和第二倾斜不同的第三倾斜。例如，绝缘层110的上表面TS与具有第三倾斜的第三电极部分123的侧表面之间的内角θ5可以是直角。例如，绝缘层110的下表面BS与具有第三倾斜的第三电极部分123的侧表面之间的内角θ6可以是直角。
第二实施例的电路板-
图5是示出根据第二实施例的电路板的视图。
图5的电路板可以表示包括图2和图3的电路板作为芯层的电路板。
例如，电路板可以包括图2和图3的电路板作为芯层。
即，电路板可以具有基于绝缘层的数量的三层结构。然而，实施例不限于此，电路板可以具有两层结构，或者可替换地，电路板可以具有四层或更多层。
另外，具有多层结构的电路板可以包括图2的绝缘层110作为用作芯层的第一绝缘层110。另外，第一绝缘层110可以包括如上所述的第一至第三绝缘部分111、112和113。
另外，电路板可以包括穿过第一绝缘层110的贯通电极120。另外，贯通电极120可以包括穿过各个绝缘部分的第一电极部分121、第二电极部分122和第三电极部分123。
另外，第一图案层130可以设置在第一绝缘层110的下表面，第二图案层140可以设置在第一绝缘层110的上表面。
此外，电路板可以包括设置在第一绝缘层110下方的第二绝缘层150。在这种情况下，第二绝缘层150可以表示设置在具有多层结构的电路板的最下侧的最下绝缘层。例如，当电路板具有四层或更多层时，至少一个绝缘层(未示出)和图案层(未示出)可以另外设置在第一绝缘层110和第二绝缘层150之间。
另外，电路板可以包括穿过第二绝缘层150的第二贯通电极155和设置在第二绝缘层150的下表面的第三图案层160。
另外，电路板可以包括设置在第一绝缘层110上的第三绝缘层170。第三绝缘层170可以表示设置在具有多层结构的电路板的最上侧的最上绝缘层。例如，当电路板具有四层或更多层时，至少一个绝缘层(未示出)和图案层160可以另外设置在第一绝缘层110和第三绝缘层170之间。
另外，电路板可以包括穿过第三绝缘层170的第三贯通电极175和设置在第三绝缘层170的上表面的第四图案层180。
此外，电路板可以包括第一保护层190和第二保护层195。第一保护层190和第二保护层195可以实质上被称为绝缘层，但是被称为保护层以将它们与绝缘层110区分开。
第一保护层190可以设置在第二绝缘层150的下表面，并且可以包括暴露第三图案层160的下表面的一部分的开口(未示出)。另外，第二保护层195可以设置在第三绝缘层170的上表面，并且可以包括暴露第四图案层180的上表面的一部分的开口(未示出)。第一保护层190和第二保护层195可以是保护第二绝缘层150的下表面和第三绝缘层170的上表面的阻焊剂，但不限于此。
第三和第四实施例的电路板-
图6是示出根据第三实施例的电路板的视图，图7是示出根据第四实施例的电路板的视图，图8是用于解释图6的绝缘层的视图，图9是用于解释在图6或图7中形成的贯通电极的视图。
参考图6至图9，电路板可以包括绝缘层1110、贯通电极1120、第一图案层1130和第二图案层1140。
绝缘层1110可以是芯层。在本实施例中，尽管示出了芯层1110可以具有与绝缘层1110相同的配置，但是实施例不限于此，绝缘层1110还可以包括除了芯层1110之外的配置。
例如，绝缘层1110可以包括预浸料。
可以将实施例的绝缘层1110分成多个区域。例如，可以在厚度方向上将绝缘层1110分成第一区域1111、第二区域1112和第三区域1113。为此，可以在厚度方向上将绝缘层1110分成多个部分。然而，当将实施例中的绝缘层1110分成多个部分时，这仅用于在厚度方向上将绝缘层1110分成多个区域，并且绝缘层1110可以实质上由一个绝缘层组成。
例如，可以在厚度方向上将绝缘层1110分成至少三个区域。另外，绝缘层1110的三个区域中所包括的玻璃纤维的密度可以彼此不同。
例如，绝缘层1110包括上表面TS和下表面BS。另外，第一图案层1130和第二图案层1140可以分别设置在绝缘层1110的下表面BS和上表面TS。此外，可以将绝缘层1110分成与绝缘层1110的下表面BS相邻的第一区域1111、与绝缘层1110的上表面TS相邻的第二区域1112以及位于第一区域1111和第二区域1112之间的第三区域1113。
另外，第一区域1111中的玻璃纤维的密度可以与第三区域1113中的玻璃纤维的密度不同。此外，第二区域1112中的玻璃纤维的密度可以与第三区域1113中的玻璃纤维的密度不同。例如，绝缘层1110的第三区域1113中的玻璃纤维的密度可以大于第一区域1111和第二区域1112的每一个中的玻璃纤维的密度。
此时，第一区域1111、第二区域1112和第三区域1113的厚度可以彼此不同。因此，绝缘层1110的第一区域1111中的玻璃纤维的重量％和第二区域1112中的玻璃纤维的重量％的每一个可以小于绝缘层1110的第三区域1113中的玻璃纤维的重量％。
例如，在实施例中，如图6所示，第一玻璃纤维1111-1可以包括在绝缘层1110的第一区域1111中，第二玻璃纤维1112-1可以包括在绝缘层1110的第二区域1112中，第三玻璃纤维1113-1可以包括在绝缘层1110的第三区域1113中。在这种情况下，第三玻璃纤维1113-1的重量％可以大于第一玻璃纤维1111-1的重量％和第二玻璃纤维1112-1的重量％的每一个。
可替换地，在实施例中，如图7所示，玻璃纤维可以不包括在绝缘层1110的第一区域1111和第二区域1112中，玻璃纤维可以集中或致密地包括在绝缘层1110的第三区域1113中。
总之，在实施例中，可以在厚度方向上将绝缘层1110分成第一区域1111、第二区域1112和第三区域1113，并且在这种情况下，可以包括其中玻璃纤维集中在位于中心的第三区域1113的致密区域。
因此，当在绝缘层1110中形成实施例的通孔时，由于玻璃纤维的密度差异，绝缘层1110中的通孔的内壁的倾斜可以彼此不同。例如，在实施例中，玻璃纤维的密度在第三区域1113中高，使得形成在第三区域1113中的通孔的内壁的倾斜基本上接近垂直。然而，实施例不限于此，通过除了玻璃纤维密度之外的方法，形成在第三区域1113中的通孔的垂直截面可以具有四边形。
然而，在实施例中，当在绝缘层1110的第一区域1111、第二区域1112和第三区域1113的每一个中包括玻璃纤维时，可以进一步改善电路板的翘曲性。因此，如图6所示，玻璃纤维可以部分地包括在绝缘层1110的第一区域1111和第二区域1112中。
同时，如上所述的绝缘层1110可以如图8所示制造。
例如，在实施例中，可以通过层叠多个绝缘层来形成如图6或图7所示的绝缘层1110。为此，在实施例中，可以制备绝缘层1110的第一绝缘部分1110a和第二绝缘部分1110b。
在这种情况下，第一绝缘部分1110a可以包括第1-1区域1110a1和第1-2区域1110a2，在第1-1区域1110a1中，玻璃纤维与第一绝缘部分1110a的下表面相邻设置，在第1-2区域1110a2中，玻璃纤维与第一绝缘部分1110a的上表面相邻设置。
另外，第二绝缘部分1110b可以包括第2-1区域1110b1和第2-2区域1110b2，在2-1区域1110b1中，玻璃纤维与第二绝缘部分1110b的下表面相邻设置，在第2-2区域1110b2中，玻璃纤维与第二绝缘部分1110b的上表面相邻设置。
此外，在实施例中，可以在第二绝缘部分1110b设置在第一绝缘部分1110a上的状态下通过热压形成图6的绝缘层1110。例如，绝缘层1110可以包括与第一绝缘部分1110a的第1-1区域1110a1对应的第一区域1111。此外，绝缘层1110可以包括与第二绝缘部分1110b的第2-2区域1110b2对应的第二区域1112。另外，绝缘层1110可以包括与第一绝缘部分1110a的第1-2区域1110a2和第二绝缘部分1110b的第2-1区域1110b1对应的第三区域1113。
因此，绝缘层1110的第三区域1113可以包括第一绝缘部分1110a中的包括玻璃纤维的第1-2区域1110a2和第二绝缘部分1110b中的包括玻璃纤维的第2-1区域1110b1。因此，在实施例中，玻璃纤维可以致密地形成在绝缘层1110的第三区域1113中。例如，实施例中的绝缘层1110可以包括第三区域1113，第三区域1113是玻璃纤维致密的区域。另外，第三区域1113可以是与绝缘层1110的下表面BS相邻的第一区域1111和与绝缘层1110的上表面TS相邻的第二区域1112之间的区域或中心区域。
另一方面，当绝缘层1110的第一区域1111和第二区域1112中也包括玻璃纤维时，第三区域1113中的玻璃纤维的密度可以是第一区域1111中的玻璃纤维的密度和/或第二区域1112中的玻璃纤维的密度的至少两倍。例如，第三区域1113中的玻璃纤维的密度可以是第一区域1111中的玻璃纤维的密度和/或第二区域1112中的玻璃纤维的密度的至少三倍。例如，第三区域1113中的玻璃纤维的密度可以是第一区域1111中的玻璃纤维的密度和/或第二区域1112中的玻璃纤维的密度的至少五倍。
在实施例中，当绝缘层1110的厚度如上所述为300μm或更大时，在厚度方向上将绝缘层1110分成第一区域至第三区域，以便提高穿过其中的贯通电极1120的物理可靠性和电可靠性。并且，在实施例中，玻璃纤维集中在作为绝缘层1110的中心区域的第三区域1113中。
然而，实施例不限于此，即使当绝缘层1110的厚度小于300μm时，也可以将绝缘层1110分成三个区域，因此，可以在其中心形成玻璃纤维的致密区域。
然而，当绝缘层1110具有300μm或更大的厚度时，在包括玻璃纤维致密的第三区域1113的绝缘层1110中形成贯通电极1120时显现的效果达到最大。因此，在以下描述中，假设绝缘层1110具有300μm或更大的厚度T。
构成绝缘层1110的第一区域1111、第二区域1112和第三区域1113可以具有不同的厚度。例如，第一区域1111可以具有比第三区域1113大的厚度。第一区域1111和第二区域1112可以具有彼此对应的厚度。然而，实施例不限于此。例如，绝缘层1110的第一区域1111和第二区域1112中的每一个可以具有比第三区域1113小的厚度。
绝缘层1110的第一区域1111可以具有在75μm至150μm的范围内的第一厚度。例如，第一区域1111可以具有在80μm至130μm范围内的第一厚度。例如，第一区域1111可以具有在90μm至120μm范围内的第一厚度。当第一区域1111的厚度小于75μm时，第三区域1113中的通孔可加工性可能劣化，因此，通孔的处理时间可能增加。当第一区域1111的厚度超过150μm时，第三区域1113的厚度减小，因此，通过第三区域1113增加通孔面积或贯通电极面积的效果可能不显著。
绝缘层1110的第二区域1112可以具有对应于第一区域1111的第二厚度。例如，第二区域1112可以具有在75μm至150μm范围内的第二厚度。例如，第二区域1112可以具有在80μm至130μm范围内的第二厚度。例如，第二区域1112可以具有在90μm至120μm范围内的第二厚度。
同时，在实施例中，第三区域1113的厚度可以大于或小于第一区域1111的厚度和第二区域1112的厚度。然而，当第三区域1113的厚度大于第一区域1111的厚度和第二区域1112的厚度时，可以使通孔面积和贯通电极面积达到最大。因此，在下面的说明中，假设第三区域1113的厚度大于第一区域1111的厚度和第二区域1112的厚度。
第三区域1113可以具有大于第一区域1111的第一厚度或第二区域1112的第二厚度的第三厚度T3。例如，第三区域1113可以具有在150μm至300μm范围内的第三厚度。例如，第三区域1113可以具有在165μm至280μm范围内的第三厚度。例如，第三区域1113可以具有在180μm至250μm范围内的第三厚度。当第三区域1113的厚度小于150μm时，通过第三区域1113增加通孔面积或贯通电极面积的效果可能不显著。例如，当第三区域1113中的通孔面积或贯通电极面积增加时，可以改善贯通电极的散热性，并且可以解决贯通电极中的诸如空隙或凹坑的缺陷。然而，当第三区域1113的厚度减小时，与对照例相比，在如上所述的改善散热性的效果或解决缺陷的效果方面可能没有显著差异。
同时，绝缘层1110的第一区域1111、第二区域1112和第三区域1113中的每一个的厚度可以由芯层的总厚度确定。
另外，将第一区域1111和第二区域1112的每一厚度设定为第三区域1113的厚度的35％至65％的范围。例如，第一区域1111和第二区域1112的每一厚度可以是第三区域1113的厚度的38％至62％。例如，第一区域1111和第二区域1112的每一厚度可以在第三区域1113的厚度的40％至58％的范围内。另外，当第一区域1111和第二区域1112的每一厚度在第三区域1113的厚度的35％至65％的范围之外时，可能出现如上所述的问题。
实施例的电路板包括穿过绝缘层1110的贯通电极1120。例如，贯通电极1120包括穿过绝缘层1110的第一区域1111的第一电极部分1121、穿过绝缘层1110的第二区域1112的第二电极部分1122以及穿过绝缘层1110的第三区域1113的第三电极部分1123。
具体地，第一电极部分1121与绝缘层1110的下表面BS相邻设置，并且具有第一倾斜，使得宽度朝向绝缘层1110的上表面TS逐渐减小。第一倾斜可以表示第一电极部分1121的侧表面相对于绝缘层1110的下表面BS的倾斜。可替换地，第一倾斜可以表示第一电极部分1121的侧表面相对于绝缘层1110的上表面TS的倾斜。
此外，第二电极部分1122可以设置在第一电极部分1121上。例如，第二电极部分1122可以与绝缘层1110的上表面TS相邻设置。第二电极部分1122可以具有第二倾斜，使得宽度朝向绝缘层1110的上表面TS逐渐增加。即，第二电极部分1122可以具有与第一电极部分1121的第一倾斜不同的第二倾斜。第二倾斜可以表示第二电极部分1122的侧表面相对于绝缘层1110的下表面的倾斜。可替换地，第二倾斜可以表示第二电极部分1122的侧表面相对于绝缘层1110的上表面的倾斜。
即，第一电极部分1121的侧表面相对于绝缘层1110的下表面BS的第一倾斜可以不同于第二电极部分1122的侧表面相对于绝缘层1110的下表面BS的第二倾斜。另外，第一电极部分1121的侧表面相对于绝缘层1110的上表面TS的第一倾斜可以不同于第二电极部分1122的侧表面相对于绝缘层1110的上表面TS的第二倾斜。例如，对应于第一倾斜的第一电极部分1121的倾斜方向可以不同于对应于第二倾斜的第二电极部分1122的倾斜方向。
第三电极部分1123可以设置在第一电极部分1121和第二电极部分1122之间。第三电极部分1123可以具有与第一电极部分1121的第一倾斜和第二电极部分1122的第二倾斜不同的第三倾斜。第三倾斜可以表示第三电极部分1123的侧表面相对于绝缘层1110的下表面BS的倾斜。可替换地，第三倾斜可以表示第三电极部分1123的侧表面相对于绝缘层1110的上表面TS的倾斜。
因此，第三电极部分1123的侧表面相对于绝缘层1110的下表面BS的第三倾斜可以不同于第一电极部分1121的侧表面相对于绝缘层1110的下表面BS的第一倾斜和第二电极部分1122的侧表面相对于绝缘层1110的下表面BS的第二倾斜。此外，第三电极部分1123的侧表面相对于绝缘层1110的上表面TS的第三倾斜可以不同于第一电极部分1121的侧表面相对于绝缘层1110的上表面TS的第一倾斜和第二电极部分1122的侧表面相对于绝缘层1110的上表面TS的第二倾斜。在这种情况下，在实施例中，第三倾斜可以垂直于绝缘层1110的下表面BS或上表面TS。此外，在另一实施例中，第三倾斜可以相对于绝缘层1110的下表面BS或上表面TS具有预定倾斜。另外，当第三倾斜相对于绝缘层1110的下表面或上表面具有预定倾斜度时，预定倾斜度可以与第一倾斜和第二倾斜不同，并且可以是第一倾斜和第二倾斜之间的角度中的任何一个。
因此，根据实施例的贯通电极1120的侧表面可以包括多个弯折部分。例如，贯通电极1120的侧表面可以包括形成在第一电极部分1121和第三电极部分1123之间的边界处的第一弯折部分，以及形成在第二电极部分1122和第三电极部分1123之间的边界处的第二弯折部分。
同时，如上所述的贯通电极1120的第一电极部分1121、第二电极部分1122和第三电极部分1123可以在穿过绝缘层1110的各个区域的同时形成。
例如，绝缘层1110可以包括其中设置有贯通电极1120的通孔TH。
具体地，绝缘层1110的第一区域1111可以包括其中设置有第一电极部分1121的通孔TH的第一孔部分TH1。另外，第一孔部分TH1可以具有与第一电极部分1121对应的形状。例如，第一孔部分TH1可以与绝缘层1110的下表面相邻设置，并且宽度可朝向绝缘层1110的上表面TS逐渐减小。例如，第一孔部分TH1的内壁可以具有与第一电极部分1121的第一倾斜对应的倾斜。
此外，绝缘层1110的第二区域1112可以包括其中设置有第二电极部分1122的通孔TH的第二孔部分TH2。另外，第二孔部分TH2可以具有与第二电极部分1122对应的形状。例如，第二孔部分TH2可以与绝缘层1110的上表面相邻设置，并且宽度可朝向绝缘层1110的上表面TS逐渐增加。例如，第二孔部分TH2的内壁可以具有与第二电极部分1122的第二倾斜对应的倾斜。
此外，绝缘层1110的第三区域1113可以包括其中设置有第三电极部分1123的通孔TH的第三孔部分TH3。另外，第三孔部分TH3可以具有与第三电极部分1123对应的形状。例如，第三孔部分TH3可以设置在第一孔部分TH1和第二孔部分TH2之间，并且可以具有与第一孔部分TH1和第二孔部分TH2不同的倾斜。例如，第三孔部分TH3的内壁可以具有与第三电极部分1123的第三倾斜对应的倾斜。
填充在第一孔部分TH1中的第一电极部分1121可以具有梯形形状，在梯形形状中，上表面的宽度W1小于下表面的宽度W2，填充在第二孔部分TH2中的第二电极部分1122可以具有梯形形状，在梯形形状中，上表面的宽度W3大于下表面的宽度W4。例如，第一电极部分1121和第二电极部分1122可以具有相对于第三电极部分1123相互对称的形状，但不限于此。
同时，第三孔部分TH3形成在与绝缘层1110的玻璃纤维致密区域对应的第三区域1113中。
在这种情况下，当通孔形成在常规芯层中时，在分别在芯层的上侧和下侧形成凹槽的处理之后，在连通凹槽时形成通孔。此处，在常规芯层中，玻璃纤维的密度在整个区域中是均匀的，因此，在芯层中形成的通孔具有沙漏形状。可替换地，在实施例中，绝缘层1110的第三区域1113包括其中玻璃纤维致密的致密区域。因此，可以在实施例的绝缘层1110的第三区域1113中形成矩形通孔，因此，通孔或贯通电极的整体形状包括至少三个倾斜(沙漏包括两个倾斜)。
同时，如图6所示，在第三区域1113中包括玻璃纤维的致密区域，并且包括在第三区域1113中的玻璃纤维的至少一部分可在形成第三孔部分TH3的同时暴露到第三孔部分TH3中。另外，填充第三孔部分TH3的第三电极部分1123可以形成为覆盖暴露在第三孔部分TH3中的玻璃纤维。在这种情况下，暴露的玻璃纤维可以用于增加通孔内壁的粗糙度。基于此，在实施例中，可以提高绝缘层1110和贯通电极1120之间的接合强度。
同时，第三孔部分TH3的一侧连接到第一孔部分TH1，另一侧连接到第二孔部分TH2。第三孔部分TH3形成在绝缘层1110的玻璃纤维致密的第三区域1113中，因此其上表面的宽度可以与下表面的宽度相同。
此外，实施例中的第三孔部分TH3的下表面的宽度可以与第一孔部分TH1的上表面的宽度W1相同。此外，实施例中的第三孔部分TH3的上表面的宽度可以与第二孔部分TH2的下表面的宽度W4相同。
例如，第三孔部分TH3的上表面的宽度可以在第三孔部分TH3的下表面的宽度的95％至105％的范围内。
相应地，实施例中的第三孔部分TH3的下表面的宽度可以在第一孔部分TH1的上表面的宽度的95％至105％的范围内。
此外，实施例中的第三孔部分TH3的上表面的宽度可以在第二孔部分TH2的下表面的宽度的95％至105％的范围内。
例如，第三孔部分TH3的宽度可以小于第一孔部分TH1中具有最大宽度的部分的宽度。此外，第三孔部分TH3的宽度可以与第一孔部分TH1中具有最小宽度的部分的宽度相同。
例如，第三孔部分TH3的宽度可以小于第二孔部分TH2中具有最大宽度的部分的宽度。此外，第三孔部分TH3的宽度可以与第二孔部分TH2中具有最小宽度的部分的宽度相同。
同时，第一孔部分TH1的下表面的宽度可以对应于第一电极部分1121的下表面的宽度。此外，第一孔部分TH1的上表面的宽度可以对应于第一电极部分1121的上表面的宽度。
此外，第二孔部分TH2的上表面的宽度可以对应于第二电极部分1122的上表面的宽度。此外，第二孔部分TH2的下表面的宽度可以对应于第二电极部分1122的下表面的宽度。
此外，第三孔部分TH3的上表面的宽度可以对应于第三电极部分1123的上表面的宽度。此外，第三孔部分TH3的下表面的宽度可以对应于第三电极部分1123的下表面的宽度。
同时，第一图案层1130设置在根据实施例的绝缘层1110的下表面BS，并且第二图案层1140设置在绝缘层1110的上表面TS。第一图案层1130和第二图案层1140可以包括连接到贯通电极1120的至少一个焊盘和连接到焊盘的迹线。例如，第一图案层1130可以包括连接到贯通电极1120的下表面(例如，第一电极部分1121的下表面)的第一焊盘。例如，第二图案层1140可以包括连接到贯通电极1120的上表面(例如，第二电极部分1122的上表面)的第二焊盘。
第一图案层1130的第一焊盘的宽度可以大于第一电极部分1121的宽度。例如，第一图案层1130的第一焊盘的宽度可以大于第一电极部分1121的下表面的宽度W2。因此，在实施例中，第一图案层1130的第一焊盘被设置为完全覆盖第一电极部分1121的下表面，因此，可以提高第一焊盘的功能(例如，信号传输、散热或屏蔽)的可靠性(例如，信号传输性、散热性和屏蔽性)。
第二图案层1140的第二焊盘的宽度可以大于第二电极部分1122的宽度。例如，第二图案层1140的第二焊盘的宽度可以大于第二电极部分1122的上表面的宽度W3。因此，在实施例中，第二图案层1140的第二焊盘被设置为完全覆盖第二电极部分1122的上表面，因此，可以改善第二焊盘的功能(例如，信号传输、散热或屏蔽)的可靠性(例如，信号传输性、散热性和屏蔽性)。
同时，在实施例中，可能会增加第一电极部分1121和第二电极部分1122的宽度，而不是第三电极部分1123的宽度。然而，当第一电极部分1121和第二电极部分1122的宽度增加时，第一图案层1130或第二图案层1140的布置空间减小，因此，电路图案的密度可能减小，因此，电路板的宽度方向或长度方向上的体积可能会增加。另一方面，在实施例中，即使增加第三电极部分1123的宽度，第一图案层1130或第二图案层1140的宽度也完全不受影响。这是因为当第三电极部分1123设置在绝缘层1110的中心时，不存在与第三电极部分1123在长度方向或宽度方向(图中的水平方向)上间隔开的图案层。
同时，第三和第四实施例的电路板可以具有与图5所示的第二实施例的电路板类似的多个层结构。
即，设置在图5的电路板的中心的绝缘层、图案层和贯通电极可以被实现为图6或图7的绝缘层、图案层和贯通电极。
半导体封装
实施例的半导体封装可以包括上述第一至第四实施例的电路板中的任何一个。在下文中，将描述包括图5所示的第二实施例的电路板的半导体封装。然而，实施例不限于此，除了第二实施例之外，还可以包括第一实施例、第三实施例和第四实施例的电路板。
图10是示出根据实施例的半导体封装的视图。
参考图10，实施例的半导体封装包括图5的电路板、安装在电路板上的至少一个芯片、用于模制芯片的模制层、以及用于连接到芯片或外部衬底的连接部分。
例如，实施例的半导体封装可以包括第一连接部分210，第一连接部分210设置在作为最外图案层的第四图案层180上。第一连接部分210的截面可以具有圆形形状或半圆形形状。例如，第一连接部分210的截面可以包括部分圆形或完全圆形的形状。第一连接部分210的截面形状可以是一侧为平坦表面且另一侧为弯曲表面。第一连接部分210可以是焊球，但不限于此。
同时，在实施例中，芯片220可以设置在第一连接部分210上。芯片220可以是处理器芯片。例如，芯片220可以是中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、加密处理器、微处理器和微控制器的应用处理器(AP)芯片。芯片220的端子225可以通过第一连接部分210连接到第四图案层180。例如，第四图案层180可以包括安装焊盘，芯片220安装在安装焊盘上。
另外，尽管未在附图中示出，但是根据实施例的半导体封装还可以包括附加芯片。例如，在实施例中，中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、加密处理器、微处理器和微控制器的至少两个芯片可以以预定间隔分别布置在电路板上。例如，实施例中的芯片220可以包括中央处理器芯片和图形处理器芯片，但不限于此。
同时，多个芯片可以在电路板上以预定间隔彼此间隔开。例如，多个芯片之间的间隔可以是150μm或更小。例如，多个芯片之间的间隔可以是120μm或更小。例如，多个芯片之间的间隔可以是100μm或更小。
优选地，多个芯片之间的间隔可以具有60μm至150μm的范围。优选地，多个芯片之间的间隔可以具有70μm至120μm的范围。优选地，多个芯片之间的间隔可以具有80μm至110μm的范围。当多个芯片之间的间隔小于60μm时，由于多个芯片之间的干扰，可能出现操作可靠性的问题。当多个芯片之间的间隔大于150μm时，由于多个芯片之间的距离增加，信号传输损耗可能增加。当多个芯片之间的间隔大于150μm时，半导体封装的体积可能增加。
半导体封装可以包括模制层230。模制层230可以设置为覆盖芯片220。例如，模制层230可以是形成用于保护安装的芯片220的环氧模塑化合物(EMC)，但不限于此。
在这种情况下，模制层230可以具有低介电常数，以便改善散热性。例如，模制层230的介电常数Dk可以是0.2至10。例如，模制层230的介电常数Dk可以是0.5至8。例如，模制层230的介电常数Dk可以是0.8至5。因此，实施例的模制层230具有低介电常数，使得可以针对芯片220产生的热量而改善散热性。
同时，半导体封装可以包括设置在电路板的最下侧的第二连接部分240。第二连接部分240可以设置在通过第一保护层190暴露的第三图案层160的下表面。
制造方法
在下文中，将按工艺顺序描述根据实施例的制造图2所示的电路板的方法。然而，可以基于以下描述制造第二实施例、第三实施例和第四实施例的电路板。
图11至图24是按工艺顺序示出图2所示的电路板的制造方法的视图。
参考图11，在实施例中，可以执行首先形成电路板的贯通电极120的一部分的工艺。例如，在实施例中，可以执行首先形成贯通电极120的第三电极部分123的工艺。
为此，在实施例中，可以制备包括载体绝缘层CB1和形成在载体绝缘层CB1的至少一个表面上的金属层CB2的载体板CB。
在这种情况下，金属层CB2可以仅设置在载体绝缘层CB1的第一表面和第二表面中的一个上，或者可替换地，金属层CB2可以设置在载体绝缘层CB1的两个表面上。例如，金属层CB2仅设置在载体绝缘层CB1的一个表面上，因此，可以仅在一个表面上执行形成电路板的贯通电极120的第三电极部分123的工艺。可替换地，金属层CB2可以设置在载体绝缘层CB1的两个表面上，因此，可以执行在载体板CB的两侧上形成将要包括在多个电路板中的多个第三电极部分123的工艺。在这种情况下，可以同时制造将要包括在两个电路板中的两个第三电极部分123。
金属层CB2可以通过在载体绝缘层CB1上的无电镀形成。可替换地，载体绝缘层CB1和金属层CB2可以是覆铜层压板(CCL)。
接下来，参考图12，在实施例中，在金属层CB2上形成第一掩模M1。并且，第一掩模M1被曝光和显影以形成开口OR，开口OR暴露将要形成第三电极部分123的区域。在这种情况下，尽管示出了仅一个开口OR包括在一个第一掩模M1中，但是实施例不限于此。例如，实施例的绝缘层110可以包括在长度方向或宽度方向上彼此间隔开的多个贯通电极，因此，可以在一个第一掩模M1中形成多个开口以与多个贯通电极对应。
接下来，参考图13，在实施例中，通过在作为种子层的金属层CB2上执行电解镀覆来形成填充第一掩模M1的开口OR的第三电极部分123。
接下来，参考图14，在实施例中，可以执行去除形成在金属层CB2上的第一掩模M1的工艺。
接下来，参考图15，在实施例中，可以执行在金属层CB2上形成覆盖第三电极部分123的绝缘层110的第三绝缘部分113的工艺。在这种情况下，第三绝缘部分113可以具有与第三电极部分123相同的厚度。例如，第三绝缘部分113的上表面可以位于与第三电极部分123的上表面相同的平面上。为此，在实施例中，可以通过将覆盖第三电极部分123的上表面的绝缘层层压在金属层CB2上，然后执行抛光工艺来执行使得第三绝缘部分113和第三电极部分123的上表面位于同一平面上的工艺。因此，在实施例中，第三绝缘部分113和第三电极部分123的厚度可以匹配为相同厚度。
接下来，参考图16，在实施例中，可以执行将第二绝缘部分112层压在第三绝缘部分113上的工艺。在这种情况下，可以在第二绝缘部分112的表面上形成铜箔层(未示出)以匹配第二绝缘部分112的层压平坦度。
接下来，参考图17，在实施例中，可以执行分离用于形成第三电极部分123的载体绝缘层CB1的工艺。在这种情况下，载体板CB还可以包括位于载体绝缘层CB1和金属层CB2之间的释放膜(未示出)，以便于载体绝缘层CB1和金属层CB2的分离。
接下来，参考图18，在实施例中，可以执行蚀刻和去除残留在第三绝缘部分113的下表面上的载体板CB的金属层CB2的工艺。因此，可以暴露第三绝缘部分113的下表面和第三电极部分123的下表面。
接下来，参考图19，在实施例中，可以执行将第一绝缘部分111层压在第三绝缘部分113的下表面上的工艺。
接下来，参考图20，在实施例中，可以通过机械加工第一绝缘部分111来执行形成穿过第一绝缘部分111的通孔TH的第一孔部分TH1的工艺。此外，在实施例中，可以通过机械加工第二绝缘部分112来执行形成穿过第二绝缘部分112的通孔TH的第二孔部分TH2的工艺。
接下来，参考图21，可以执行在第一绝缘部分111的下表面和第一孔部分TH1的内壁上形成第一种子层121-1的工艺以及在第二绝缘部分112的上表面和第二孔部分TH2的内壁上形成第二种子层122-1的工艺。
接下来，参考图22，在实施例中，可以执行在第一种子层121-1的下表面上形成第二掩模M2的工艺和在第二种子层122-1的上表面上形成第三掩模M3的工艺。在这种情况下，第二掩模M2可以包括开口，开口暴露第一种子层121-1的下表面之中将要设置第一图案层130的区域和将要设置第一电极部分121的区域。另外，第三掩模M3可以包括开口，开口暴露第二种子层122-1的上表面之中将要设置第二图案层140的区域和将要设置第二电极部分122的区域。
接下来，参考图23，在实施例中，可以通过使用第一种子层121-1进行电解镀覆来执行形成第一电极部分121和第一图案层130的工艺。另外，在实施例中，可以通过使用第二种子层122-1进行电解镀覆来执行形成第二电极部分122和第二图案层140的工艺。
接下来，参考图24，在实施例中，可以执行去除第二掩模M2和第三掩模M3的工艺。另外，在实施例中，可以执行去除第一种子层121-1和第二种子层122-1的工艺。因此，在实施例中，第一电极部分121和第二电极部分122可以具有与第三电极部分123的层结构不同的层结构。例如，第三电极部分123可以仅包括电解镀层，因为在执行镀覆工艺之后种子层被完全去除。可替换地，第一电极部分121和第二电极部分122可以具有保留种子层的一部分的结构，因此可以具有包括种子层和电解镀层的双层结构。
在实施例中，当在作为一定厚度或更厚(例如，300μm或更厚)的芯层的绝缘层中形成贯通电极时，将绝缘层分成多个绝缘部分(例如，第一至第三绝缘部分)，相应地，形成穿过各个绝缘部分的电极部分(例如，第一至第三电极部分)。另外，在通过柱镀覆工艺首先形成构成贯通电极的第三电极部分之后，通过分别在第三电极部分的下部部分和上部部分上形成第一电极部分和第二电极部分来形成实施例的最终贯通电极。即，在实施例中，通过应用柱镀覆方法首先形成对应于贯通电极中心的第三电极部分，然后分别在第三电极部分的下方和上方形成第一电极部分和第二电极部分。因此，实施例可以防止在贯通电极的电极部分中生成未填充的空的空间。因此，实施例防止了在贯通电极中出现诸如空隙或凹坑的问题，从而提高了贯通电极的物理可靠性和电可靠性。
另外，根据实施例，通过柱镀覆工艺形成第三电极部分，第三电极部分设置在构成贯通电极的多个电极部分的中心，因此上表面和下表面的宽度基本上相同。因此，与对照例的具有沙漏形状的贯通电极相比，实施例可以增加贯通电极的面积，因此可以使取决于贯通电极的功能的效果达到最大。例如，当贯通电极具有信号屏蔽功能时，可以进一步改善信号屏蔽效果。例如，当贯通电极具有散热功能时，可以进一步改善散热效果。
此外，在实施例中，通过在绝缘层的中心区域中包括玻璃纤维的致密区域，玻璃纤维可以部分地暴露在通孔的中心区域中。另外，可以在覆盖通过通孔暴露的玻璃纤维的同时形成实施例的贯通电极。在这种情况下，暴露的玻璃纤维起到增加通孔内壁的粗糙度的作用，因此，当形成贯通电极时，可以提高绝缘层和贯通电极之间的接合力。因此，在实施例中，可以解决由于在电路板的各种使用环境中发生的翘曲而导致贯通电极与绝缘层分离的问题，因此可以提高电路板的物理可靠性和电可靠性。
上述实施例中描述的特性、结构和效果包括在至少一个实施例中，但不限于一个实施例。此外，实施例所属领域的普通技术人员甚至可以相对于其他实施例组合或修改每个实施例中示出的特性、结构和效果等。因此，应当理解，与这种组合和这种修改相关的内容包括在实施例的范围内。
以上描述已经集中在实施例上，但是其仅仅是说明性的并且不限制实施例。实施例所属领域的技术人员可以理解，在不脱离实施例的基本特征的情况下，上面未示出的各种修改和应用是可能的。例如，可以改变和实现在实施例中特别表现的每个部件。另外，应当理解，与这些改变和应用相关的差异包括在所附权利要求中限定的实施例的范围内。

Claims (10)

1.一种电路板，包括：
绝缘层，所述绝缘层包括上表面和下表面；以及
贯通电极，所述贯通电极穿过所述绝缘层的上表面和下表面，
其中，所述贯通电极包括：
第一电极部分，所述第一电极部分与所述绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向所述绝缘层的上表面减小；
第二电极部分，所述第二电极部分设置在所述第一电极部分上并且具有第二倾斜，使得宽度朝向所述绝缘层的上表面增加；以及
第三电极部分，所述第三电极部分设置在所述第一电极部分与所述第二电极部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；
其中，所述第一电极部分的最靠近所述第三电极部分的部分的宽度小于或等于所述第三电极部分的宽度；
其中，所述第二电极部分的最靠近所述第三电极部分的部分的宽度小于或等于所述第三电极部分的宽度。
2.一种电路板，包括：
绝缘层，所述绝缘层包括上表面和下表面，以及穿过所述上表面和所述下表面的通孔，
其中，所述通孔包括：
第一孔部分，所述第一孔部分与所述绝缘层的下表面相邻设置并且具有第一倾斜，使得宽度朝向所述绝缘层的上表面减小；
第二孔部分，所述第二孔部分设置在所述第一孔部分上并且具有第二倾斜，使得宽度朝向所述上表面增加；以及
第三孔部分，所述第三孔部分设置在所述第一孔部分与所述第二孔部分之间并且具有不同于所述第一倾斜和所述第二倾斜的第三倾斜；
其中，所述第一孔部分的最靠近所述第三孔部分的部分的宽度小于或等于所述第三孔部分的宽度，
其中，所述第二孔部分的最靠近所述第三孔部分的部分的宽度小于或等于所述第三孔部分的宽度。
3.根据权利要求2所述的电路板，还包括：
贯通电极，所述贯通电极穿过所述绝缘层并且对应于所述通孔；
其中，所述贯通电极包括：
第一电极部分，所述第一电极部分对应于所述第一孔部分；
第二电极部分，所述第二电极部分对应于所述第二孔部分；以及
第三电极部分，所述第三电极部分对应于所述第三孔部分。
4.根据权利要求1或3所述的电路板，还包括：
第一焊盘，所述第一焊盘设置在所述绝缘层的下表面并连接到所述第一电极部分；以及
第二焊盘，所述第二焊盘设置在所述绝缘层的上表面并连接到所述第二电极部分。
5.根据权利要求4所述的电路板，其中，所述第一电极部分的最靠近所述第一焊盘的部分的宽度小于所述第一焊盘的宽度；
其中，所述第二电极部分的最靠近所述第二焊盘的部分的宽度小于所述第二焊盘的宽度。
6.根据权利要求1或3所述的电路板，其中，所述第三电极部分的上表面的宽度在所述第三电极部分的下表面的宽度的95％至105％的范围内。
7.根据权利要求1或3所述的电路板，其中，所述第三倾斜垂直于所述绝缘层的上表面或下表面。
8.根据权利要求1或3所述的电路板，其中，所述第一电极部分和所述第二电极部分具有相对于所述第三电极部分相互对称的形状。
9.根据权利要求1或3所述的电路板，其中，所述第一倾斜和所述第二倾斜在不同的方向上倾斜。
10.根据权利要求1或3所述的电路板，其中，所述绝缘层的厚度为300μm或更大。
CN202280053528.8A 2021-06-10 2022-06-10 电路板和具有该电路板的半导体封装 Pending CN117796160A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0075601 2021-06-10
KR1020210097002A KR20230015627A (ko) 2021-07-23 2021-07-23 회로기판 및 이를 포함하는 패키지 기판
KR10-2021-0097002 2021-07-23
PCT/KR2022/008175 WO2022260462A1 (ko) 2021-06-10 2022-06-10 회로 기판 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
CN117796160A true CN117796160A (zh) 2024-03-29

Family

ID=85109561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053528.8A Pending CN117796160A (zh) 2021-06-10 2022-06-10 电路板和具有该电路板的半导体封装

Country Status (2)

Country Link
KR (1) KR20230015627A (zh)
CN (1) CN117796160A (zh)

Also Published As

Publication number Publication date
KR20230015627A (ko) 2023-01-31

Similar Documents

Publication Publication Date Title
US20100224397A1 (en) Wiring board and method for manufacturing the same
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US8450617B2 (en) Multilayer wiring substrate
US9961767B2 (en) Circuit board and method of manufacturing circuit board
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
EP4355038A1 (en) Circuit board and semiconductor package comprising same
CN117796160A (zh) 电路板和具有该电路板的半导体封装
JP2024504796A (ja) 回路基板及びこれを含むパッケージ基板
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
CN115245057A (zh) 电路板
KR20220166623A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20210143997A (ko) 인쇄회로기판 및 이의 제조 방법
CN114451072A (zh) 印刷电路板
KR20220149230A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20230105266A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
JP2024511468A (ja) 半導体パッケージ
EP4380325A1 (en) Circuit board and semiconductor package comprising same
KR20220138205A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230018926A (ko) 회로기판
KR20230075580A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230023492A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230018236A (ko) 회로 기판, 패키지 기판 및 이의 검사 방법
KR20230018921A (ko) 회로기판 및 이를 포함하는 패키지 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination