CN117769609A

CN117769609A - 多晶SiC成型体及其制造方法

Info

Publication number: CN117769609A
Application number: CN202380012247.2A
Authority: CN
Inventors: 杉原孝臣; 牛岛裕次
Original assignee: Tokai Carbon Co Ltd
Current assignee: Tokai Carbon Co Ltd
Priority date: 2022-07-26
Filing date: 2023-05-15
Publication date: 2024-03-26
Also published as: JP7504311B1; WO2024024218A1; EP4343021A1; TW202409366A

Abstract

本发明提供一种低电阻率、其厚度方向的电阻率的偏差小的多晶SiC成型体及其制造方法。多晶SiC成型体的电阻率为0.050Ωcm以下，当将拉曼光谱中的波数950～970cm^‑1范围内的峰值强度设为“A”，将拉曼光谱中的波数780～800cm^‑1范围内的峰值强度设为“B”时，峰值强度比率(A/B)的平均值为0.040以下，生长面侧的峰值强度比率的平均值与基材面侧的峰值强度比率的平均值之差为0.040以下。

Description

多晶SiC成型体及其制造方法

技术领域

本发明涉及由CVD-SiC形成的多晶SiC成型体及其制造方法。

背景技术

多晶SiC成型体的耐热性、耐腐蚀性及强度等各种特性优异，用于各种用途。多晶SiC成型体通过CVD法在基材的表面析出多晶SiC，成膜后除去基材而得到。

例如，在专利文献1中，已知用于半导体制造装置用的部件、蚀刻装置、CVD装置等的部件。

现有技术文献

专利文献

专利文献1：日本特开2014-31527号公报。

发明概述

多晶SiC成型体根据用途要求有各种各样的特性。

例如，如专利文献1所述，在将多晶SiC成型体作为等离子体蚀刻用部件使用的情况下，为了释放静电或均匀地产生等离子体气体，多晶SiC成型体必须是低电阻率且是均匀电阻率。

本发明的目的在于稳定地供给低电阻率且电阻率均匀的半导体制造装置用部件。以往，多晶SiC成型体在厚度方向上的电阻率偏差大，不能充分发挥作为多晶SiC成型体的性能。

具体而言，在用四端子法或四探针法测量的方法中，是在几毫米至几十毫米级的宏观级区域进行评估，而直接获知在微米级的厚度方向上的电阻分布，现在也非常困难。

另一方面，在拉曼光谱中可以评估微米级的分布，即使在以往的CVD-SiC中认为电阻率的偏差小，已经判明在微米级也足够大。厚度方向的电阻率的偏差由于部件消耗而使部件表面的电阻率发生变动，因此需要调整装置的运转条件，由此引起装置的吞吐量降低。从这点出发，低电阻率且厚度方向上的均匀电阻率的半导体制造装置用部件令人期待。

因此，本发明的课题在于提供一种低电阻率且厚度方向的电阻率的偏差小的多晶SiC成型体及其制造方法。

为了解决上述课题，本发明包含以下事项。

[1]一种多晶SiC成型体，其特征在于：

电阻率为0.050Ωcm以下，

当将拉曼光谱中的波数950～970cm^-1范围内的峰值强度设为“A”，将拉曼光谱中的波数780～800cm^-1范围内的峰值强度设为“B”时，峰值强度比率(A/B)的平均值为0.040以下，生长面侧的峰值强度比率的平均值与基材面侧的峰值强度比率之差为0.040以下。

[2]根据[1]所述的多晶SiC成型体，其中，氮含量为200ppm(质量百万分率)以上。

[3]一种根据[1]或[2]所述的多晶SiC成型体的方法，其为通过CVD法制造多晶SiC成型体的方法，包括：

在反应室内，与原料气体及载气一起导入含氮原子化合物气体，

使从成膜开始到反应结束的含氮原子化合物气体的浓度以一定速度上升。

[4]根据[3]所述的多晶SiC成型体的制造方法，其中，从成膜开始到反应结束的含氮原子化合物气体的流量的上升率为1.0％/hr以上且10.0％/hr以下。

根据本发明，提供一种低电阻率且厚度方向的电阻率的偏差小的多晶SiC成型体及其制造方法。

附图简述

图1是示出在多晶SiC基板的制造方法中使用的制造系统的一例的概略图。

图2是示出形成有多晶SiC膜4的圆板形状的石墨基材2的径向剖面的概略剖面图。

图3是示出除去圆板外周的多晶SiC膜4后将圆板形状的石墨基材2的厚度等分切断后的形成有多晶SiC膜4的石墨基材2的径向剖面的概略剖面图。

发明实施方式

下面参照附图对本发明的实施方式进行详细说明。以下对本发明的详细说明是实施方式的例示之一，本发明不限于本实施方式来进行解释。

多晶SiC成型体可以是板状，板状的多晶SiC成型体具有容易进行处理的程度的厚度，例如具有300～5000μm左右的厚度。

另外，多晶SiC成型体也可以是筒状，筒状的多晶SiC成型体具有容易进行处理的程度的厚度，例如具有300～5000μm左右的厚度。

多晶SiC成型体具有0.050Ωcm以下的电阻率。通过具有这样的电阻率，容易除去半导体制造装置内的静电。另外，从确保半导体制造装置稳定运转的观点出发，多晶SiC成型体的电阻率优选为0.030Ωcm以下，更优选为0.020Ωcm以下。

电阻率例如可以通过在多晶SiC成型体中以规定的量含有氮来进行调整。通过增加氮含量，可以降低电阻率。

多晶SiC成型体的氮含量例如为200ppm(质量百万分率)以上，优选为200～1000ppm(质量百万分率)。当氮含量在这样的范围内时，电阻率相对于氮含量变化的变化程度变小。因此，通过控制氮含量，容易得到所希望的电阻率。另外，如果氮含量为1000ppm(质量百万分率)以下，则由于导入氮而产生的结晶缺陷对特性几乎没有影响。

另外，氮的导入方法没有特别限定。例如，如后所述，在通过CVD法形成多晶SiC膜时，通过使用含氮原子化合物气体，可以向形成的多晶SiC膜导入氮。

多晶SiC成型体具有规定的晶体结构。具体而言，在由多晶SiC成型体得到的拉曼光谱中，峰值强度“A”与峰值强度“B”之比率(A/B)的平均值为0.040以下。

在此，峰值强度“A”是指拉曼光谱中的波数950～970cm^-1的范围内的峰值的强度(最大值)。该峰值被称为多晶SiC材料的LO(纵向光学声子)峰值，随着堆垛层错(N₂含量也同样)的增加而降低，并且转移至宽频带，因此被认为可以评估载流子浓度。

另外，峰值强度“B”是指拉曼光谱中的波数780～800cm^-1的范围内的峰值的强度(最大值)。该峰值被称为多晶SiC材料的TO(横向光学声子)峰值，在3C-SiC中是以最大强度观察到的峰值。在3C-SiC中，仅观察到峰值强度和A、B。

峰值强度比率(A/B)的平均值为0.040以下，生长面侧的峰值强度比率的平均值与基材面侧的峰值强度比率的平均值之差为0.040以下，这意味着多晶SiC为低电阻率(即，峰值强度比率(A/B)越小，电阻越低)，而且电阻率在厚度方向上的偏差足够小。峰值强度比率(A/B)的平均值为0.040以下，上述生长面侧的峰值强度比率的平均值与上述基材面侧的峰值强度比率的平均值之差为0.040以下，由此提供厚度方向的电阻率偏差小的低电阻率多晶SiC成型体。

另外，对于电阻率低且厚度方向的电阻率偏差小的多晶SiC成型体，从在半导体制造装置用部件中使用时进一步确保运转条件稳定的观点出发，峰值强度比率(A/B)的平均值更优选为0.020以下，上述生长面侧的峰值强度比率的平均值与上述基材面侧的峰值强度比率的平均值之差更优选为0.020以下。

以往，电阻率的测量方法为根据JIS K7194，从多晶SiC成型体加工出长10mm×宽10mm×厚度0.3～1.0mm的测试件，并根据采用四探针法测得的电阻求出。从测试件的大小也可以看出，这样得到的电阻率表示几毫米大小的块状体的平均电阻率。即使通过减小样品来缩小测量区域，电阻值本身即使在多晶SiC成型体中存在缺陷等时，也被测量为平均值。

另一方面，在利用拉曼光谱进行测量时，已经判明可以测量照射直径为2μm的非常狭小的微观范围。

即，即使以往电阻率被认为是均匀的，但在微观上也是不均匀的，其结果，在尤其要求电阻率低且厚度方向的电阻率的分布均匀的应用中，可以容易地想象到无法发挥作为半导体制造装置用部件的性能的情况或者不良品较多的情况。

接下来对多晶SiC成型体的制造方法进行说明。具有如上所述特性的多晶SiC成型体可以通过采用如下所述的使用CVD法的特定制造方法来制造。

图1是示出本实施方式的多晶SiC成型体的制造方法中使用的制造系统的一例的概略图。该制造系统中设置有CVD炉1和混合器3。在混合器3中，将载气、作为SiC供给源的原料气体、以及含氮原子化合物气体混合，生成混合气体。混合气体被从混合器3供给CVD炉1。在CVD炉1内配置有多个石墨基材2。该石墨基材2分别为圆板形状或圆筒形状。当混合气体供给CVD炉1后，通过CVD法在各石墨基材2上形成多晶SiC膜4。另外，来自含氮原子化合物气体的氮被掺入到多晶SiC膜中。通过将该多晶SiC膜4从石墨基板2分离或从多晶SiC膜4除去石墨基材2并进行磨削或研磨，将该多晶SiC膜制作为多晶SiC成型体。

另外，作为SiC供给源的原料气体可以使用单组分系统(含有Si和C的气体)，也可以使用双组分系统(含有Si的气体和含有C的气体)。

形成的多晶SiC膜的膜厚度例如为500～6000μm，优选为450～5500μm。

作为成膜时使用的载气，没有特别限制，例如可以使用氢气等。

原料气体只要是含有Si及C的供给源的气体即可，没有特别限定。例如，可以使用分子内含有Si和C的气体、分子内含有Si的气体与烃类气体的混合气体等。

原料气体例如为单组分系统时，可以举出：甲基三氯硅烷、苯基三氯硅烷、甲基二氯硅烷、二甲基二氯硅烷、三甲基氯硅烷等。另外，在双组分系统的情况下，可以举出：三氯硅烷和甲硅烷等含有硅烷的气体与烃类气体的混合物等。

CVD法的具体成膜条件没有特别限定，例如可以采用如下的条件。

在CVD炉中的气体滞留时间例如为10～200秒，优选为20～100秒。

反应温度例如为1100～1900℃，优选为1400～1600℃。

含氮原子化合物气体的流量例如相对于原料气体流量与载气流量的合计流量为5～100vol％，优选为10～70vol％。

另外，从抑制多晶SiC成型体的电阻率在厚度方向上的偏差的观点出发，从成膜开始到成膜结束的含氮原子化合物气体的流量的上升率优选为1.0～10.0％/hr，为了稳定地得到，优选为2.50～7.50％/hr，而为了更稳定且更有效地得到，优选为4.0～6.0％/hr。

这是由于成膜初期粒径细，晶界多，而成膜末期粒径生长，晶界相对少。即，由于氮优先固溶于晶界，因此在晶界多的成膜初期氮固溶变多，而在成膜末期氮固溶变少。因此，成为成膜初期的面的上述基材面侧的拉曼峰值强度比率成为低电阻率的低值，而相反地成为成膜末期的面的上述生长面侧的拉曼峰值强度比率成为高电阻率的高值。由于此，多晶SiC成型体的电阻率在厚度方向上产生偏差。

通过从成膜初期向成膜末期增加含氮原子化合物气体的流量，增加氮存在量，增加氮固溶。其结果，从成膜初期到末期，能够使氮固溶在一定的范围内，能够降低厚度方向的电阻率的偏差。

另外，例如，在原料气体为气体原料的情况下，原料气体浓度可以通过控制原料气体流量和载气流量来进行调整。另外，在原料气体是来自液体原料的气体的情况下，原料气体浓度可以通过控制原料箱内的液体原料的温度、控制液体原料的蒸气压来进行调整。

当通过CVD法形成多晶SiC膜的成膜工序结束时，形成有多晶SiC膜4的各石墨基材2被从CVD炉1取出，此后根据需要加工成仅取出多晶SiC成型体。

图2是示出形成有多晶SiC膜4的、具有中央线O-O’的圆板形状的石墨基材2的径向剖面的概略图。在此，石墨基材2以其整个面被覆盖的方式形成有多晶SiC膜4。例如，形成有多晶SiC膜4的石墨基材2首先被进行外周加工。详细而言，沿着图2所示的断裂线A-A’，仅将形成有多晶SiC膜4的石墨基板2的外周部切断并除去。接着，沿着图2所示的将石墨基材2的厚度等分的线、即断裂线B-B’，将形成有多晶SiC膜4的石墨基材2在厚度方向上切分成两部分。其结果，如图3所示，得到石墨基材2与多晶SiC膜4的层叠体。再接着，通过氧化或喷丸法等从该层叠体中仅除去石墨基材2。然后，通过磨削加工等对除去石墨基材2后露出的多晶SiC膜4的露出面进行磨削。通过上述例示的加工方法，可以得到多晶SiC成型体。

如上所述，根据本实施方式，在通过CVD法形成多晶SiC膜时，通过使含氮原子化合物气体以一定速度上升，氮含量在多晶SiC成型体的厚度方向上以规定的值进行控制，因此可以得到低电阻率且厚度方向的电阻率的偏差小的多晶SiC成型体。

另外，根据本实施方式，可以得到低电阻率且厚度方向的电阻率的偏差小的多晶SiC成型体，因此适合于半导体制造装置用部件用途。但是，只要是要求低电阻率且在厚度方向上电阻率的偏差小的用途，本实施方式的多晶SiC成型体也可以很好地适用于其他用途。

例如，本实施方式的多晶SiC成型体在半导体制造时作为等离子体蚀刻装置用部件，可以用于边缘环、电极板及加热器等。另外，在半导体制造时，可以作为半导体热处理装置用部件而用于虚拟晶圆。

另外，作为边缘环及电极板使用时，多晶SiC成型体例如具有1000～5000μm左右的厚度。另外，作为虚拟晶圆使用时，多晶SiC成型体例如具有300～1500μm左右的厚度。

实施例

(实施例1)

在CVD炉内设置直径160mm、厚度5mm的石墨基板。CVD炉中导入甲基三氯硅烷(原料气体)、氢气(载气)及氮气，在1500℃下用10小时在石墨基板上形成多晶SiC膜。

成膜条件如表1所示。

气体滞留时间在成膜开始时为33.1(秒)，成膜结束时为32.0(秒)。另外，气体滞留时间通过下述公式算出。

(式1)：气体滞留时间(秒)＝(炉内容积/气体流量)×((20+273)/(反应温度+273))×60

成膜后，将石墨基板从CVD炉中取出，进行外周加工和切割加工。进而除去石墨基材，得到直径150mm、厚度0.6mm的多晶SiC成型体。再然后，通过平面磨削加工，得到直径150mm、厚度0.5mm的多晶SiC成型体。

此时，将与石墨基材接触的面作为基材面侧，将相对的面作为生长面侧。对与基材面侧的平面相对的生长面侧的平面进行最低限度的磨削，使得直径150mm全面露出，将厚度调整为0.5mm。将其作为实施例1的多晶SiC成型体而获得。

(实施例2～7、比较例1～2)

使用与实施例1同样的方法，得到实施例2～7及比较例1～2的多晶SiC成型体。但是，成膜条件如表1所示进行变更。另外，在比较例1中，氮气流量设为一定量(70L/min)。

(电阻率的测量)

将在各实施例和比较例中得到的多晶SiC成型体加工成长10mm×宽10mm×厚度0.3～1.0mm的测试件，通过四探针法测量电阻率。在电阻率的测量中，使用了符合JISK7194标准的三菱化学分析公司制造的Loresta GP MCT-T610。

(拉曼光谱的测量)

使用(株式会社)堀场制作所生产的显微拉曼分光装置LabRAMHR800，在以下条件下对得到的多晶SiC成型体的拉曼光谱进行测量。

激发波长：532nm

照射直径：

曝光时间：15秒

累计次数：2

光栅：1800gr/mm

在得到拉曼光谱中，将波数为810～940cm^-1的范围内的光谱强度的平均值作为背景的修正值，将波数950～970cm^-1的范围内的最大光谱强度设为“峰值A(修正前)”，将波数780～800cm^-1的范围内的最大光谱强度设为“峰值B(修正前)”。通过从各峰值强度(修正前)中减去背景的修正值，求出峰值A及峰值B。然后，计算出峰值强度比率(A/B)。在此，在峰值A(修正前)小于背景的修正值的情况下，将峰值A设为0。峰值强度比率(A/B)的平均值是测量基材面侧5个点、生长面侧5个点，求出各自的峰值强度比率，然后求出该10点的算术平均值。上述生长面侧的峰值强度比率(A/B)的平均值与上述基材面侧的峰值强度比率的平均值之差，是测量基材面侧5个点、生长面侧5个点，求出各自的峰值强度比率，然后从各自的算术平均值的大值减去小值而求出。

(含氮量的测量)

使用ATOMIKA公司生产的SIMS-4000，对多晶SiC成型体中的含氮量进行测量。

(结果考察)

各种气体流量以及原料气体浓度、反应时间、氮气流量上升率的设定示于表1，电阻率、SiC中的氮浓度、拉曼光谱的峰值强度比率的平均值以及基材面侧与生长面侧之差以及平均值示于表2。

实施例1～7的拉曼光谱的峰值强度比率的平均值小于比较例1及比较例2，基材面侧与生长面侧的峰值强度比率之差小。实施例1～7的拉曼光谱的平均值小于0.040，基材面侧与生长面侧的峰值强度比率之差小于0.040。而比较例1和比较例2中的拉曼光谱的峰值强度比率的平均值为0.050以上，拉曼光谱的基材面侧与生长面侧的峰值强度比率之差为0.080以上。即，可以理解为：由于拉曼光谱的基材面侧与生长面侧的峰值强度比率之差为0.040以下，因此使得多晶SiC基板的厚度方向的电阻率的偏差小。

[表1]

[表2]

工业上的可利用性

根据本发明，可以提供低电阻率且厚度方向的电阻率的偏差小的多晶SiC成型体及其制造方法。

符号说明

1 CVD炉

2 石墨基材

3 混合器

4 多晶SiC膜。

Claims

1.一种多晶SiC成型体，其特征在于：

电阻率为0.050Ωcm以下，

当将拉曼光谱中的波数950～970cm^-1范围内的峰值强度设为“A”，将拉曼光谱中的波数780～800cm^-1范围内的峰值强度设为“B”时，峰值强度比率(A/B)的平均值为0.040以下，生长面侧的峰值强度比率的平均值与基材面侧的峰值强度比率的平均值之差为0.040以下。

2.根据权利要求1所述的多晶SiC成型体，其中，

氮含量为200ppm(质量百万分率)以上。

3.一种根据权利要求1或2所述的多晶SiC成型体的制造方法，其为通过CVD法制造多晶SiC成型体的方法，包括：

使从成膜开始到成膜结束的含氮原子化合物气体的浓度以一定速度上升。

4.根据权利要求3所述的多晶SiC成型体的制造方法，其中，

从成膜开始到反应结束的含氮原子化合物气体的流量的上升率为1.0％/hr以上且10.0％/hr以下。