CN116657114B - 一种低电阻的碳化硅基板及其制备方法和应用 - Google Patents

一种低电阻的碳化硅基板及其制备方法和应用 Download PDF

Info

Publication number
CN116657114B
CN116657114B CN202310913102.1A CN202310913102A CN116657114B CN 116657114 B CN116657114 B CN 116657114B CN 202310913102 A CN202310913102 A CN 202310913102A CN 116657114 B CN116657114 B CN 116657114B
Authority
CN
China
Prior art keywords
silicon carbide
silicon
substrate
carbide substrate
free carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310913102.1A
Other languages
English (en)
Other versions
CN116657114A (zh
Inventor
黄秀松
郭超
母凤文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jc Innovative Semiconductor Substrate Technology Co ltd
Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd
Original Assignee
Jc Innovative Semiconductor Substrate Technology Co ltd
Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jc Innovative Semiconductor Substrate Technology Co ltd, Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd filed Critical Jc Innovative Semiconductor Substrate Technology Co ltd
Priority to CN202310913102.1A priority Critical patent/CN116657114B/zh
Publication of CN116657114A publication Critical patent/CN116657114A/zh
Application granted granted Critical
Publication of CN116657114B publication Critical patent/CN116657114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种低电阻的碳化硅基板及其制备方法和应用,属于半导体技术领域,所述碳化硅基板包括掺杂N元素的碳化硅和游离碳,所述游离碳随机分布于所述碳化硅内部;所述N元素的掺杂浓度大于5×1020atoms/cm3;所述碳化硅基板的电阻率小于10mΩ·cm。本发明制备了一种低电阻的碳化硅基板,微观组织为掺杂N元素的碳化硅和游离碳的复合结构,该碳化硅基板不仅满足了电阻率小于10mΩ·cm的要求,而且组织均匀性好,可满足作为复合碳化硅晶圆的支撑层等应用环境。

Description

一种低电阻的碳化硅基板及其制备方法和应用
技术领域
本发明属于半导体技术领域,具体涉及一种低电阻的碳化硅基板及其制备方法和应用。
背景技术
碳化硅材料具有耐高温、耐高压、耐辐射、耐化学腐蚀、硬度大、热导率大等优点。由3C碳化硅材料构成的基板可用来制作半导体工艺中的加热板、聚焦环、保护环等零件。
由于3C碳化硅基板相较于4H碳化硅晶圆具有更低的生产成本,最近,较厚的3C碳化硅基板被用来作为支撑层,与较薄的4H碳化硅晶圆复合,形成比完全含4H碳化硅的晶圆更低成本的复合碳化硅晶圆。该复合碳化硅晶圆在经历外延、刻蚀、离子注入、封装等步骤后被制作成MOSFET等器件。相较于其他用途的碳化硅基板,该类型的3C碳化硅基板要求更低的电阻率,以降低使用时的能量损耗。
化学气相沉积(CVD)方法是制造3C碳化硅基板的常用方法。其主要过程为含Si和C的气态物质在基材表面经历化学反应形成固态的3C碳化硅,并沉积在基材表面。随着时间延长,在基材上形成一定厚度的3C碳化硅基板。通过研磨或化学反应等方法剥离基材,形成单一材质的3C碳化硅基板。通过CVD方法形成的3C碳化硅一般呈现多晶结构。在不掺杂的情况下,材料的电阻率可以高达1×1013mΩ·cm,不能应用于要求低电阻率的使用环境。掺N是一种降低多晶3C碳化硅电阻率的方法。文献(DOI:10.1016/j.mssp.2013.12.017)基于CVD方法,采用1040℃和250Pa压力,在腔体中通入甲基硅烷(CH3SiCl3,MTS)前驱体和掺杂气体氨气(NH3),在单晶Si基板上沉积了掺杂N元素的多晶3C碳化硅。当N元素含量达到17at.%时,多晶3C碳化硅具有电阻率140mΩ·cm,进一步提高N元素含量不能降低多晶3C碳化硅的电阻率。虽然该电阻率相较不掺杂N元素的3C碳化硅的电阻率大幅下降,但在应用于制造碳化硅的复合晶圆时,仍不能满足电阻率低于10mΩ·cm的要求。
因此,如何使得碳化硅的电阻率满足小于10mΩ·cm的要求,是当前亟需解决的技术问题。
发明内容
针对现有技术的不足,本发明的目的在于提供一种低电阻的碳化硅基板及其制备方法和应用。本发明制备了一种低电阻的碳化硅基板,微观组织为掺杂N元素的碳化硅和游离碳的复合结构,该碳化硅基板不仅满足了电阻率小于10mΩ·cm的要求,而且组织均匀性好,可满足作为复合碳化硅晶圆的支撑层等应用环境。
为达到此发明目的,本发明采用以下技术方案:
第一方面,本发明提供一种低电阻的碳化硅基板,所述碳化硅基板包括掺杂N元素的碳化硅和游离碳,所述游离碳随机分布于所述碳化硅内部;
所述N元素的掺杂浓度大于5×1020atoms/cm3
所述碳化硅基板的电阻率小于10mΩ·cm。
本发明制备了一种低电阻的碳化硅基板,微观组织为掺杂N元素的碳化硅和游离碳的复合结构,该碳化硅基板不仅满足了电阻率小于10mΩ·cm的要求,而且组织均匀性好,可满足作为复合碳化硅晶圆的支撑层等应用环境。
本发明通过掺N和形成游离碳降低碳化硅基板电阻率的原理在于:不掺杂N的碳化硅电阻率ρ1约为1×1013mΩ·cm,掺N的碳化硅电阻率ρ2可以低至140mΩ·cm,游离碳具有最低的电阻率ρ3,约在0.8-1.2mΩ·cm之间。掺N的碳化硅的局部块体的电阻为dR11dL/dS,dL为局部块体的长,dS为局部块体的面积。游离碳的局部电阻为dR23dL/dS,dL为局部块体的长,dS为局部块体的面积。当掺杂了N元素的碳化硅局部块体和石墨片局部块体形成并联电路时,总电阻值可表示为dR=1/(1/dR1+1/dR2),由于dR2远小于dR1,导致总电阻R值接近于R2,也就是说游离碳大幅降低了碳化硅基板的电阻率。当掺杂了N元素的碳化硅的局部块体和游离碳局部块体形成串联电路时,总电阻可表示为dR=dR1+dR2,由于dR2远小于dR1,导致总电阻R值接近于R1,也就是说掺N的碳化硅的电阻率显著影响了基板的总电阻。因此,同时掺N和在碳化硅组织内形成游离碳结构,其共同发挥作用从而降低碳化硅基板的电阻率至小于10mΩ·cm。
本发明中,N元素的掺杂浓度大于5×1020atoms/cm3,例如可以是5×1020atoms/cm3、6×1020atoms/cm3、7×1020atoms/cm3、8×1020atoms/cm3、9×1020atoms/cm3或1×1021atoms/cm3等。
本发明中,若N元素的掺杂浓度过低,即小于等于5×1020atoms/cm3时,会导致碳化硅基板的电阻率增大。
本发明中,所述碳化硅基板的电阻率小于10mΩ·cm,例如可以是8mΩ·cm、6mΩ·cm、4mΩ·cm、2mΩ·cm或1mΩ·cm等。
作为本发明一种优选的技术方案,所述碳化硅为多晶3C结构。
优选地,所述游离碳的晶体结构为石墨。
本发明中在碳化硅基板中分布有石墨结构的游离碳,可以进一步大幅降低碳化硅基板的电阻率。
优选地,所述游离碳的含量大于等于1wt.%,例如可以是1wt.%、2wt.%、10wt.%、20wt.%、30wt.%或40wt.%等,优选为1-30wt.%。
本发明中,若游离碳的含量过低,则会导致碳化硅基板的电阻率过大。
需要说明的是,游离碳的含量是以碳化硅基板的质量含量为基准。
优选地,所述N元素的掺杂浓度为8×1020-1×1021atoms/cm3
优选地,所述碳化硅基板的电阻率为1-5mΩ·cm。
作为本发明一种优选的技术方案,所述碳化硅基板的厚度为0.05-10mm,例如可以是0.05mm、0.1mm、0.5mm、1mm、2mm、3mm、4mm、5mm、6mm、7mm、8mm、9mm或10mm等,优选为0.5-2mm。
本发明对碳化硅基板的形状不作限定,示例性的,例如可以是方形、圆形或其他形状,优选方形或圆形。当碳化硅基板的形状为方形时,长和宽独立地为25-300mm,例如可以是25mm、50mm、100mm、150mm、200mm、250mm或300mm等。当碳化硅基板的形状为圆形时,直径为25-300mm,例如可以是25mm、50mm、100mm、150mm、200mm、250mm或300mm等。
优选地,所述碳化硅基板的表面粗糙度为0.5-10000nm,例如可以是0.5nm、1nm、100nm、1000nm、5000nm或10000nm等,优选为0.5-1000nm。
第二方面,本发明提供一种如第一方面所述的碳化硅基板的制备方法,所述制备方法包括以下步骤:
(1)制备基材,用以生长碳化硅基板;
(2)在基材上生长掺杂N和含游离碳的碳化硅层;
(3)去除所述基材以及所述基材外周部分的碳化硅层,得到所述碳化硅基板。
作为本发明一种优选的技术方案,步骤(1)所述基材的材质包括石墨、硅或氧化硅中的任意一种,优选为石墨。
本发明优选石墨制备基材的是因为石墨成本低,且易加工。
本发明在采用石墨制备基材时,石墨原料可以采用不同工艺获得,可以是等静压石墨、模压石墨或挤压石墨,优选等静压石墨。
优选地,所述石墨的孔隙率为12-16%,例如可以是12%、13%、14%、15%、16%等,优选为12-14%。
本发明在石墨片上沉积碳化硅时,碳化硅会从石墨的孔隙内开始生长,使得碳化硅层在去除基材石墨后必须要进行研磨,才能达到符合要求的表面粗糙度。
优选地,所述石墨的纯度小于等于300ppm,例如可以是300ppm、200ppm、100ppm、50ppm、10ppm、5ppm或1ppm等,优选为小于等于50ppm,进一步优选为小于5ppm。
本发明对所述基材的形状不作限定,示例性的,例如可以是圆形、方形或其他形状,当形状为圆形时,基材的长和宽可以是25-300mm,当形状为圆形时,基材的直径可以是25-300mm。
优选地,步骤(1)所述基材的厚度为1-5mm,例如可以是1mm、2mm、3mm、4mm或5mm等,优选为2-3mm。
本发明中,若基材的厚度过薄,则难以加工;若基材的厚度过厚,则会显著增加基材的成本。
优选地,步骤(1)所述基材的表面粗糙度为1-50μm,例如可以是1μm、5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm或50μm等。
本发明对降低所述基材表面粗糙度的方法不作限定,示例性的,例如可以是通过研磨或抛光的方式降低粗糙度。
优选地,步骤(1)所述基材为至少一片,优选为至少两片。
作为本发明一种优选的技术方案,步骤(2)所述生长的方法包括化学气相沉积法或物理气相沉积法,优选为化学气相沉积法。
本发明中,相较于物理气相沉积法,化学气相沉积法可以在更低的温度下工作,且更容易调节气相中的碳含量。
本发明对化学气相沉积法采用的化学气相沉积装置不作具体限定,示例性的,例如可以是热壁式沉积装置,也可以是冷壁式沉积装置。
本发明对化学气相沉积装置的进气方式不作限定,示例性的,例如可以是水平进气,也可以是竖直进气。
本发明中,基材固定于腔体内,可以通过悬挂丝固定,也可以通过其他连接件连接固定。悬挂丝可以是石墨绳子或钼丝等。
优选地,步骤(2)所述碳化硅层的生长原料包括硅源和碳源。
优选地,所述硅源包括三氯氢硅(SiHCl3)。
优选地,所述碳源包括乙烯(C2H4)。
优选地,所述硅源通过载气进行传输,所述载气为氢气。
需要说明的是,三氯氢硅在常温常压下为液体,故在气相沉积过程中需要通过载气进行传输,具体为:通过采用鼓泡方法,将常温下呈现液态的三氯氢硅转变为气态,同时通入载气进行传输。
优选地,所述硅源的体积流量为0.1-10slm,例如可以是0.1slm、0.5slm、1slm、2slm、4slm、6slm、8slm或10slm等。
优选地,步骤(2)所述生长的过程中,掺杂N元素的原料包括氮气和/或氨气,优选为氮气。
优选地,步骤(2)所述生长的过程中,氮元素和硅元素的氮硅原子比为0.7-1,例如可以是0.7、0.75、0.8、0.85、0.9、0.95或1等,优选为0.85-1。
本发明在0.7-1的氮硅原子比范围内,可以获得接近1×1021atoms/cm3的氮掺杂浓度。若氮硅原子比过小,则会导致碳化硅基板中N元素的掺杂浓度过低,从而导致碳化硅基板的电阻率增大;若氮硅原子比过大,则易生成难导电的氮化硅相,电阻率增大。
优选地,步骤(2)所述生长的过程中,向腔体内通入稀释气,所述稀释气包括氢气或氩气,优选为氢气。
本发明中,向腔体内通入稀释气的目的是通过降低气体中硅和碳元素的浓度,降低碳化硅在气相中形核后粘附在碳化硅基板上的概率,以提高碳化硅的致密性,降低电阻率。
优选地,所述稀释气中的氢元素和硅元素的氢硅原子比为3-10,例如可以是3、4、5、6、7、8、9或10等,优选为6-10。
本发明中稀释气中的氢元素和硅元素的氢硅原子比在3-10的范围内,可以获得致密的碳化硅。若氢硅原子比过小,则碳化硅在气相中形核后粘附在碳化硅基板上,导致碳化硅不致密,电阻率增大;若氢硅原子比过大,则生成游离碳相的含量有限或不生成游离碳相,电阻率增大。
优选地,步骤(2)所述生长的过程中,碳元素和硅元素的碳硅原子比为2.5-5,例如可以是2.5、3、3.5、4、4.5或5等。优选为4-5。
本发明在2.5-5的碳硅原子比范围内,可以生成含量大于1wt.%的游离碳相,若碳硅原子比过小,则生成游离碳相的含量有限或不生成游离碳相,从而导致在碳化硅基板中形成含少量游离碳相或不含游离碳相的结构,电阻率增大;若碳硅原子比过大,则碳化硅基板出现孔洞缺陷,电阻率增大。
作为本发明一种优选的技术方案,步骤(2)所述生长的温度为1400-1600℃,例如可以是1400℃、1450℃、1500℃、1550℃或1600℃等,优选为1500-1600℃。
本发明的生长温度在1400-1600℃的范围内,可以生成游离碳相。若生长温度过低,则不能生成游离碳相,从而导致在碳化硅基板中仅形成掺N的碳化硅结构,电阻率增大。
优选地,步骤(2)所述生长的时间为1-100h,例如可以是1h、10h、30h、50h、70h、80h、90h或100h等,优选为2.5-50h。
优选地,步骤(2)所述生长的过程中,腔体的压力为10000-40000Pa,例如可以是10000Pa、20000Pa、30000Pa或40000Pa等,优选为20000-40000Pa。
本发明中,若腔体的压力过小,则不能生成游离碳相,从而导致在碳化硅基板中仅形成掺N的碳化硅结构,电阻率增大。
优选地,步骤(2)所述碳化硅层的厚度为0.05-10mm,例如可以是0.05mm、0.1mm、1mm、2mm、3mm、4mm、5mm、6mm、7mm、8mm、9mm或10mm等。
本发明对去除基材以及基材外周部分的碳化硅层的方法不作具体限定,示例性的,去除外周可以采用外圆磨床滚圆或金刚线切割,去除基材可以依据基材的材质进行确认,可以是腐蚀方法,如热空气氧化或化学药液浸泡等,也可以是切割后通过研磨去除。当基材为石墨时,可以采用通热空气使石墨氧化为二氧化碳的方式去除,热空气的温度可以是800-1200℃。
作为本发明一种优选的技术方案,步骤(2)所述生长掺杂N和含游离碳的碳化硅层之前,先在基材上预成形缓冲层。
本发明中,通过在基材上预成形缓冲层,可以获得粗糙度低的基底,在该基底上沉积碳化硅后去除该基底,可获得粗糙度低的碳化硅基板,从而取消研磨碳化硅基板步骤。
优选地,所述缓冲层包括非晶碳膜或二氧化硅膜。
优选地,所述缓冲层的成形方法包括等离子体化学气相沉积或高温氧化方法。
优选地,步骤(3)所述去除所述基材以及所述基材外周部分的碳化硅层的过程中,去除所述缓冲层。
优选地,所述去除缓冲层的方法与所述去除基材以及基材外周部分的碳化硅层的方法一致。
需要说明的是,去除缓冲层后,碳化硅层和缓冲层接触的界面无需研磨,其表面粗糙度即可满足要求。
作为本发明优选的技术方案,所述制备方法包括以下步骤:
(1)采用孔隙率为12-16%、纯度为5-300ppm的石墨作为基材,加工成方形或圆形的石墨片,并使用无水乙醇进行超声清洗,烘干;
(2)采用化学气相沉积法在基材上生长掺杂N和含游离碳的3C碳化硅层,具体生长的步骤包括:在温度为1400-1600℃、压力为10000-40000Pa的条件下,通入气体原料和氢气进行沉积,时间为1-100h,得到厚度为0.05-10mm的碳化硅层;
其中,气体原料包括硅源、碳源和氮源,氮硅原子比为0.7-1,氢硅原子比为3-10,碳硅原子比为2.5-5;
(3)采用外圆磨床滚圆或者金刚线切割去除掺杂N和含游离碳的3C碳化硅层的外周部分,采用腐蚀方法或者切割研磨方法去除基材,然后进行切割,或研磨,或抛光,得到所述碳化硅基板。
第三方面,本发明提供一种半导体器件,所述半导体器件中包括如第一方面所述的低电阻的碳化硅基板。
本发明所述的数值范围不仅包括上述列举的点值,还包括没有列举出的上述数值范围之间的任意的点值,限于篇幅及出于简明的考虑,本发明不再穷尽列举所述范围包括的具体点值。
相对于现有技术,本发明具有以下有益效果:
本发明制备了一种低电阻的碳化硅基板,微观组织为掺杂N元素的碳化硅和游离碳的复合结构,该碳化硅基板不仅满足了电阻率小于10mΩ·cm的要求,而且组织均匀性好,可满足作为复合碳化硅晶圆的支撑层等应用环境。
附图说明
图1为本发明实施例1提供的碳化硅基板的组织结构示意图。
图2为本发明实施例1制备碳化硅基板的工艺流程图。
图3为本发明实施例4制备碳化硅基板的工艺流程图。
图4为本发明实施例1提供的碳化硅基板的光学实物图。
图5为本发明实施例1提供的碳化硅基板的拉曼光谱图。
图6为本发明实施例1提供的碳化硅基板截面的SEM图。
图7为本发明实施例1提供的碳化硅基板截面的EDS能谱图。
其中,1-碳化硅基板;11-掺杂N元素的碳化硅;12-游离碳;2-基材;3-碳化硅层;4-缓冲层。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了,所述实施例仅仅是帮助理解本发明,不应视为对本发明的具体限制。
实施例1
本实施例提供了一种低电阻的碳化硅基板1,其组织结构示意图如图1所示,该碳化硅基板1包括掺杂N元素的碳化硅11和游离碳12,游离碳12随机分布于碳化硅内部,N元素的掺杂浓度为9.1×1020atoms/cm3,碳化硅基板1的电阻率为1.2mΩ·cm,该碳化硅基板1为多晶3C结构,该游离碳12的晶体结构为石墨;
其中,碳化硅基板1的厚度为0.5mm,形状为圆形,直径为150mm,表面粗糙度为30nm。
本实施例还提供了所述低电阻的碳化硅基板1的制备方法,所述制备方法的工艺流程如图2所示,所述制备方法包括以下步骤:
(1)采用孔隙率为12%、纯度为5ppm的等静压石墨作为基材2,加工成直径为160mm、厚度为2mm、表面粗糙度为2.5μm的圆形石墨片,然后使用无水乙醇进行30min的超声清洗,并在120℃下烘干30min;
(2)采用竖直进气的热壁式化学气相沉积法在基材2上生长掺杂N和含游离碳12的碳化硅层3,具体生长的步骤包括:将4片石墨片采用钼丝悬挂在腔体中,然后在温度为1500℃、压力为20000Pa的条件下,通入2slm的三氯氢硅、5slm的乙烯(碳硅原子比为5)、3slm的稀释气氢气(氢硅原子比为3)和1slm的氮气(氮硅原子比为1)组合的混合气,其中三氯氢硅通过鼓泡方法由液态转变为气态,载气为氢气;在沉积20h后,停止通入混合气,完成掺杂N和含游离碳12的碳化硅层3的生长;
(3)掺杂N和含游离碳12的碳化硅层3和基材2采用外圆磨床滚圆至直径为150mm,去除碳化硅层3的外周,然后放入管式炉中加热至1000℃,通入热空气去除基材2;对掺杂N和含游离碳12的碳化硅层3进行研磨,得到厚度为0.5mm、表面粗糙度为30nm的碳化硅基板1,其光学实物图如图4所示。
对本实施例制备的碳化硅基板1进行性能测试:
i、电阻率测试:使用霍尔效应测试仪测量了碳化硅基板1的电阻率,电阻率为1.2mΩ·cm;
ii、掺N量测试:取一片碳化硅基板1并截出一部分,使用二次离子质谱仪(SIMS)测量掺N量,掺N量为8.9×1020atoms/cm3
iii、游离碳的含量测试:取一片碳化硅基板1并截出一部分,使用高温燃烧法测量含碳量,含碳量为15wt.%;
iiii、晶型测试:使用拉曼光谱仪测量碳化硅基板1的晶型,测量位置位于基板表面,使用激光波长为532nm,测试结果如图5所示,拉曼光谱在797和976cm-1点出现峰值,对应碳化硅的TO峰和LO峰,在1350cm-1点出现峰值,对应石墨的D峰,以上结果表明该基板内形成了3C碳化硅和石墨结构。
iv、基板的成分测试:取生长完的碳化硅基板1并截出一部分,采用场发射扫描电子显微镜(SEM)观察微观组织并分析成分,如图6所示,可以观察到截面内出现片状组织。此外,采用场发射扫描电子显微镜装载的X射线能谱仪(EDS)对图6中白色箭头指出的片状组织测量成分,如图7所示,测试结果表明该片状组织主要由碳元素构成,图谱中的其他元素的峰来自于测量误差和周围组织的干扰,结合拉曼光谱仪图谱,确定该结构为石墨片。
实施例2
本实施例与实施例1的不同之处为,步骤(2)中通入3slm的乙烯,即碳硅原子比为3;步骤(2)中腔体的温度为1600℃,压力为40000Pa;N元素的掺杂浓度为8.7×1020atoms/cm3,含碳量为15wt.%,碳化硅基板的电阻率为9.8mΩ·cm。
其余制备方法和参数与实施例1保持一致。
实施例3
本实施例与实施例1的不同之处为,步骤(2)中通入0.85slm的氮气,即氮硅原子比为0.85,使得N元素的掺杂浓度为6.1×1020atoms/cm3,含碳量为24wt.%,碳化硅基板的电阻率为6.3mΩ·cm。
其余制备方法和参数与实施例1保持一致。
实施例4
本实施例与实施例1的不同之处为,在步骤(2)中生长掺杂N和含游离碳的碳化硅层之前,先采用等离子体化学气相沉积方法在石墨片上预形成缓冲层4,所述缓冲层4为非晶碳膜,具体步骤包括:首先使用850V下的Ar离子溅射清洗石墨片的表面,然后通入0.5slm的C2H2气体,经过2h,在石墨片的表面形成2μm的非晶碳膜。然后采用实施例1的步骤(2)生长掺杂N和含游离碳的碳化硅层,并在步骤(3)中去除非晶碳膜,无需研磨即可得到表面粗糙度为5nm的碳化硅基板,该碳化硅基板中N元素的掺杂浓度为8.5×1020atoms/cm3,含碳量为25wt.%,电阻率为1.5mΩ·cm。
其余制备方法和参数与实施例1保持一致。
图3示出了本实施例制备碳化硅基板的工艺流程图。
实施例5
本实施例与实施例1的不同之处为,步骤(2)中通入5.5slm的乙烯,使得碳硅原子比为5.5。
其余制备方法和参数与实施例1保持一致。
实施例6
本实施例与实施例1的不同之处为,步骤(2)中通入2slm的稀释气氢气,使得氢硅原子比为2。
其余制备方法和参数与实施例1保持一致。
实施例7
本实施例与实施例1的不同之处为,步骤(2)中通入11slm的稀释气氢气,使得氢硅原子比为11。
其余制备方法和参数与实施例1保持一致。
实施例8
本实施例与实施例1的不同之处为,步骤(2)中通入1.1slm的氮气,使得氮硅原子比为1.1。
其余制备方法和参数与实施例1保持一致。
对比例1
本对比例与实施例1的不同之处为,碳化硅基板中游离碳的含量为0.5wt.%,即在步骤(2)中通入2slm的乙烯,使得碳硅原子比为2,该碳化硅基板的电阻率为135 mΩ·cm。
其余制备方法和参数与实施例1保持一致。
对比例2
本对比例与实施例1的不同之处为,通过调整步骤(2)中腔体加热的温度为1200℃,使得碳化硅基板中不包括游离碳,只形成掺杂N元素的碳化硅基板,该碳化硅基板的电阻率为225mΩ·cm。
其余制备方法和参数与实施例1保持一致。
对比例3
本对比例与实施例1的不同之处为,通过调整腔体的压力为5000Pa,使得碳化硅基板中不包括游离碳,只形成掺杂N元素的碳化硅基板,该碳化硅基板的电阻率为233mΩ·cm。
其余制备方法和参数与实施例1保持一致。
对比例4
本对比例与实施例1的不同之处为,碳化硅基板中N元素的掺杂浓度为3×1020atoms/cm3,即在步骤(2)中通入0.5slm的氮气,使得氮硅原子比为0.5,该碳化硅基板的电阻率为23mΩ·cm。
其余制备方法和参数与实施例1保持一致。
对比例5
本对比例与实施例1的不同之处为,碳化硅基板中不含N元素,即在步骤(2)中不添加氮气,该碳化硅基板的电阻率为5922mΩ·cm。
其余制备方法和参数与实施例1保持一致。
性能测试
对实施例1-8和对比例1-5制备的碳化硅基板进行电阻率测试,即使用霍尔效应测试仪测量碳化硅基板的电阻率。
测试结果如表1所示。
表1
分析:
由上表可知,本发明制备了一种低电阻的碳化硅基板,微观组织为掺杂N元素的碳化硅和游离碳的复合结构,该碳化硅基板不仅满足了电阻率小于10mΩ·cm的要求,而且组织均匀性好,可满足作为复合碳化硅晶圆的支撑层等应用环境。
由实施例1与实施例5的数据结果可知,若碳硅原子比过大,则碳化硅基板出现孔洞缺陷,从而导致电阻率增大。
由实施例1与实施例6-7的数据结果可知,若氢硅原子比过小,则导致碳化硅不致密,从而导致电阻率增大;若氢硅原子比过大,则生成游离碳相的含量有限或不生成游离碳相,从而导致电阻率增大。
由实施例1与实施例8的数据结果可知,若氮硅原子比过大,则易生成难导电的氮化硅相,从而导致电阻率增大。
由实施例1与对比例1-3的数据结果可知,若碳化硅基板中游离碳含量过低或不包括游离碳,则只依赖于N掺杂形成的自由电子导电,从而导致碳化硅基板的电阻率大于10mΩ·cm,甚至高达233mΩ·cm,不满足应用要求。
由实施例1与对比例4的数据结果可知,若碳化硅基板中N元素的掺杂浓度过低,则由N掺杂形成的自由电子导电能力有限,从而导致碳化硅基板的电阻率大于10mΩ·cm,不满足应用要求。
由实施例1与对比例5的数据结果可知,若碳化硅基板中不含N元素,则碳化硅基板只依赖于游离碳相导电,从而导致碳化硅基板的电阻率高达5922mΩ·cm,不满足应用要求。
申请人声明,本发明通过上述实施例来说明本发明的工艺方法,但本发明并不局限于上述工艺步骤,即不意味着本发明必须依赖上述工艺步骤才能实施。所属技术领域的技术人员应该明了,对本发明的任何改进,对本发明所选用原料的等效替换及辅助成分的添加、具体方式的选择等,均落在本发明的保护范围和公开范围之内。

Claims (7)

1.一种低电阻的碳化硅基板,其特征在于,所述碳化硅基板包括掺杂N元素的碳化硅和游离碳,所述游离碳随机分布于所述碳化硅内部;
所述N元素的掺杂浓度大于5×1020atoms/cm3
所述碳化硅基板的电阻率小于10mΩ·cm;
所述游离碳的晶体结构为石墨;
所述碳化硅为多晶3C结构;
所述游离碳的含量大于等于1wt.%;
所述碳化硅基板的表面粗糙度为0.5-10000nm。
2.根据权利要求1所述的碳化硅基板,其特征在于,所述N元素的掺杂浓度为8×1020-1×1021atoms/cm3
所述碳化硅基板的电阻率为1-5mΩ·cm。
3.根据权利要求1所述的碳化硅基板,其特征在于,所述碳化硅基板的厚度为0.05-10mm。
4.一种如权利要求1-3任一项所述的低电阻的碳化硅基板的制备方法,其特征在于,所述制备方法包括以下步骤:
(1)制备基材,用以生长碳化硅基板;
(2)在基材上生长掺杂N和含游离碳的碳化硅层;
(3)去除所述基材以及所述基材外周部分的碳化硅层,得到所述碳化硅基板;
步骤(1)所述基材的材质包括石墨、硅或氧化硅中的任意一种;
所述石墨的孔隙率为12-16%;
步骤(1)所述基材的厚度为1-5mm;
步骤(1)所述基材的表面粗糙度为1-50μm;
步骤(1)所述基材为至少一片;
步骤(2)所述生长的方法包括化学气相沉积法或物理气相沉积法;
步骤(2)所述碳化硅层的生长原料包括硅源和碳源;
所述硅源通过载气进行传输,所述载气为氢气;
所述硅源的体积流量为0.1-10slm;
步骤(2)所述生长的过程中,掺杂N元素的原料包括氮气和/或氨气;
步骤(2)所述生长的过程中,氮元素和硅元素的氮硅原子比为0.7-1;
步骤(2)所述生长的过程中,向腔体内通入稀释气,所述稀释气包括氢气或氩气;
所述稀释气中的氢元素和硅元素的氢硅原子比为3-10;
步骤(2)所述生长的过程中,碳元素和硅元素的碳硅原子比为2.5-5;
步骤(2)所述生长的温度为1400-1600℃;
步骤(2)所述生长的时间为1-100h;
步骤(2)所述生长的过程中,腔体的压力为10000-40000Pa;
步骤(2)所述碳化硅层的厚度为0.05-10mm。
5.根据权利要求4所述的制备方法,其特征在于,步骤(2)所述生长掺杂N和含游离碳的碳化硅层之前,先在基材上预成形缓冲层;
所述缓冲层包括非晶碳膜或二氧化硅膜;
所述缓冲层的成形方法包括等离子体化学气相沉积或高温氧化方法;
步骤(3)所述去除所述基材以及所述基材外周部分的碳化硅层的过程中,去除所述缓冲层。
6.根据权利要求4所述的制备方法,其特征在于,所述制备方法包括以下步骤:
(1)采用孔隙率为12-16%、纯度为5-300ppm的石墨作为基材,加工成方形或圆形的石墨片,并使用无水乙醇进行超声清洗,烘干;
(2)采用化学气相沉积法在基材上生长掺杂N和含游离碳的3C碳化硅层,具体生长的步骤包括:在温度为1400-1600℃、压力为10000-40000Pa的条件下,通入气体原料和氢气进行沉积,时间为1-100h,得到厚度为0.05-10mm的碳化硅层;
其中,气体原料包括硅源、碳源和氮源,氮硅原子比为0.7-1,氢硅原子比为3-10,碳硅原子比为2.5-5;
(3)采用外圆磨床滚圆或者金刚线切割去除掺杂N和含游离碳的3C碳化硅层的外周部分,采用腐蚀方法或者切割研磨方法去除基材,然后进行切割,或研磨,或抛光,得到所述碳化硅基板。
7.一种半导体器件,其特征在于,所述半导体器件中包括如权利要求1-3任一项所述的低电阻的碳化硅基板。
CN202310913102.1A 2023-07-25 2023-07-25 一种低电阻的碳化硅基板及其制备方法和应用 Active CN116657114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310913102.1A CN116657114B (zh) 2023-07-25 2023-07-25 一种低电阻的碳化硅基板及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310913102.1A CN116657114B (zh) 2023-07-25 2023-07-25 一种低电阻的碳化硅基板及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN116657114A CN116657114A (zh) 2023-08-29
CN116657114B true CN116657114B (zh) 2023-10-27

Family

ID=87715581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310913102.1A Active CN116657114B (zh) 2023-07-25 2023-07-25 一种低电阻的碳化硅基板及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN116657114B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346073A (zh) * 2013-07-13 2013-10-09 大连理工大学 一种β-碳化硅薄膜的制备方法
CN106711022A (zh) * 2016-12-26 2017-05-24 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN107492482A (zh) * 2017-07-18 2017-12-19 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN112466745A (zh) * 2020-11-26 2021-03-09 瀚天天成电子科技(厦门)有限公司 一种碳化硅外延生长的控制方法及碳化硅外延片
CN112725893A (zh) * 2020-12-23 2021-04-30 北京天科合达半导体股份有限公司 一种导电型碳化硅单晶及其制备方法
CN114899089A (zh) * 2022-05-10 2022-08-12 东莞市天域半导体科技有限公司 降低碳化硅外延背景掺杂浓度的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939821B2 (en) * 2000-02-24 2005-09-06 Shipley Company, L.L.C. Low resistivity silicon carbide

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346073A (zh) * 2013-07-13 2013-10-09 大连理工大学 一种β-碳化硅薄膜的制备方法
CN106711022A (zh) * 2016-12-26 2017-05-24 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN107492482A (zh) * 2017-07-18 2017-12-19 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN112466745A (zh) * 2020-11-26 2021-03-09 瀚天天成电子科技(厦门)有限公司 一种碳化硅外延生长的控制方法及碳化硅外延片
CN112725893A (zh) * 2020-12-23 2021-04-30 北京天科合达半导体股份有限公司 一种导电型碳化硅单晶及其制备方法
CN114899089A (zh) * 2022-05-10 2022-08-12 东莞市天域半导体科技有限公司 降低碳化硅外延背景掺杂浓度的方法

Also Published As

Publication number Publication date
CN116657114A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
KR101193628B1 (ko) 저온 실리콘 화합물 증착
US5607511A (en) Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US6639312B2 (en) Dummy wafers and methods for making the same
WO2004009861A2 (en) Method to form ultra high quality silicon-containing compound layers
CN112813409A (zh) 金刚石衬底及其制造方法
CN114908331B (zh) 无定形碳薄膜的沉积方法
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
CN116657114B (zh) 一种低电阻的碳化硅基板及其制备方法和应用
KR20190042537A (ko) 식각 특성이 향상된 화학기상증착 실리콘 카바이드 벌크
EP0259759B1 (en) Method for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
JP4782670B2 (ja) エピタキシャルGe含有膜の成長方法及びエピタキシャル半導体成膜システム
Ramesham Selective growth and characterization of doped polycrystalline diamond thin films
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
JP2021066624A (ja) 炭化ケイ素多結晶基板の製造方法
US8158495B2 (en) Process for forming a silicon-based single-crystal portion
WO2023163078A1 (ja) 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子
JP7367497B2 (ja) 炭化ケイ素多結晶膜の成膜方法、および、炭化ケイ素多結晶基板の製造方法
Lips et al. Preparation and characterization of microcrystalline and epitactially grown emitter layers for silicon solar cells
CN114525582B (zh) 一种单晶金刚石及制备方法
KR101916226B1 (ko) 증착 장치 및 증착 방법
Ramesham et al. Selective growth, characterization, and microstructure fabrication of undoped and doped polycrystalline diamond thin films
WO2024024218A1 (ja) 多結晶SiC成形体及びその製造方法
US20220375747A1 (en) Flowable CVD Film Defect Reduction
US20220157569A1 (en) Plasma Source With Ceramic Electrode Plate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant