CN117769147A - 布线电路基板的制造方法 - Google Patents

布线电路基板的制造方法 Download PDF

Info

Publication number
CN117769147A
CN117769147A CN202311240173.6A CN202311240173A CN117769147A CN 117769147 A CN117769147 A CN 117769147A CN 202311240173 A CN202311240173 A CN 202311240173A CN 117769147 A CN117769147 A CN 117769147A
Authority
CN
China
Prior art keywords
layer
metal
wiring
terminal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311240173.6A
Other languages
English (en)
Inventor
福岛健太
高仓隼人
柴田直树
笹冈良介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN117769147A publication Critical patent/CN117769147A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0121—Patterning, e.g. plating or etching by moving electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

布线电路基板(1)的制造方法包含：准备基材(S)的准备工序；在基材的厚度方向上的一侧形成金属层(M)的金属层形成工序；在金属层的厚度方向上的一侧形成第1绝缘层(14)的第1图案化工序；在第1绝缘层的厚度方向上的一侧形成导体图案(15)的第2图案化工序；去除基材而使金属层暴露的去除工序；在金属层的厚度方向上的另一侧堆积金属而形成第1金属支承层(11)的堆积工序。第1金属支承层具有对导体图案的端子(151A、151B)进行支承的端子支承部(111A)、对导体图案的布线(153A)进行支承的布线支承部(112A)、及对导体图案的布线(153B)进行支承的布线支承部(112B)。

Description

布线电路基板的制造方法
技术领域
本发明涉及布线电路基板的制造方法。
背景技术
以往，提出如下方案：在具备作为散热器发挥功能的金属系支承层的布线电路基板中，设置第1连结体、与第1连结体分开地配置的第2连结体、以及配置在第1连结体与第2连结体之间且相互隔开间隔地排列的多个布线体，以实现散热性的提高(例如参照下述专利文献1。)。
现有技术文献
专利文献
专利文献1：日本特开2019-212656号公报
发明内容
发明要解决的问题
在上述专利文献1所记载那样的布线电路基板中，期望布线体的进一步的细间距化。
本发明提供能够实现布线支承部的细间距化的布线电路基板的制造方法。
用于解决问题的方案
本发明[1]包含一种布线电路基板的制造方法，其中，该布线电路基板的制造方法包含：准备工序，在该准备工序中，准备由第1金属形成的基材；金属层形成工序，在该金属层形成工序中，在所述基材的厚度方向上的一侧形成由与所述第1金属不同的第2金属形成的金属层；第1图案化工序，在该第1图案化工序中，在所述金属层的所述厚度方向上的一侧形成绝缘层；第2图案化工序，在该第2图案化工序中，在所述绝缘层的所述厚度方向上的一侧形成导体图案，该导体图案具有第1端子、第2端子、与所述第1端子连接的第1布线、以及与所述第2端子连接且与所述第1布线隔开间隔地排列的第2布线；去除工序，在该去除工序中，在所述第2图案化工序之后，去除所述基材而使所述金属层的至少一部分暴露；以及堆积工序，在该堆积工序中，在所述去除工序之后，在所述金属层的所述厚度方向上的另一侧堆积金属而形成第1金属支承层，该第1金属支承层具有对所述第1端子和所述第2端子进行支承的端子支承部、对所述第1布线进行支承的第1布线支承部、以及对所述第2布线进行支承且与所述第1布线支承部隔开间隔地排列的第2布线支承部。
根据这样的方法，通过使金属堆积，而能够使第1金属支承层图案化为预定形状(具有端子支承部、第1布线支承部和第2布线支承部的形状)。
因此，与通过利用蚀刻等方法去除金属而使第1金属支承层图案化的情况相比，能够在不过度地去除金属的情况下稳定地得到期望形状的第1金属支承层。
其结果，能够实现布线支承部的细间距化。
本发明[2]在上述[1]的布线电路基板的制造方法的基础上，该布线电路基板的制造方法还包含蚀刻工序，在该蚀刻工序中，在所述堆积工序之后，对所述金属层进行蚀刻而形成配置在所述第1金属支承层与所述绝缘层之间的第2金属支承层。
根据这样的方法，在使第1金属支承层形成为期望形状之后，能够利用简单的方法使第2金属支承层图案化。
本发明[3]在上述[1]的布线电路基板的制造方法的基础上，该布线电路基板的制造方法还包含薄层化工序，在薄层化工序中，在所述去除工序之后且在所述堆积工序之前使所述金属层的厚度变薄。
根据这样的方法，在蚀刻工序中，通过对薄层化后的金属层进行蚀刻，而能够形成第2金属支承层。
因此，能够缩短蚀刻工序。
本发明[4]在上述[1]的布线电路基板的制造方法的基础上，所述基材具有形成所述端子支承部的第1区域、和形成所述第1布线支承部和所述第2布线支承部的第2区域，在所述去除工序中，不去除所述第1区域，而去除所述第2区域。
根据这样的方法，能够在不使对端子进行支承的第1区域的刚性降低的情况下缩短蚀刻工序。
发明的效果
根据本发明的布线电路基板的制造方法，能够实现布线支承部的细间距化。
附图说明
图1是作为本发明的一个实施方式的布线电路基板的俯视图。
图2A是图1所示的布线电路基板的A-A剖视图。图2B是图1所示的布线电路基板的B-B剖视图。
图3是图1所示的布线电路基板的背面图。
图4A～图4E是表示布线电路基板的制造方法的工序图，图4A表示准备工序，图4B表示金属层形成工序，图4C表示第1图案化工序，图4D表示第2图案化工序，图4E表示第3图案化工序。
图5A～图5D是表示布线电路基板的制造方法的工序图，与图4E接续地，图5A表示去除工序，图5B表示密合层形成工序，图5C表示堆积工序，图5D表示蚀刻工序。
图6A～图6D是表示变形例(1)的布线电路基板的制造方法的工序图，与图5A接续地，图6A表示薄层化工序，图6B表示密合层形成工序，图6C表示堆积工序，图6D表示蚀刻工序。
图7A是说明变形例(2)的布线电路基板的制造方法中的薄层化工序的说明图。图7B是通过变形例(2)的布线电路基板的制造方法得到的布线电路基板的剖视图，是相当于图1的A-A线的剖视图。
图8A是说明变形例(3)的布线电路基板的制造方法中的蚀刻工序的说明图。图8B是通过变形例(3)的布线电路基板的制造方法得到的布线电路基板的剖视图，是相当于图1的B-B线的剖视图。
图9A是说明变形例(4)的布线电路基板的制造方法中的密合层形成工序的说明图。图9B是说明变形例(4)的布线电路基板的制造方法中的堆积工序的说明图。
附图标记说明
1、布线电路基板；11、第1金属支承层；12、第2金属支承层；14、第1绝缘层(绝缘层的一个例子)；15、导体图案；111A、端子支承部；112A、布线支承部(第1布线支承部的一个例子)；112B、布线支承部(第2布线支承部的一个例子)；151A、端子(第1端子的一个例子)；151B、端子(第2端子的一个例子)；153A、布线(第1布线的一个例子)；153B、布线(第2布线的一个例子)；A1、第1区域；A2、第2区域；S、基材；M、金属层。
具体实施方式
1.布线电路基板
参照图1～图3说明布线电路基板1。
如图1所示，布线电路基板1具有两个端子配置部2A、2B和多个连接部3A、3B、3C。端子配置部2A、2B在第1方向上相互隔开间隔地配置。第1方向与布线电路基板1的厚度方向正交。端子配置部2A、2B分别沿第2方向延伸。第2方向与第1方向和厚度方向这两个方向正交。在端子配置部2A配置有后述的导体图案15的端子151A、151B、151C。在端子配置部2B配置有后述的导体图案15的端子152A、152B、152C。
连接部3A、3B、3C将端子配置部2A和端子配置部2B连结起来。连接部3A、3B、3C在第1方向上配置在端子配置部2A与端子配置部2B之间。在本实施方式中，连接部3A、3B、3C分别沿第1方向延伸。连接部3A、3B、3C各自的第1方向上的一端部与端子配置部2A连接。连接部3A、3B、3C各自的第1方向上的另一端部与端子配置部2B连接。此外，连接部3A、3B、3C各自的形状并无限定。连接部3A、3B、3C分别可以为直线形状，也可以弯曲。连接部3A、3B、3C在第2方向上相互隔开间隔地排列。换言之，连接部3A、3B、3C在与连接部3A延伸的方向正交的方向上相互隔开间隔地排列。在连接部3A配置有后述的导体图案15的布线153A。在连接部3B配置有后述的导体图案15的布线153B。在连接部3C配置有后述的导体图案15的布线153C。
连接部3A、3B、3C各自的宽度W0例如为300μm以下，优选为250μm以下。宽度W0例如为10μm以上，优选为50μm以上。
此外，“宽度”是指与连接部延伸的方向和厚度方向这两个方向正交的方向上的最大的长度。例如，连接部3A的“宽度”是指与连接部3A延伸的方向和厚度方向这两个方向正交的方向上的最大的长度。在本实施方式中，“宽度”是指第2方向上的最大的长度。
连接部3A、3B、3C彼此的间隔D1例如为300μm以下，优选为250μm以下。间隔D1例如为5μm以上，优选为10μm以上。
如图2A和图2B所示，布线电路基板1具备第1金属支承层11、第2金属支承层12、密合层13、作为绝缘层的一个例子的第1绝缘层14、导体图案15、以及第2绝缘层16。
(1)第1金属支承层
第1金属支承层11与第2金属支承层12一起支承第1绝缘层14、导体图案15和第2绝缘层16。第1金属支承层11在厚度方向上配置在第1绝缘层14的另一侧。第1金属支承层11在厚度方向上与第1绝缘层14分开地配置。第1金属支承层11由金属形成。作为第1金属支承层11的材料，例如，可举出铜、镍、钴、铁和它们的合金。作为合金，例如，可举出铜合金。作为第1金属支承层11的材料，优选举出铜合金。
第1金属支承层11的厚度T1例如为10μm以上，优选为50μm以上，且例如为300μm以下，优选为250μm以下。第1金属支承层11优选厚于第2金属支承层12。
第1金属支承层11的厚度T1相对于第2金属支承层12的厚度T2的比率(T1/T2)例如为1.5以上，优选为2以上，更优选为4以上，且例如为20以下，优选为10以下。
如图3所示，第1金属支承层11具有两个端子支承部111A、111B和多个布线支承部112A、112B、112C。
端子支承部111A为端子配置部2A(参照图1)的第1金属支承层11。端子支承部111A支承导体图案15中的至少端子151A、151B、151C。端子支承部111A也可以支承导体图案15中的布线153A、153B、153C各自的局部。
端子支承部111B为端子配置部2B(参照图1)的第1金属支承层11。端子支承部111B在第1方向上与端子支承部111A隔开间隔地配置。端子支承部111B支承导体图案15中的至少端子152A、152B、152C。端子支承部111B也可以支承导体图案15中的布线153A、153B、153C各自的局部。
布线支承部112A为连接部3A(参照图1)的第1金属支承层11。布线支承部112A将端子支承部111A和端子支承部111B连结起来。布线支承部112A在第1方向上配置在端子支承部111A与端子支承部111B之间。布线支承部112A沿第1方向延伸。布线支承部112A的第1方向上的一端部与端子支承部111A连接。布线支承部112A的第1方向上的另一端部与端子支承部111B连接。布线支承部112A支承布线153A(参照图1)。
布线支承部112B为连接部3B(参照图1)的第1金属支承层11。布线支承部112B将端子支承部111A和端子支承部111B连结起来。布线支承部112B在第1方向上配置在端子支承部111A与端子支承部111B之间。布线支承部112B沿第1方向延伸。布线支承部112B的第1方向上的一端部与端子支承部111A连接。布线支承部112B的第1方向上的另一端部与端子支承部111B连接。布线支承部112B支承布线153B(参照图1)。布线支承部112B在第2方向上与布线支承部112A隔开间隔地排列。
布线支承部112C为连接部3C(参照图1)的第1金属支承层11。布线支承部112C将端子支承部111A和端子支承部111B连结起来。布线支承部112C在第1方向上配置在端子支承部111A与端子支承部111B之间。布线支承部112C沿第1方向延伸。布线支承部112C的第1方向上的一端部与端子支承部111A连接。布线支承部112C的第1方向上的另一端部与端子支承部111B连接。布线支承部112C支承布线153C(参照图1)。布线支承部112C在第2方向上与布线支承部112B隔开间隔地排列。
如图2B所示，布线支承部112A、112B、112C各自的宽度W1例如为300μm以下，优选为250μm以下。布线支承部112A、112B、112C各自的宽度W1优选窄于连接部3A、3B、3C各自的宽度W0(参照图1)。布线支承部112A、112B、112C各自的宽度W1例如为5μm以上，优选为10μm以上。
第1金属支承层11的厚度T1相对于布线支承部112A、112B、112C各自的宽度W1的比率(T1/W1)例如为1以上，优选为5以上。若比率(T1/W1)为上述下限值以上，则能够实现散热性的提高。比率(T1/W1)例如为30以下，优选为10以下。若比率(T1/W1)为上述上限值以下，则能够抑制支承强度的降低。
布线支承部112A、112B、112C彼此的间隔D2例如为300μm以下，优选为250μm以下。间隔D2例如为5μm以上，优选为10μm以上。间隔D2优选长于间隔D1(参照图1)。通过使间隔D2长于间隔D1，能够确保从布线支承部112A、112B、112C彼此之间的散热性。
(2)第2金属支承层
如图2A和图2B所示，第2金属支承层12在厚度方向上配置在第1绝缘层14的另一侧。第2金属支承层12配置在第1绝缘层14的厚度方向上的另一侧的面上。第2金属支承层12在厚度方向上配置在第1金属支承层11与第1绝缘层14之间。第2金属支承层12由金属形成。作为第2金属支承层12的材料，例如，可举出镍、铬、钴、钨和钛。第2金属支承层12的材料与第1金属支承层11的材料可以相同，也可以不同。作为第2金属支承层12的材料，优选举出铬。
第2金属支承层12的厚度T2例如为0.05μm以上，优选为0.1μm以上，且例如为100μm以下，优选为50μm以下。
连接部3A、3B、3C各自的第2金属支承层12的宽度W2例如为300μm以下，优选为250μm以下。连接部3A、3B、3C各自的第2金属支承层12的宽度W2优选为连接部3A、3B、3C各自的宽度W0以下。
连接部3A、3B、3C各自的第2金属支承层12的宽度W2例如为10μm以上，优选为50μm以上。
连接部3A、3B、3C各自的第2金属支承层12的宽度W2优选大于布线支承部112A、112B、112C各自的宽度W1。也就是说，在布线支承部112A、112B、112C各自之上，第2金属支承层12的宽度W2大于布线支承部112A、112B、112C各自的宽度W1。
(3)密合层
根据需要，密合层13在厚度方向上配置在第1金属支承层11与第2金属支承层12之间。密合层13在厚度方向上配置在第2金属支承层12的另一侧的面上。密合层13在厚度方向上与第1金属支承层11的一侧的面接触。密合层13确保第1金属支承层11相对于第2金属支承层12的密合性。密合层13由金属形成。作为密合层13的材料，例如，可举出铜、铬、镍和钴。
密合层13的厚度例如为0.05μm以上，优选为0.1μm以上，且例如为50μm以下，优选为10μm以下。
(4)绝缘层
第1绝缘层14在厚度方向上配置于第2金属支承层12的一侧。第1绝缘层14在厚度方向上配置在第2金属支承层12的一侧的面上。第1绝缘层14配置在第2金属支承层12与导体图案15之间。第1绝缘层14将第2金属支承层12与导体图案15之间绝缘。第1绝缘层14由树脂形成。作为树脂，例如，可举出聚酰亚胺、马来酰亚胺、环氧树脂、聚苯并噁唑和聚酯。
(5)导体图案
导体图案15在厚度方向上配置于第1绝缘层14的一侧。导体图案15配置在第1绝缘层14的厚度方向上的一侧的面上。导体图案15在厚度方向上配置于相对于第1绝缘层14而言的与第1金属支承层11和第2金属支承层12相反的那一侧。导体图案15由金属形成。作为金属，例如，可举出铜、银、金、铁、铝、铬和它们的合金。从得到良好的电特性的观点出发，优选举出铜。导体图案15的形状并无限定。
如图1所示，导体图案15具有多个端子151A、151B、151C、多个端子152A、152B、152C和多个布线153A、153B、153C。
端子151A、151B、151C配置于端子配置部2A。端子151A、151B、151C各自具有方形连接盘形状。端子151A、151B、151C相互隔开间隔地沿第2方向排列。
端子152A、152B、152C配置于端子配置部2B。端子152A、152B、152C各自具有方形连接盘形状。端子152A、152B、152C相互隔开间隔地沿第2方向排列。
布线153A将端子151A和端子152A电连接。布线153A的一端部与端子151A连接。布线153A的另一端部与端子152A连接。布线153A的至少一部分配置于连接部3A。
布线153B将端子151B和端子152B电连接。布线153B的一端部与端子151B连接。布线153B的另一端部与端子152B连接。布线153B的至少一部分配置于连接部3B。布线153B在第2方向上与布线153A隔开间隔地排列。
布线153C将端子151C和端子152C电连接。布线153C的一端部与端子151C连接。布线153C的另一端部与端子152C连接。布线153C的至少一部分配置于连接部3C。布线153C在第2方向上与布线153B隔开间隔地排列。
(6)第2绝缘层
如图2B所示，第2绝缘层16覆盖全部的布线153A、153B、153C。第2绝缘层16在厚度方向上配置在第1绝缘层14之上。此外，如图1和图2A所示，第2绝缘层16不覆盖端子151A、151B、151C和端子152A、152B、152C。第2绝缘层16由树脂形成。作为树脂，例如，可举出聚酰亚胺、马来酰亚胺、环氧树脂、聚苯并噁唑和聚酯。
2.布线电路基板的制造方法
接下来，参照图4A～图5D说明布线电路基板1的制造方法。
布线电路基板1的制造方法包含准备工序(参照图4A)、金属层形成工序(参照图4B)、第1图案化工序(参照图4C)、第2图案化工序(参照图4D)、第3图案化工序(参照图4E)、去除工序(参照图5A)、密合层形成工序(参照图5B)、堆积工序(参照图5C)和蚀刻工序(参照图5D)。此外，密合层形成工序能够根据需要实施。
(1)准备工序
如图4A所示，在准备工序中，准备基材S。在本实施方式中，基材S是从金属箔的卷拉出的金属箔。基材S由第1金属形成。作为第1金属，例如，可举出铜、铜合金、不锈钢、镍、钛和铁镍42合金(42Alloy)。作为第1金属，优选举出铜合金。
(2)金属层形成工序
如图4B所示，在基材S的厚度方向上的一侧形成金属层M。金属层M由第2金属形成。金属层M成为第2金属支承层12(参照图2A和图2B)。因此，第2金属与第2金属支承层12的材料相同。第2金属与第1金属不同。
金属层M例如通过电镀或溅镀形成。在通过电镀形成金属层M的情况下，在基材S的厚度方向上的另一侧的面形成抗镀剂层，通过电镀在基材S的厚度方向上的一侧的整个面形成金属层M。在电镀结束之后，剥离抗镀剂层。在通过溅镀形成金属层M的情况下，使用由上述金属层M的材料形成的靶材，通过溅镀在基材S的厚度方向上的一侧的整个面形成金属层M。
(3)第1图案化工序
如图4C所示，在第1图案化工序中，在金属层M的厚度方向上的一侧形成第1绝缘层14。在第1图案化工序中，在金属层M的厚度方向上的一侧的面上形成第1绝缘层14。
为了形成第1绝缘层14，首先，在金属层M之上涂敷感光性树脂的溶液(清漆)并使其干燥，形成感光性树脂的涂膜。接下来，对感光性树脂的涂膜进行曝光和显影。由此，第1绝缘层14以预定图案形成在金属层M之上。
(4)第2图案化工序
如图4D所示，在第2图案化工序中，通过电镀在第1绝缘层14的厚度方向上的一侧形成导体图案15。
详细而言，首先，在第1绝缘层14的表面和金属层M的表面形成晶种层。晶种层例如通过溅镀形成。作为晶种层的材料，例如，可举出铬、铜、镍、钛和它们的合金。
接下来，在形成有晶种层的第1绝缘层14之上和金属层M之上，贴合抗镀剂层，在对形成导体图案15的部分进行了遮挡的状态下，对抗镀剂层曝光。
接下来，对曝光后的抗镀剂层进行显影。于是，所遮挡的部分的抗镀剂层被去除，晶种层在形成导体图案15的部分暴露。此外，曝光后的部分、即不形成导体图案15的部分的抗镀剂层保留下来。
接下来，在暴露后的晶种层之上，通过电镀形成导体图案15。
在电镀结束之后，剥离抗镀剂层。之后，通过蚀刻去除被抗镀剂层覆盖的晶种层。
(5)第3图案化工序
接下来，如图4E所示，在第3图案化工序中，在第1绝缘层14之上和导体图案15之上，与第1绝缘层14同样地形成第2绝缘层16。
通过以上方式，从而在金属层M的厚度方向上的一侧的面上形成电路图案。此外，在第3图案化工序之后且在去除工序之前，形成用于保护端子151A、151B、151C和端子152A、152B、152C的未图示的端子保护抗蚀层。端子保护抗蚀层形成于端子配置部2A、2B所形成的部分，在蚀刻工序(参照图5D)结束之前，不剥离端子保护抗蚀层。
(6)去除工序
接下来，如图5A所示，在去除工序中，在第2图案化工序之后，去除基材S，使金属层M的至少一部分暴露。
为了去除基材S，首先，以覆盖整个电路图案的方式在金属层M的厚度方向上的一侧的面形成抗镀剂层R1。接下来，从基材S的厚度方向上的另一侧对基材S进行湿蚀刻。在湿蚀刻中，使用使第1金属溶解、而不使第2金属溶解的蚀刻液。例如，在基材S由铜合金形成且金属层M由镍或铬形成的情况下，作为蚀刻液，使用氯化铁溶液。
(7)密合层形成工序
接下来，如图5B所示，在密合层形成工序中，在堆积工序之前，在金属层M的厚度方向上的另一侧的面上形成密合层13。
密合层13例如通过电镀或溅镀形成。在通过电镀形成密合层13的情况下，不剥离抗镀剂层R1，而是通过电镀在金属层M的厚度方向上的另一侧的整个面形成密合层13。在通过溅镀形成密合层13的情况下，使用由上述密合层13的材料形成的靶材，通过溅镀在金属层M的厚度方向上的另一侧的整个面形成密合层13。
(8)堆积工序
接下来，如图5C所示，在堆积工序中，在去除工序之后，在金属层M的厚度方向上的另一侧堆积金属而形成第1金属支承层11。详细而言，在密合层13之上形成第1金属支承层11。在堆积工序中，例如，通过电镀使金属堆积而形成第1金属支承层11。
详细而言，不剥离抗镀剂层R1，首先，在密合层13之上贴合抗镀剂层R2，在对形成第1金属支承层11的部分进行了遮挡的状态下，对抗镀剂层R2曝光。
接下来，对曝光后的抗镀剂层R2进行显影。于是，所遮挡的部分的抗镀剂层被去除，密合层13在形成第1金属支承层11的部分暴露。此外，曝光后的部分、即不形成第1金属支承层11的部分的抗镀剂层R2保留下来。
接下来，通过电镀在暴露后的密合层13之上堆积金属。由此，在密合层13之上形成第1金属支承层11。
(7)蚀刻工序
接下来，如图5D所示，在蚀刻工序中，在堆积工序之后，对金属层M进行蚀刻而形成第2金属支承层12。
详细而言，不剥离抗镀剂层R2，剥离抗镀剂层R1，从金属层M的厚度方向上的一侧对金属层M和密合层13进行湿蚀刻。
于是，第1绝缘层14、第2绝缘层16和端子保护抗蚀层作为蚀刻掩模发挥功能，金属层M和密合层13的未形成有第1绝缘层14、第2绝缘层16和端子保护抗蚀层的部分被去除。
由此，形成第2金属支承层12。
之后，剥离抗镀剂层R2。
3.作用效果
(1)根据布线电路基板1的方法，如图5C所示，通过电镀使金属堆积，由此使第1金属支承层11图案化为预定形状(具有端子支承部111A和多个布线支承部112A、112B、112C的形状，参照图3)。
因此，与通过利用蚀刻等方法去除金属而使第1金属支承层11图案化的情况相比，能够在不过度地去除金属的情况下稳定地得到期望形状的第1金属支承层11。
其结果，能够实现布线支承部112A、112B、112C的细间距化。
(2)根据布线电路基板1的方法，如图5D所示，在堆积工序之后，对金属层M进行蚀刻而形成第2金属支承层12。
因此，在使第1金属支承层11形成为期望形状之后，能够通过简单的方法使第2金属支承层12图案化。
(3)根据布线电路基板1，如图2B所示，在第1绝缘层14的厚度方向上的另一侧，具有包括第2金属支承层12和比第2金属支承层12厚的第1金属支承层11的金属支承层。
由此，能够确保布线电路基板1的散热性。
并且，由于这样的结构的布线电路基板1能够使用上述制造方法来制造，因此也能够实现布线支承部112A、112B、112C的细间距化。
(4)根据布线电路基板1，如图2B所示，在连接部3A中，第2金属支承层12的宽度W2大于布线支承部112A的宽度W1。
因此，在连接部3A中，能够利用第2金属支承层12稳定地支承布线支承部112A。
4.变形例
接下来，说明变形例。在变形例中，对于与上述实施方式相同的构件标注相同的附图标记，并省略说明。
(1)如图6A所示，在去除工序(参照图5A)之后且在堆积工序(参照图6C)之前，也可以包含使金属层M的厚度变薄的薄层化工序。在堆积工序之前实施密合层形成工序(参照图6B)的情况下，在密合层形成工序之前实施薄层化工序。
详细而言，在薄层化工序中，不剥离抗镀剂层R1，从金属层M的厚度方向上的另一侧对金属层M的厚度方向上的局部进行湿蚀刻。由此，使金属层M的厚度变薄。
接下来，与上述实施方式同样地，如图6B所示，在金属层M的厚度方向上的另一侧的面上形成密合层13(密合层形成工序)，如图6C所示，在密合层13之上堆积金属而形成第1金属支承层11(堆积工序)，之后，如图6D所示，对金属层M进行蚀刻(蚀刻工序)。
在该变形例中，在蚀刻工序中，对薄层化后的金属层M进行蚀刻，由此能够形成第2金属支承层12。
因此，能够缩短蚀刻工序。
(2)如图7A所示，在去除工序中，也可以是，不去除基材S中的形成端子支承部111A、111B的第1区域A1，而是去除形成布线支承部112A、112B、112C的第2区域A2。换言之，基材S具有形成端子支承部111A、111B的第1区域A1和形成布线支承部112A、112B、112C的第2区域A2，在去除工序中，不去除第1区域A1，而去除第2区域A2。
详细而言，在该变形例中，在去除工序中，首先，以覆盖整个电路图案的方式在金属层M的厚度方向上的一侧的面形成抗镀剂层R1，以覆盖第1区域A1且使第2区域A2暴露的方式在基材S的厚度方向上的另一侧的面形成抗镀剂层R3。接下来，从基材S的厚度方向上的另一侧对基材S的第2区域A2进行湿蚀刻。由此，去除基材S的第2区域A2。
接下来，剥离抗镀剂层R3，与上述变形例(1)同样地，如图5B所示，在基材S的厚度方向上的另一侧的面上形成密合层13(密合层形成工序)，如图5C所示，在密合层13之上堆积金属而形成第1金属支承层11(堆积工序)，之后，如图5D所示，对基材S进行蚀刻(蚀刻工序)。
在该变形例中，能够确保支承端子151A、151B、151C的第1区域A1的刚性。
此外，在通过该变形例得到的布线电路基板1中，如图7B所示，连接部3A、3B、3C的金属支承层的厚度T12(第1金属支承层11、第2金属支承层12和密合层13的总厚度)薄于端子配置部2A、2B的金属支承层的厚度T11。
(3)蚀刻工序后的第2金属支承层12的形状并无限定。蚀刻工序后的第2金属支承层12例如可以如图5D所示那样具有在厚度方向上随着接近第1金属支承层11而宽度变窄的锥形，也可以如图8A所示那样具有第2金属支承层12的厚度方向上的中央部分的宽度比第2金属支承层12的厚度方向上的一端部和另一端部的宽度窄的收缩形状。
在蚀刻工序后的第2金属支承层12具有收缩形状的情况下，如图8B所示，第2金属支承层12的厚度方向上的另一端部的宽度可以大于第1金属支承层11的宽度W1。另外，在布线电路基板1具有密合层13的情况下，密合层13的宽度可以大于第1金属支承层11的宽度W1。
(4)在密合层形成工序中，也可以不在基材S的厚度方向上的另一侧的整个面形成密合层13。密合层13也可以图案形成于在堆积工序中形成第1金属支承层11的部分。
详细而言，如图9A所示，在密合层形成工序中，不剥离上述抗镀剂层R1，在金属层M的厚度方向上的另一侧的面形成上述抗镀剂层R2。
接下来，在金属层M的从抗镀剂层R2暴露的部分的另一侧的面上形成密合层13。
接下来，如图9B所示，不剥离抗镀剂层R1、R2，在密合层13之上堆积金属而在密合层13之上形成第1金属支承层11。
(5)在变形例(1)～(4)中，均能够获得与上述实施方式相同的作用效果。
此外，提供了上述发明作为本发明的例示的实施方式，但这仅是例示，并不能限定性地解释本发明。对于该技术领域的技术人员而言明显的本发明的变形例包含于前述的权利要求书中。
产业上的可利用性
本发明的布线电路基板的制造方法例如用于制造布线电路基板。

Claims (4)

1.一种布线电路基板的制造方法，其中，
该布线电路基板的制造方法包含：
准备工序，在该准备工序中，准备由第1金属形成的基材；
金属层形成工序，在该金属层形成工序中，在所述基材的厚度方向上的一侧形成由与所述第1金属不同的第2金属形成的金属层；
第1图案化工序，在该第1图案化工序中，在所述金属层的所述厚度方向上的一侧形成绝缘层；
第2图案化工序，在该第2图案化工序中，在所述绝缘层的所述厚度方向上的一侧形成导体图案，该导体图案具有第1端子、第2端子、与所述第1端子连接的第1布线、以及与所述第2端子连接且与所述第1布线隔开间隔地排列的第2布线；
去除工序，在该去除工序中，在所述第2图案化工序之后，去除所述基材而使所述金属层的至少一部分暴露；以及
堆积工序，在该堆积工序中，在所述去除工序之后，在所述金属层的所述厚度方向上的另一侧堆积金属而形成第1金属支承层，该第1金属支承层具有对所述第1端子和所述第2端子进行支承的端子支承部、对所述第1布线进行支承的第1布线支承部、以及对所述第2布线进行支承且与所述第1布线支承部隔开间隔地排列的第2布线支承部。
2.根据权利要求1所述的布线电路基板的制造方法，其中，
该布线电路基板的制造方法还包含蚀刻工序，在该蚀刻工序中，在所述堆积工序之后，对所述金属层进行蚀刻而形成配置在所述第1金属支承层与所述绝缘层之间的第2金属支承层。
3.根据权利要求1所述的布线电路基板的制造方法，其中，
该布线电路基板的制造方法还包含薄层化工序，在该薄层化工序中，在所述去除工序之后且在所述堆积工序之前使所述金属层的厚度变薄。
4.根据权利要求1所述的布线电路基板的制造方法，其中，
所述基材具有形成所述端子支承部的第1区域、和形成所述第1布线支承部和所述第2布线支承部的第2区域，
在所述去除工序中，不去除所述第1区域，而去除所述第2区域。
CN202311240173.6A 2022-09-26 2023-09-25 布线电路基板的制造方法 Pending CN117769147A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-152344 2022-09-26
JP2022152344A JP2024046954A (ja) 2022-09-26 2022-09-26 配線回路基板の製造方法

Publications (1)

Publication Number Publication Date
CN117769147A true CN117769147A (zh) 2024-03-26

Family

ID=90311178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311240173.6A Pending CN117769147A (zh) 2022-09-26 2023-09-25 布线电路基板的制造方法

Country Status (4)

Country Link
US (1) US20240107667A1 (zh)
JP (1) JP2024046954A (zh)
KR (1) KR20240043099A (zh)
CN (1) CN117769147A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6985211B2 (ja) 2018-05-31 2021-12-22 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
JP2024046954A (ja) 2024-04-05
US20240107667A1 (en) 2024-03-28
KR20240043099A (ko) 2024-04-02

Similar Documents

Publication Publication Date Title
US5366794A (en) Tape carrier for semiconductor apparatus
KR20010062416A (ko) 반도체 장치 및 그 제조 방법
KR19980064450A (ko) 전자 회로에 금속제 스탠드-오프를 형성하는 공정
JP2010529694A (ja) 金属コア基材を備える回路アセンブリおよびこの回路アセンブリを作製するためのプロセス
US6678952B2 (en) Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
CN117769147A (zh) 布线电路基板的制造方法
CN117769146A (zh) 布线电路基板的制造方法和布线电路基板
CN117769148A (zh) 布线电路基板的制造方法和布线电路基板
TW202418896A (zh) 配線電路基板之製造方法、及配線電路基板
TW202418897A (zh) 配線電路基板之製造方法
CN115132449A (zh) 线圈部件及其制造方法
JP7443092B2 (ja) 配線回路基板
CN117769111A (zh) 布线电路基板
US20090008135A1 (en) Circuit substrate
TW202423195A (zh) 配線電路基板之製造方法及配線電路基板
TW202423194A (zh) 配線電路基板
JP3519256B2 (ja) デバイスホール内ダミーパターンの改善
WO2021256208A1 (ja) 配線回路基板
JPH03268385A (ja) はんだバンプとその製造方法
WO2022113649A1 (ja) 配線回路基板
CN116420431A (zh) 布线电路基板和布线电路基板的制造方法
KR20240071314A (ko) 배선 회로 기판
JP4755454B2 (ja) プリント基板の製造方法
JP2024072219A (ja) 配線回路基板の製造方法、ダミーパターン付き配線回路基板、および、集合体シート
CN116058080A (zh) 布线电路基板的制造方法和布线电路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication