CN117766524A - Mim电容结构的制作方法 - Google Patents
Mim电容结构的制作方法 Download PDFInfo
- Publication number
- CN117766524A CN117766524A CN202410132330.XA CN202410132330A CN117766524A CN 117766524 A CN117766524 A CN 117766524A CN 202410132330 A CN202410132330 A CN 202410132330A CN 117766524 A CN117766524 A CN 117766524A
- Authority
- CN
- China
- Prior art keywords
- layer
- polymer
- mim capacitor
- dielectric layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 59
- 229920000642 polymer Polymers 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000004140 cleaning Methods 0.000 claims abstract description 16
- 238000004380 ashing Methods 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM电容结构的制作方法，包括：提供半导体结构；形成覆盖上极板金属层的光阻层；执行主刻蚀步骤，刻蚀去除暴露出的预设厚度的介质层；主刻蚀完成后在半导体结构的表面残留有聚合物；清洗去除聚合物；执行过刻蚀步骤，将暴露出的剩余厚度的介质层刻蚀去除；低温灰化工艺去除光阻层。本发明将覆盖在半导体结构的表面的聚合物清除，并且主刻蚀步骤剩余厚度的介质层可以避免过多的F基气体接触下极板金属层产生更难去除的含F的聚合物。随后使用过刻蚀步骤将剩余厚度的介质层刻蚀干净。采用低温灰化工艺去除光阻层，防止聚合物高温硬化不易去除。解决了由于刻蚀产生过重的聚合物而造成后续工艺存在缺陷的问题。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种MIM电容结构的制作方法。
背景技术
随着无线通信应用需求的迅速增长，RF LDMOS(射频横向扩散MOS管)功率器件变得越来越重要。RF LDMOS功率器件不但具有良好的电学特性，而且可以与现有CMOS集成电路工艺完全兼容，易于实现大规模RF集成电路。RF LDMOS器件中包含MIM(Metal-insulator-Metal金属-介质层-金属)电容结构。
现有工艺在MIM电容中的介质层刻蚀过程中，带光阻层刻蚀会产生很重的聚合物覆盖在光阻层上，影响后续去除剩余的光阻层，最后会有很重的聚合物黏附在MIM电容结构上，会给后续的工艺造成缺陷。
发明内容
本发明的目的在于提供一种MIM电容结构的制作方法，将覆盖在半导体结构的表面的聚合物清除，并且主刻蚀步骤剩余厚度的介质层可以避免过多的F基气体接触下极板金属层产生更难去除的含F的聚合物。随后使用过刻蚀步骤将剩余厚度的介质层刻蚀干净。采用低温灰化工艺去除光阻层，防止聚合物高温硬化不易去除。解决了由于刻蚀产生过重的聚合物而造成后续工艺存在缺陷的问题。
本发明提供一种MIM电容结构的制作方法，包括：
提供半导体结构，所述半导体结构自下而上包括下极板金属层、介质层和上极板金属层；
形成覆盖所述上极板金属层的光阻层；所述光阻层暴露出部分所述介质层；
执行主刻蚀步骤，以所述光阻层为掩膜刻蚀去除暴露出的预设厚度的所述介质层；主刻蚀完成后在所述半导体结构的表面残留有聚合物；
清洗去除所述聚合物；
执行过刻蚀步骤，将暴露出的剩余厚度的所述介质层刻蚀去除；
低温灰化工艺去除所述光阻层。
进一步的，低温灰化工艺去除所述光阻层之后，还包括：湿法清洗所述半导体结构。
进一步的，所述主刻蚀步骤的干法刻蚀气体包括：CHF3、CH2F2和O2。
进一步的，所述主刻蚀步骤中，CH2F2的流量为5sccm-100sccm，CHF3的流量为10sccm-500sccm，O2的流量为5sccm-100sccm，温度20度-100度，RF射频电压的功率为100W-1000W。
进一步的，清洗去除所述聚合物的步骤中采用气体包括：CF4、Ar和O2。
进一步的，清洗去除所述聚合物的步骤中，CF4的流量为5sccm-10sccm，Ar的流量为100sccm-500sccm，O2的流量为5sccm-20sccm，压强为20mT-50mT，电源功率为300W-800W。
进一步的，执行过刻蚀的步骤中采用气体包括：CH2F2和O2。
进一步的，主刻蚀步骤剩余所述介质层的厚度为200埃-500埃。
进一步的，所述下极板金属层包括Al层和位于所述Al层上方的TiN层或TiAL层；所述上极板金属层包括TiN层或TiAL层。
进一步的，所述介质层的材质包括SiN、HFO2、ZrO、Al2O3或ZrO中的至少一种。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种MIM电容结构的制作方法，包括：提供半导体结构，所述半导体结构自下而上包括下极板金属层、介质层和上极板金属层；形成覆盖所述上极板金属层的光阻层；所述光阻层暴露出部分所述介质层；执行主刻蚀步骤，以所述光阻层为掩膜刻蚀去除暴露出的预设厚度的所述介质层；主刻蚀完成后在所述半导体结构的表面残留有聚合物；清洗去除所述聚合物；执行过刻蚀步骤，将暴露出的剩余厚度的所述介质层刻蚀去除；低温灰化工艺去除所述光阻层。本发明将覆盖在半导体结构的表面的聚合物清除，并且主刻蚀剩余厚度的所述介质层可以避免过多的F基气体接触下极板金属层产生更难去除的含F(例如含TiFx)的聚合物。随后使用过刻蚀步骤将剩余厚度的介质层刻蚀干净。采用低温灰化工艺去除光阻层，防止聚合物高温硬化不易去除。解决由于刻蚀产生过重的聚合物而造成后续工艺存在缺陷的问题。
附图说明
图1为本发明实施例的MIM电容结构的制作方法流程示意图。
图2为本发明实施例的MIM电容结构的制作方法中形成光阻层后的示意图。
图3为本发明实施例的MIM电容结构的制作方法中执行主刻蚀后的示意图。
图4为本发明实施例的MIM电容结构的制作方法中清洗去除聚合物后的示意图。
图5为本发明实施例的MIM电容结构的制作方法中执行过刻蚀步骤后的示意图。
图6为本发明实施例的MIM电容结构的制作方法中去除光阻层后的示意图。
其中，附图标记如下：
10-下极板金属层；11-Al层；12-TiN层；20-介质层；30-上极板金属层；40-光阻层；50-聚合物。
具体实施方式
以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了便于描述，本申请一些实施例可以使用诸如“在…上方”、“在…之下”、“顶部”、“下方”等空间相对术语，以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是，除了附图中描述的方位之外，空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转，则被描述为在其它元件或部件“下方”或“之下”的元件或部件，随后将被定位为在其它元件或部件“上方”或“之上”。下文中的术语“第一”、“第二”、等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
本发明实施例提供了一种MIM电容结构的制作方法，如图1所示，包括：
步骤S1、提供半导体结构，半导体结构包括自下而上的下极板金属层、介质层和上极板金属层；
步骤S2、形成覆盖上极板金属层的光阻层；光阻层暴露出部分介质层；
步骤S3、执行主刻蚀步骤，以光阻层为掩膜刻蚀去除暴露出的预设厚度的介质层；主刻蚀完成后在半导体结构的表面残留有聚合物；
步骤S4、清洗去除聚合物；
步骤S5、执行过刻蚀步骤，将暴露出的剩余厚度的介质层刻蚀去除；
步骤S6、低温灰化工艺去除光阻层。
下面结合图2至图6介绍本发明实施例的MIM电容结构的制作方法的各步骤。
步骤S1、如图2所示，提供半导体结构，半导体结构包括自下而上的下极板金属层10、介质层20和上极板金属层30。
示例性的，下极板金属层10包括Al层11和位于Al层11上方的TiN层12或TiAL层；上极板金属层30包括TiN层或TiAL层。介质层20的材质包括SiN、HFO2、ZrO、Al2O3或ZrO中的至少一种。半导体结构可以形成多个RFLDMOS器件，而相邻两个RF LDMOS器件可以通过浅沟槽隔离(未图示)所隔离。
步骤S2、如图2所示，形成覆盖上极板金属层30的光阻层40；光阻层40暴露出部分介质层20。介质层20可由PECVD形成，介质层20决定了MIM电容的大小以及击穿电压等性能。介质层20的材质包括SiN、HFO2、ZrO、Al2O3或ZrO中的至少一种。
步骤S3、如图3所示，执行主刻蚀步骤，以光阻层40为掩膜刻蚀去除暴露出的预设厚度的介质层20；主刻蚀步骤剩余介质层的厚度例如为200埃-500埃。主刻蚀步骤光阻层40暴露出的剩余厚度的介质层20可以避免过多的F基气体接触下极板金属层10产生更难去除的含F(例如含TiFx)的聚合物。主刻蚀完成后在半导体结构的表面残留有聚合物50。具体的，主刻蚀完成后在光阻层40上表面、侧表面和刻蚀后的介质层20侧表面残留有聚合物50。
主刻蚀步骤的干法刻蚀气体包括：CHF3、CH2F2和O2；其中CH2F2的流量为5sccm-100sccm，CHF3的流量为10sccm-500sccm，O2的流量为5sccm-100sccm，温度20度-100度，RF射频电压的功率为100W-1000W。
步骤S4、如图3和图4所示，清洗去除聚合物50。清洗去除聚合物50的步骤中采用气体包括：CF4、Ar和O2；其中，CF4的流量为5sccm-10sccm，Ar的流量为100sccm-500sccm，O2的流量为5sccm-20sccm，压强为20mT-50mT，电源功率为300W-800W。
步骤S5、如图4和图5所示，执行过刻蚀步骤，将光阻层40暴露出的剩余厚度的介质层20刻蚀去除。在一示例中，过刻蚀气体包括：CH2F2和O2。在另一示例中，过刻蚀气体包括C4F8、C4F6、CH2F2中的一种或多种和O2的混合气体。
步骤S6、如图5和图6所示，低温灰化工艺去除光阻层40。示例性的，低温灰化的温度大于100摄氏度小于250摄氏度。低温灰化的气体可以为氧气和含氟气体的混合气体，利用射频功率源将氧气和含氟气体变为等离子体，氧气用于去除未反应的光阻，含氟气体用于去除光刻过程中产生的钛、氮、碳元素的聚合物。
最后经过湿法清洗使得半导体结构表面干净，去除半导体结构表面的杂质以及颗粒等。在酸槽的湿法清洗或剥离工艺中，将湿法刻蚀时间进行分割并从而形成多次湿法分段刻蚀，且各次湿法分段刻蚀完成后都进行多次冲洗，这样每一次湿法分段刻蚀中都使得酸槽的酸液保持新鲜，从而能提高对残留的聚合物、杂质以及颗粒的剥离效果。
综上所述，本发明提供一种MIM电容结构的制作方法，包括：提供半导体结构，所述半导体结构自下而上包括下极板金属层、介质层和上极板金属层；形成覆盖所述上极板金属层的光阻层；所述光阻层暴露出部分所述介质层；执行主刻蚀步骤，以所述光阻层为掩膜刻蚀去除暴露出的预设厚度的所述介质层；主刻蚀完成后在所述半导体结构的表面残留有聚合物；清洗去除所述聚合物；执行过刻蚀步骤，将暴露出的剩余厚度的所述介质层刻蚀去除；低温灰化工艺去除所述光阻层。本发明将覆盖在半导体结构的表面的聚合物清除，并且主刻蚀剩余厚度的所述介质层可以避免过多的F基气体接触下极板金属层产生更难去除的含F(例如含TiFx)的聚合物。随后使用过刻蚀步骤将剩余厚度的介质层刻蚀干净。采用低温灰化工艺去除光阻层，防止聚合物高温硬化不易去除。解决由于刻蚀产生过重的聚合物而造成后续工艺存在缺陷的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种MIM电容结构的制作方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括自下而上的下极板金属层、介质层和上极板金属层；
形成覆盖所述上极板金属层的光阻层；所述光阻层暴露出部分所述介质层；
执行主刻蚀步骤，以所述光阻层为掩膜刻蚀去除暴露出的预设厚度的所述介质层；主刻蚀完成后在所述半导体结构的表面残留有聚合物；
清洗去除所述聚合物；
执行过刻蚀步骤，将暴露出的剩余厚度的所述介质层刻蚀去除；
低温灰化工艺去除所述光阻层。
2.如权利要求1所述的MIM电容结构的制作方法，其特征在于，
低温灰化工艺去除所述光阻层之后，还包括：湿法清洗所述半导体结构。
3.如权利要求1所述的MIM电容结构的制作方法，其特征在于，所述主刻蚀步骤的干法刻蚀气体包括：CHF3、CH2F2和O2。
4.如权利要求3所述的MIM电容结构的制作方法，其特征在于，
所述主刻蚀步骤中，CH2F2的流量为5sccm-100sccm，CHF3的流量为10sccm-500sccm，O2的流量为5sccm-100sccm，温度20度-100度，RF射频电压的功率为100W-1000W。
5.如权利要求1所述的MIM电容结构的制作方法，其特征在于，
清洗去除所述聚合物的步骤中采用气体包括：CF4、Ar和O2。
6.如权利要求5所述的MIM电容结构的制作方法，其特征在于，
清洗去除所述聚合物的步骤中，CF4的流量为5sccm-10sccm，Ar的流量为100sccm-500sccm，O2的流量为5sccm-20sccm，压强为20mT-50mT，电源功率为300W-800W。
7.如权利要求1所述的MIM电容结构的制作方法，其特征在于，
执行过刻蚀的步骤中采用气体包括：CH2F2和O2。
8.如权利要求1所述的MIM电容结构的制作方法，其特征在于，
主刻蚀步骤剩余所述介质层的厚度为200埃-500埃。
9.如权利要求1所述的MIM电容结构的制作方法，其特征在于，
所述下极板金属层包括Al层和位于所述Al层上方的TiN层或TiAL层；所述上极板金属层包括TiN层或TiAL层。
10.如权利要求1所述的MIM电容结构的制作方法，其特征在于，
所述介质层的材质包括SiN、HFO2、ZrO、Al2O3或ZrO中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410132330.XA CN117766524A (zh) | 2024-01-30 | 2024-01-30 | Mim电容结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410132330.XA CN117766524A (zh) | 2024-01-30 | 2024-01-30 | Mim电容结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117766524A true CN117766524A (zh) | 2024-03-26 |
Family
ID=90320366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410132330.XA Pending CN117766524A (zh) | 2024-01-30 | 2024-01-30 | Mim电容结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117766524A (zh) |
-
2024
- 2024-01-30 CN CN202410132330.XA patent/CN117766524A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100585148B1 (ko) | 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법 | |
| CN117766524A (zh) | Mim电容结构的制作方法 | |
| CN104701242B (zh) | 接触孔的刻蚀方法 | |
| KR20090068936A (ko) | Ｍｉｍ 구조 커패시터 제조방법 | |
| KR100416657B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| CN108074803B (zh) | 半导体结构及其形成方法 | |
| KR100864209B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| US11515213B2 (en) | Method of forming a semiconductor device | |
| JP3821120B2 (ja) | 半導体装置の製造方法 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| JP2003332465A (ja) | 半導体メモリデバイスの製造方法 | |
| JP2004103680A (ja) | コンタクトホールの形成方法及び液晶表示装置 | |
| CN115831863A (zh) | 功率mos器件及其制备方法 | |
| CN112768360A (zh) | 半导体结构及其形成方法 | |
| US20110223768A1 (en) | Method for Forming Contact Opening | |
| CN105742183A (zh) | 半导体结构的形成方法 | |
| KR100567068B1 (ko) | 반도체소자의 제조방법 | |
| CN117479825A (zh) | Mim电容器的制备方法 | |
| JP2004146442A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR100588372B1 (ko) | 반도체 소자의 형성 방법 | |
| JP4226448B2 (ja) | Ｔｆｔアレイ基板、液晶表示装置、及びそれらの製造方法 | |
| KR100861312B1 (ko) | 반도체 소자의 제조방법 | |
| KR100525106B1 (ko) | 반도체 장치의 스토로지 노드 패턴 형성 방법 | |
| JP4613535B2 (ja) | レジスト除去方法 | |
| CN114442444A (zh) | 光刻返工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |