CN117730406A - 金属布线的制造方法、晶体管的制造方法以及金属布线 - Google Patents

金属布线的制造方法、晶体管的制造方法以及金属布线 Download PDF

Info

Publication number
CN117730406A
CN117730406A CN202280050815.3A CN202280050815A CN117730406A CN 117730406 A CN117730406 A CN 117730406A CN 202280050815 A CN202280050815 A CN 202280050815A CN 117730406 A CN117730406 A CN 117730406A
Authority
CN
China
Prior art keywords
layer
forming
metal wiring
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280050815.3A
Other languages
English (en)
Inventor
小泉翔平
鬼头义昭
川端诚司
木内徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN117730406A publication Critical patent/CN117730406A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0271—Mechanical force other than pressure, e.g. shearing or pulling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种金属布线的制造方法，其为在基板上制造金属布线的方法，其具备：在上述基板上的至少一部分形成包含第一材料的第一层的工序；在上述第一层形成裂纹，形成具有裂纹的第一层的工序；以及在具有上述裂纹的第一层形成包含第二材料的第二层的工序。

Description

金属布线的制造方法、晶体管的制造方法以及金属布线
技术领域
本发明涉及金属布线的制造方法、晶体管的制造方法以及金属布线。
本申请基于2021年7月30日在日本申请的日本特愿2021-125285号主张优先权，在此援用其内容。
背景技术
以往，作为晶体管等器件的制造方法，研究了廉价且适于大型化的溶液工艺的应用。若采用溶液工艺，则能够在与以往相比低的温度下制造晶体管等。另外，通过在使用了树脂材料的柔性基板上形成使用了有机半导体材料的有机半导体层，还能够制造具有挠性的有机晶体管。
在这样的晶体管的制造方法中，可以使用利用了还原(基于材料表面的接触作用)的镀覆法、即化学镀(无电解镀)。在无电解镀中，由于不使用电能，因此对于作为非导体的树脂材料、玻璃等也能够实施镀覆。
例如在专利文献1中记载了一种薄膜晶体管的制造方法，其中通过进行无电解镀处理，选择性地形成源电极和漏电极。
另一方面，在使用例如挠性基板的情况下，即使在将基板折弯的情况下，也优选维持布线等的导电性。
现有技术文献
专利文献
专利文献1：日本特开2014-123670号公报
发明内容
本发明的第一方式为一种金属布线的制造方法，其为在基板上制造金属布线的方法，其具备：在上述基板上的至少一部分形成包含第一材料的第一层的工序；在上述第一层形成裂纹，形成具有裂纹的第一层的工序；以及在具有上述裂纹的第一层形成包含第二材料的第二层的工序。
本发明的第二方式为一种金属布线，该金属布线设置于基板上，上述金属布线在镍-磷层之上具有金层或铜层，利用面状体无负荷U字伸缩试验机进行弯曲半径5mm、弯曲次数100次的弯曲试验前后的上述金属布线的电阻值的电阻增加率为7.0％以下。
本发明的第三方式为一种金属布线，该金属布线设置在基板上，上述金属布线具有第一层、第二层和第三层，在与包含上述基板的规定平面内垂直的方向上，上述第一层是包含第一材料的层，上述第二层包括包含上述第一材料的第一区域和包含第二材料的第二区域，上述第三层包含上述第二材料。
附图说明
图1是用于说明本实施方式的金属布线的制造方法的一例的示意图。
图2是用于说明本实施方式的金属布线的制造方法的一例的示意图。
图3是用于说明本实施方式的金属布线的制造方法的一例的示意图。
图4是用于说明本实施方式的金属布线的制造方法的一例的示意图。
图5是用于说明本实施方式的金属布线的制造方法的一例的示意图。
图6是用于说明本实施方式的金属布线的制造方法的一例的示意图。
图7是表示基板处理装置的整体构成的示意图。
图8是表示基板处理装置的一部分构成的示意图。
图9是表示基板处理装置的一部分构成的示意图。
图10是金属布线的侧面的示意图。
具体实施方式
以下，对本发明的金属布线的制造方法的优选实施方式进行说明。但是，本发明并不限定于这些实施方式。
<金属布线的制造方法>
本实施方式是在具有挠性的基板上制造金属布线的方法。
本实施方式具备：通过无电解镀在基板上的至少一部分形成包含镍-磷(第一材料)的第一层的工序；在上述第一层形成裂纹，形成具有裂纹的第一层的工序；以及使上述置换镀金浴或置换镀铜浴与具有裂纹的第一层接触，形成包含金或铜(第二材料)的第二层的工序。
在形成裂纹的工序中，在与基板大致正交的方向上在第一层有意地形成裂纹。裂纹的形状没有特别限定，例如优选均匀地形成网眼状的裂纹。
在本实施方式中，裂纹可以在第一层的表面附近较浅地形成，也可以以第一层被裂纹截断的方式形成。
在本实施方式中，通过在第一层形成裂纹，交替地形成了镍-磷层和间隙部分。
在本说明书中，“裂纹”是指在第一层产生的微细的裂纹、龟裂、微细的剥离等损伤、或第一层断线的状态。裂纹的深度没有特别限定，例如，在第一层的厚度为50～100nm的情况下，裂纹的深度可以为50～100nm。
若使置换镀金浴或置换镀铜浴与具有裂纹的第一层接触，则以填埋所形成的裂纹的间隙的方式形成置换镀金层或置换镀铜层。
例如，设想形成有以镍-磷为形成材料的金属布线的柔性基板被折弯使用的情况。若由于折弯而在镍-磷布线中产生裂纹，则导电性受损，产生电阻值增加、断线等问题。
在本实施方式中，通过有意地在第一层形成裂纹，之后使置换镀金浴或置换镀铜浴接触而形成包含金或铜的第二层，则即使所制造的基板被折弯，也不易产生新的裂纹，维持了导电性。
以下，对本发明的优选实施方式进行说明。
《第一实施方式》
参照图1对第一实施方式进行说明。
第一实施方式依次具备形成第一层的工序、形成裂纹的工序、去除抗蚀层的工序以及形成第二层的工序。
[第一层形成工序]
首先，在形成第一层的工序中，如图1(a)所示，通过无电解镀在基板31上形成镍-磷层32。
接着，如图1(b)所示，在镍-磷层32上形成抗蚀层33。
接着，对抗蚀层33照射图案光，进行显影。显影之后对抗蚀层33和镍-磷层32进行蚀刻处理。由此，如图1(c)所示，在基板31上形成规定图案形状的镍-磷层32a、抗蚀层33a。
[裂纹形成工序]
通过裂纹形成单元在镍-磷层32a形成裂纹34。裂纹形成单元将后述。由此，如图1(d)所示，在基板31上形成形成有裂纹的镍-磷层32b。
[抗蚀层去除工序]
在形成裂纹34之后，去除抗蚀层33a。由此，如图1(e)所示，在基板31上形成形成有裂纹的镍-磷层32b。
[第二层形成工序]
然后，通过使置换镀金浴或置换镀铜浴与具有裂纹的第一层32b(形成有裂纹的镍-磷层32b)接触，形成包含金或铜的第二层35a。由此，如图1(f)所示，以填埋所形成的裂纹的间隙的方式形成包含金或铜的第二层35a。
《第二实施方式》
参照图2对第二实施方式进行说明。
第二实施方式依次具备形成第一层的工序、形成裂纹的工序、形成抗蚀层的工序以及形成第二层的工序。
[第一层形成工序]
首先，如图2(a)所示，在形成第一层的工序中，通过无电解镀在基板31上形成镍-磷层32。
[形成裂纹的工序]
接着，通过裂纹形成单元在镍-磷层32形成裂纹34。裂纹形成单元将后述。由此，如图2(b)所示，在基板31上形成形成有裂纹34的镍-磷层32c。
[形成抗蚀层的工序]
接着，如图2(c)所示，在形成有裂纹34的镍-磷层32c上形成抗蚀层33。
接着，对抗蚀层33照射图案光，进行显影。显影之后对抗蚀层33和镍-磷层32c进行蚀刻处理。由此，如图2(d)所示，在基板31上形成具有裂纹的规定图案形状的镍-磷层32b、抗蚀层33a。
[抗蚀层去除工序]
然后，去除抗蚀层33a。由此，如图2(e)所示，在基板31上形成形成有裂纹的镍-磷层32b。
[第二层形成工序]
然后，通过使置换镀金浴或置换镀铜浴与具有裂纹的第一层32b接触，形成包含金或铜的第二层35a。由此，如图2(f)所示，以填埋所形成的裂纹的间隙的方式形成包含金或铜的第二层35a。
《第三实施方式》
参照图3对第三实施方式进行说明。
第三实施方式依次具备形成第一层的工序、形成裂纹的工序、形成第二层的工序、以及形成抗蚀层的工序。
[第一层形成工序]
首先，如图3(a)所示，在形成第一层的工序中，通过无电解镀在基板31上形成镍-磷层32。
[形成裂纹的工序]
接着，通过裂纹形成单元在镍-磷层32形成裂纹34。裂纹形成单元将后述。由此，如图3(b)所示，在基板31上形成形成有裂纹34的镍-磷层32c。
[第二层形成工序]
然后，通过使置换镀金浴或置换镀铜浴与具有裂纹的第一层32c接触，形成包含金或铜的第二层35。由此，如图3(c)所示，以填埋所形成的裂纹的间隙的方式形成包含金或铜的第二层35。
[形成抗蚀层的工序]
接下来，如图3(d)所示，在包含金或铜的第二层35上形成抗蚀层33。
接着，对抗蚀层33照射图案光，进行显影。显影之后对抗蚀层33、包含金或铜的第二层35和镍-磷层32c进行蚀刻处理。由此，如图3(e)所示，在基板31上形成具有裂纹的规定图案形状的镍-磷层32b、包含金或铜的第二层35a和抗蚀层33a。
[抗蚀层去除工序]
然后，去除抗蚀层33a。由此，如图3(f)所示，在基板31上形成具有裂纹的规定图案形状的镍-磷层32b、包含金或铜的第二层35a。
《第四实施方式》
参照图4对第四实施方式进行说明。
第四实施方式依次具备：在基板上，在基板上形成抗蚀层的工序、对抗蚀层照射图案光进行显影的工序、在显影之后露出的基板上形成第一层的工序、形成裂纹的工序、形成第二层的工序、以及去除抗蚀层的工序。
[抗蚀层形成工序]
在本实施方式中，首先，如图4(a)所示，在基板31上形成抗蚀层33。
接着，对抗蚀层33照射图案光，进行显影。
由此，如图4(b)所示，在基板31上形成显影之后基板露出的基板露出部P和抗蚀层33a。
[形成第一层的工序]
通过无电解电镀在基板露出部P形成镍-磷层32a。由此，如图4(c)所示，在基板31上形成抗蚀层33a和镍-磷层32a。
[形成裂纹的工序]
接着，通过裂纹形成单元在镍-磷层32a形成裂纹34。裂纹形成单元将后述。由此，如图4(d)所示，在基板31上形成形成有裂纹34的镍-磷层32b。
[形成第二层的工序]
然后，通过使置换镀金浴或置换镀铜浴与具有裂纹的第一层32b接触，形成包含金或铜的第二层35a。由此，如图4(e)所示，以填埋所形成的裂纹的间隙的方式形成包含金或铜的第二层35a。
[抗蚀层去除工序]
然后，去除抗蚀层33a。由此，如图4(f)所示，在基板31上形成具有裂纹的规定图案形状的镍-磷层32b、包含金或铜的第二层35a。
《第五实施方式》
参照图5对第五实施方式进行说明。
第五实施方式依次具备：在基板上，在基板上形成抗蚀层的工序、对抗蚀层照射图案光进行显影的工序、在显影之后露出的基板上形成第一层的工序、去除抗蚀层的工序、形成裂纹的工序、以及形成第二层的工序。
[抗蚀层形成工序]
在本实施方式中，首先，如图5(a)所示，在基板31上形成抗蚀层33。
接着，对抗蚀层33照射图案光，进行显影。
由此，如图5(b)所示，在基板31上形成显影之后基板露出的基板露出部P和抗蚀层33a。
[形成第一层的工序]
通过无电解电镀在基板露出部P形成镍-磷层32a。由此，如图5(c)所示，在基板31上交替地形成抗蚀层33a和镍-磷层32a。
[抗蚀层去除工序]
然后，去除抗蚀层33a。由此，如图5(d)所示，在基板31上形成规定图案形状的镍-磷层32a。
[形成裂纹的工序]
接着，通过裂纹形成单元在镍-磷层32a形成裂纹34。裂纹形成单元将后述。由此，如图5(e)所示，在基板31上形成形成有裂纹34的规定图案形状的镍-磷层32b。
[形成第二层的工序]
然后，通过使置换镀金浴或置换镀铜浴与具有裂纹的规定图案形状的第一层32b接触，形成包含金或铜的第二层35a。由此，如图5(f)所示，以填埋所形成的裂纹的间隙的方式形成包含金或铜的第二层35a。
《第六实施方式》
参照图6对第六实施方式进行说明。
第六实施方式依次具备：在基板上形成抗蚀层的工序、对抗蚀层照射图案光进行显影的工序、在显影之后露出的基板上形成第一层的工序、形成裂纹的工序、去除抗蚀层的工序、以及形成第二层的工序。
[抗蚀层形成工序]
在本实施方式中，首先，如图6(a)所示，在基板31上形成抗蚀层33。
接着，对抗蚀层33照射图案光，进行显影。
由此，如图6(b)所示，在基板31上形成显影之后基板露出的基板露出部P和抗蚀层33a。
[形成第一层的工序]
通过无电解电镀在基板露出部P形成镍-磷层32a。由此，如图6(c)所示，在基板31上交替地形成抗蚀层33a和镍-磷层32a。
[形成裂纹的工序]
接着，通过裂纹形成单元在镍-磷层32a形成裂纹34。裂纹形成单元将后述。由此，如图6(d)所示，在基板31上交替地形成抗蚀层33a和形成有裂纹的镍-磷层32b。
[抗蚀层去除工序]
然后，去除抗蚀层33a。由此，如图6(e)所示，形成裂纹，在基板31上形成具有规定图案形状的镍-磷层32b。
[形成第二层的工序]
然后，通过使置换镀金浴或置换镀铜浴与具有裂纹的第一层32b接触，形成包含金或铜的第二层35a。由此，如图6(f)所示，以填埋所形成的裂纹的间隙的方式形成包含金或铜的第二层35a。
使用图10对第一～第六实施方式的金属布线进行说明。图10是金属布线的侧视图。金属布线可以视为具有由图10内的虚线划分的3层结构。更具体而言，是具有作为第一材料的镍-磷层的A层(第一层)32a、具有包含镍-磷的第一区域和作为第二材料的金或铜的第二区域的B层(第二层)36、和具有金或铜的C层(第三层)35a这3层。通过作为第二材料的金或铜进入镍-磷的裂纹间隙，B层成为具有第一区域和第二区域的层。
在上述的第一～第六实施方式中，将第一层的第一材料记载为镍-磷，将第二层的第二材料记载为金或铜，但不限于此，也可以适当选择能够作为金属布线使用的材料作为第一材料、第二材料。
《基板处理装置》
图7是表示本实施方式的金属布线的制造方法中使用的基板处理装置的整体构成的示意图。
图7所示的基板处理装置100具备：使无电解镀液与长条的片基板S接触的处理槽BT1、进行蚀刻处理的处理槽BT2、裂纹形成单元CR、进行置换镀金处理或镀铜处理的处理槽BT3。
这些各装置沿着片基板S的输送路径适当设置，能够以所谓的卷对卷方式生产。
在本实施方式的金属布线的制造方法中，如图7所示设定XYZ坐标系，以下适当使用该XYZ坐标系进行说明。XYZ坐标系例如沿着水平面设定X轴和Y轴，沿着铅垂方向朝上设定Z轴。此外，基板处理装置100整体上沿着X轴，从其负侧(-侧)向正侧(+侧)输送片基板S。此时，片基板S的宽度方向(短边方向)被设定为Y轴方向。
作为在基板处理装置100中的处理对象的片基板S，例如可以使用树脂膜。例如，树脂膜可以使用聚烯烃树脂、聚有机硅树脂、聚乙烯树脂、聚丙烯树脂、聚酯树脂、乙烯-乙烯基共聚物树脂、聚氯乙烯树脂、纤维素树脂、聚酰胺树脂、聚酰亚胺树脂、聚碳酸酯树脂、聚苯乙烯树脂、乙酸乙烯酯树脂等材料。
片基板S的宽度方向(短边方向)的尺寸例如形成为1m～2m左右，长度方向(长尺寸方向)的尺寸例如形成为10m以上。当然，该尺寸只不过是一例，不限于此。例如，片基板S在Y方向的尺寸可以为50cm以下，也可以为2m以上。另外，片基板S在X方向的尺寸也可以为10m以下。
片基板S优选形成为具有挠性的方式。在此，挠性是指即使对基板施加自重程度的力也不会发生断线或断裂，能够使该基板挠曲的性质。另外，由于自重程度的力而弯曲的性质也包括在挠性中。
另外，上述挠性根据该基板的材质、大小、厚度或温度等环境等而变化。
以下，对通过卷对卷方式形成金属布线时的各工序进行说明。
[形成无电解镀层的工序]
在本工序中，优选首先对片基板S的表面赋予无电解镀催化剂，形成催化剂层。无电解镀用催化剂是将无电解镀用的镀覆液所包含的金属离子还原的催化剂，可以举出银、钯。
然后，将片基板S浸渍于作为无电解镀浴的处理槽BT1，在催化剂表面还原金属离子，在片基板S上析出镀层。此时，在还原不充分的情况下，也可以浸渍于次磷酸钠、硼氢化钠等还原剂溶液而积极地还原胺上的金属离子。
在本实施方式中，作为镀覆的材料使用镍-磷(NiP)。
在本实施方式中，构成镀层的磷的含量优选比镍的含量少。具体而言，磷含有率可以设为1质量％以上且13质量％以下，下限值优选为5质量％，更优选为7质量％。上限值优选为12质量％，更优选为10质量％。
若磷的含量在上述的范围内，则在后述的形成裂纹的工序中，容易在布线中形成裂纹。
[形成抗蚀膜的工序]
在所制造的镀层上形成抗蚀膜。
首先，在镀层上涂布抗蚀材料R，对其进行预烘焙，从而形成未图案化的抗蚀层。作为抗蚀材料R，可以使用正型光致抗蚀剂，也可以使用负型光致抗蚀剂。
然后，隔着掩模对抗蚀层照射紫外线L，对抗蚀层进行曝光；其中，上述掩模在与形成布线的区域对应的位置具备开口部，在未形成布线的区域具备遮光部。
接着，显影液D将被照射了紫外线的抗蚀层溶解，利用该显影液D进行显影，由此设置上述开口部，形成图案化后的抗蚀膜。
所得到的抗蚀膜优选通过清洗单元C进行清洗。
[形成金属布线的工序]
将依次层叠有镀层、图案化后的抗蚀膜的片基板S浸渍于进行蚀刻处理的处理槽BT2。由此，将抗蚀膜作为掩模，对镀层进行蚀刻，在片基板S上形成期望的金属布线。
[剥离抗蚀膜的工序]
之后，利用公知的显影液A去除抗蚀膜。
[形成裂纹的工序]
然后，将形成有期望的金属布线的片基板S输送到裂纹形成单元CR。
利用裂纹形成单元CR有意地在金属布线的表面上形成裂纹。优选通过利用裂纹形成单元CR施加物理性的冲击，在与片基板S垂直的方向上形成裂纹。
在本实施方式中，优选通过使用了图8所示的松紧调节辊机构DR的片基板的输送工序来形成裂纹。通过将裂纹形成单元CR兼用作输送工序，能够在输送的同时在金属布线形成裂纹。
松紧调节辊机构DR将支撑辊20a、20b、20c上下左右自由移动地设置，能够对输送中的片基板S施加期望的张力。通过利用松紧调节辊机构DR施加张力，能够在金属布线的表面形成裂纹。
支撑辊的数量不限于图8所示的示意图，可以适当增减。
在本实施方式中，优选通过片基板的输送工序来形成裂纹，该输送工序中使用如图9所示的具备辊10和辊11的轧制辊机构。
由于所形成的裂纹的表面容易氧化，因此形成裂纹的工序优选就在浸渍于置换镀金浴或置换镀铜浴的工序紧前实施。
[浸渍于置换镀金浴或置换镀铜浴中的工序]
将具备形成有裂纹的金属布线的片基板S浸渍于进行置换镀金处理或镀铜处理的处理槽BT3。通过浸渍于处理槽BT3，以覆盖形成有裂纹的金属布线图案的表面的方式使金或铜置换析出。由此，裂纹部分被金或铜填埋，能够制造在以镍-磷作为形成材料的金属布线上形成有金镀层或铜镀层的2层结构的金属布线。
<金属布线>
通过上述本实施方式的制造方法，能够制造设置在基板上的金属布线。
金属布线在镍-磷层和镍-磷层之上具有金层或铜层。
金属布线在利用面状体无负荷U字伸缩试验机进行弯曲半径5mm、弯曲次数100次的弯曲试验前后，上述金属布线的电阻值的电阻增加率为7.0％以下。
具体而言，首先，测定设置在基板上的金属布线的电阻值。将此时的测定值作为弯曲试验前的电阻值。
然后，利用面状体无负荷U字伸缩试验机进行弯曲半径5mm、弯曲次数100次的弯曲试验。弯曲试验后测定金属布线的电阻值。将此时的测定值作为弯曲试验后的电阻值。
根据弯曲试验前后的金属布线的电阻值，通过下式算出电阻增加率。
电阻增加率(％)＝(弯曲试验后的电阻值－弯曲试验前的电阻值)/弯曲试验前的电阻值×100
作为面状体无负荷U字伸缩试验机，例如可以使用Yuasa System公司制的DMLHB-FS-C。
在本实施方式中，通过上述方法测定的金属布线的电阻增加率优选为0％以上且7.0％以下，更优选为0％以上且3.0％以下。
<晶体管的制造方法>
进而，对晶体管的制造方法进行说明，该晶体管将通过上述的金属布线的制造方法得到的金属布线作为栅电极。
首先，在通过上述的金属布线的制造方法形成的无电解镀图案上形成绝缘体层。绝缘体层例如可以如下形成：使用将紫外线固化型的丙烯酸树脂、环氧树脂、烯-硫醇树脂、有机硅树脂等1种以上的树脂溶解于有机溶剂而成的涂布液，涂布该涂布液而形成。隔着与形成绝缘体层的区域对应地设置有开口部的掩模对涂膜照射紫外线，由此能够将绝缘体层形成为期望的图案。
通过公知的方法在绝缘层上形成源电极和漏电极。
例如，可以在形成源电极和漏电极的部分形成亲水区域，在亲水区域上担载无电解镀用催化剂，形成催化剂层后，进行无电解镀，由此形成镀层(源电极)和另一个镀层(漏电极)。
在镀层(源电极)与另一个镀层(漏电极)之间形成半导体层。半导体层可以使用通常已知的无机半导体材料或有机半导体材料。作为无机半导体材料，例如可以使用IGZO(铟镓锌氧化物(indium gallium zinc oxide))等。作为有机半导体材料，例如可以使用铜酞菁(CuPc)、并五苯、红荧烯、并四苯、P3HT(聚(3-己基噻吩-2,5-二基))这样的p型半导体、或C60这样的富勒烯类、PTCDI-C8H(N,N’-二辛基-3,4,9,10-苝四羧酸二亚胺)这样的苝衍生物等n型半导体。
其中，TIPS并五苯(6,13-双(三异丙基甲硅烷基乙炔基)并五苯)这样的可溶性并五苯、P3HT等有机半导体聚合物是可溶于甲苯之类的有机溶剂，是优选的。
使可溶于此种有机溶剂的有机半导体材料溶解于该有机溶剂来制作溶液，并涂布于镀覆层(源电极)与另一镀覆层(漏电极)之间并使其干燥而形成。
另外，半导体层也可以如下形成：通过在上述溶液中添加一种以上PS(聚苯乙烯)、PMMA(聚甲基丙烯酸甲酯)等绝缘性聚合物，将含有该绝缘性聚合物的溶液涂布并干燥而形成。若这样形成半导体层，则在半导体层的下方集中形成绝缘性聚合物。
在有机半导体与绝缘体层的界面存在氨基等极性基团的情况下，有发生晶体管特性降低的倾向，但通过采用经由上述绝缘性聚合物设置有机半导体的构成，能够抑制晶体管特性的降低。如上所述，可以制造晶体管。
需要说明的是，作为晶体管的结构，没有特别限制，可以根据目的适当选择。例如，可以制造顶接触底栅型、顶接触顶栅型、底接触顶栅型的晶体管。
实施例
以下，通过实施例进行具体说明，但本发明并不限定于以下的实施例。
<试验基板的制造>
在尺寸5cm×1cm、膜厚100μm的聚萘二甲酸乙二醇酯(PEN)基板上进行无电解镀，形成镍-磷层。在无电解镀中，使用日本KANIGEN株式会社制的SE-680。此时，镍-磷层中未产生裂纹。
然后，在镍-磷层上涂布抗蚀材料，隔着规定图案的掩模进行曝光、显影，形成抗蚀图案。将抗蚀图案作为掩模，对镍-磷层进行蚀刻，在PEN基板上以镍-磷作为形成材料来制造宽度1mm、长度40mm的金属布线。抗蚀膜使用显影液去除。
在这些工序时，将包含镍-磷层的PEN基板折弯而施加应力，在镍-磷层形成裂纹。
然后，通过光学显微镜确认在镍-磷层中产生了裂纹。
然后，对带有裂纹的镍-磷布线的表面进行置换镀金处理，形成在镍-磷布线上形成有镀金层的2层构成的金属布线。
《实施例1》
测定形成于PEN基板上的2层构成的金属布线的电阻值。将此时的测定值作为“弯曲试验前的电阻值”。然后，使用下述的面状体无负荷U字伸缩试验机，对形成于PEN基板上的2层构成的金属布线实施弯曲次数100次的弯曲试验，将测定了电阻值时的测定值作为“弯曲试验后的电阻值”。
根据弯曲试验前后的金属布线的电阻值，通过下式算出电阻增加率。
电阻增加率(％)＝(弯曲试验后的电阻值－弯曲试验前的电阻值)/弯曲试验前的电阻值×100
将其结果记载于表1。表1中，将“弯曲试验前的电阻值”记载为“试验前”，将“弯曲试验后的电阻值”记载为“试验后”。
(面状体无负荷U字伸缩试验机)
面状体无负荷U字伸缩试验机使用下述装置。
使用装置：DMLHB-FS-C(Yuasa System公司制)
弯曲半径：5mm
《实施例2～实施例5》
除了将弯曲次数变更为表1所示的各个次数以外，通过与实施例1同样的方法测定金属布线的电阻值。
《比较例1》
测定未进行置换镀金的带有裂纹的镍-磷布线的电阻值，作为比较例1。
[表1]
如上述表1所示，实施例1～实施例5从弯曲试验前到弯曲试验后的电阻增加率为6.06％以下，显示出良好的导电性。
在未进行置换镀金的比较例1中，即使弯曲次数为0次，电阻值也超出检测范围，无法测定电阻值。
符号说明
10、11：辊；20a：支撑辊；31：基板；32、32a：第一层(镍-磷层)；32b、32c：形成有裂纹的第一层(形成有裂纹的镍-磷层)；33、33a：抗蚀层；34：裂纹；35a：第二层；100：基板处理装置；A：显影液；BT1：处理槽；BT2：处理槽；BT3：处理槽；C：清洗单元；CR：裂纹形成单元；D：显影液；DR：松紧调节辊机构；L：紫外线；P：基板露出部；R：抗蚀材料；S：片基板；U：面状体无负荷

Claims (28)

1.一种金属布线，其设置在基板上，其中，
所述金属布线具有包含第一材料的第一层和在所述第一层上包含第二材料的第二层，
利用面状体无负荷U字伸缩试验机进行弯曲半径5mm、弯曲次数100次的弯曲试验前后的所述金属布线的电阻值的电阻增加率为7.0％以下。
2.根据权利要求1所述的金属布线，其中，所述第一材料是合金。
3.根据权利要求2所述的金属布线，其中，所述合金包含镍和磷。
4.根据权利要求1～3中任一项所述的金属布线，其中，所述第二材料包含金或铜。
5.根据权利要求1～4中任一项所述的金属布线，其中，所述基板具有挠性。
6.根据权利要求1～5中任一项所述的金属布线，其中，所述基板含有树脂材料。
7.一种金属布线，其设置在基板上，其中，
所述金属布线具有第一层、第二层和第三层，
在与包含所述基板的规定平面内垂直的方向上，所述第一层是包含第一材料的层，
所述第二层包括包含所述第一材料的第一区域和包含第二材料的第二区域，
所述第三层包含所述第二材料。
8.一种晶体管，其中，栅电极、源电极和漏电极中的至少一个电极由权利要求1～7中任一项所述的金属布线形成。
9.一种电子器件，其具备权利要求8所述的晶体管。
10.一种金属布线的制造方法，其为在基板上制造金属布线的方法，其具备：
在所述基板上的至少一部分形成包含第一材料的第一层的工序；
在所述第一层形成裂纹，形成具有裂纹的第一层的工序；以及
在具有所述裂纹的第一层形成包含第二材料的第二层的工序。
11.根据权利要求10所述的金属布线的制造方法，其中，
在形成所述第一层的工序中具备：
在所述基板上形成包含第一材料的第一材料层，并在所述第一材料层上形成抗蚀层的工序；
对所述抗蚀层照射图案光以进行显影的工序；以及
在所述显影之后对所述第一材料层进行蚀刻处理的工序；
在形成具有所述裂纹的第一层的工序之后，具备去除抗蚀层的工序。
12.根据权利要求10所述的金属布线的制造方法，其中，在形成具有所述裂纹的第一层的工序与形成所述第二层的工序之间，具备：
在具有所述裂纹的第一层上形成抗蚀层的工序；
对所述抗蚀层照射图案光以进行显影的工序；
在所述显影之后，对具有所述裂纹的第一层进行蚀刻处理的工序；以及
在所述蚀刻处理之后去除所述显影之后的所述抗蚀层的工序。
13.根据权利要求10所述的金属布线的制造方法，其中，在形成所述第二层的工序之后，具备：
在所述第二层上形成抗蚀层的工序；
对所述抗蚀层照射图案光以进行显影的工序；
在所述显影之后对具有所述裂纹的第一层和所述第二层进行蚀刻处理的工序；以及
在所述蚀刻处理之后去除所述显影之后的所述抗蚀层的工序。
14.根据权利要求10所述的金属布线的制造方法，其中，
在形成所述第一层的工序中，包含在所述基板上形成抗蚀层的工序、对所述抗蚀层照射图案光以进行显影的工序、以及在所述显影之后露出的所述基板上形成包含所述第一材料的第一材料层的工序而形成所述第一层，
在形成所述第二层的工序之后，具备去除所述显影之后的所述抗蚀层的工序。
15.根据权利要求10所述的金属布线的制造方法，其中，在形成所述第一层的工序中，包含在所述基板上形成抗蚀层的工序、对所述抗蚀层照射图案光以进行显影的工序、在所述显影之后露出的所述基板上形成包含所述第一材料的第一材料层的工序、以及去除所述显影之后的所述抗蚀层的工序而形成所述第一层。
16.根据权利要求10所述的金属布线的制造方法，其中，
在形成所述第一层的工序中，包含在所述基板上形成抗蚀层的工序、对所述抗蚀层照射图案光以进行显影的工序、以及在所述显影之后露出的所述基板上形成包含所述第一材料的第一材料层的工序而形成所述第一层，
在形成所述裂纹的工序与形成所述第二层的工序之间，具备将所述显影之后的所述抗蚀层去除的工序。
17.根据权利要求10～16中任一项所述的金属布线的制造方法，其中，所述第一材料包含镍和磷。
18.根据权利要求17所述的金属布线的制造方法，其中，在形成所述第一层的工序中，通过无电解镀在所述基板上的至少一部分形成包含镍和磷的层。
19.根据权利要求10～18中任一项所述的金属布线的制造方法，其中，所述第二材料包含金或铜。
20.根据权利要求19所述的金属布线的制造方法，其中，在形成所述第二层的工序中，使置换镀金浴或置换镀铜浴与具有所述裂纹的第一层接触，形成包含金或铜的第二层。
21.根据权利要求10～20中任一项所述的金属布线的制造方法，其中，所述基板具有挠性。
22.根据权利要求10～21中任一项所述的金属布线的制造方法，其中，所述基板含有树脂材料。
23.根据权利要求10～22中任一项所述的金属布线的制造方法，其中，所述基板为片状。
24.根据权利要求10～23中任一项所述的金属布线的制造方法，其中，在形成所述裂纹的工序中，通过使用松紧调节辊机构输送所述基板来形成所述裂纹。
25.根据权利要求10～24中任一项所述的金属布线的制造方法，其中，在形成所述裂纹的工序中，通过使用轧制辊机构输送所述基板来形成所述裂纹。
26.根据权利要求17～25中任一项所述的金属布线的制造方法，其中，所述第一层中磷的含量比镍的含量少。
27.根据权利要求10～26中任一项所述的金属布线的制造方法，其中，所述金属布线与电子器件用的电路图案对应。
28.一种晶体管的制造方法，其包括：通过权利要求10～27中任一项所述的金属布线的制造方法来形成栅电极、源电极和漏电极中的至少一个电极的工序。
CN202280050815.3A 2021-07-30 2022-07-27 金属布线的制造方法、晶体管的制造方法以及金属布线 Pending CN117730406A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021125285 2021-07-30
JP2021-125285 2021-07-30
PCT/JP2022/028922 WO2023008475A1 (ja) 2021-07-30 2022-07-27 金属配線の製造方法、トランジスタの製造方法及び金属配線

Publications (1)

Publication Number Publication Date
CN117730406A true CN117730406A (zh) 2024-03-19

Family

ID=85087766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280050815.3A Pending CN117730406A (zh) 2021-07-30 2022-07-27 金属布线的制造方法、晶体管的制造方法以及金属布线

Country Status (6)

Country Link
US (1) US20240164012A1 (zh)
JP (1) JPWO2023008475A1 (zh)
KR (1) KR20240028456A (zh)
CN (1) CN117730406A (zh)
TW (1) TW202318568A (zh)
WO (1) WO2023008475A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295847A (ja) * 1988-02-16 1989-11-29 Polyonics Corp 表面模様付きのポリイミドフイルムから作製された熱的に安定な２層金属被覆積層体製品
JPH02196428A (ja) * 1989-01-25 1990-08-03 Nec Corp 半導体装置
JP2819929B2 (ja) * 1991-03-19 1998-11-05 松下電器産業株式会社 半導体装置およびその製造方法
JP2006165341A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 電子回路基板とその製造方法及び電子回路基板を用いた表示装置
DE102005018984A1 (de) * 2005-04-22 2006-11-02 Steiner Gmbh & Co. Kg Verfahren und Vorrichtung zum Herstellen von elektronischen Bauteilen
JP5261744B2 (ja) * 2007-11-20 2013-08-14 コニカミノルタ株式会社 有機ｔｆｔの製造方法、及び有機ｔｆｔ
JP2014123670A (ja) 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
AT15574U3 (de) * 2017-05-11 2018-05-15 Plansee Se Flexibles Bauteil mit Schichtaufbau mit metallischer Lage
JP6842562B2 (ja) * 2018-06-28 2021-03-17 株式会社アルバック アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP7127685B2 (ja) * 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法

Also Published As

Publication number Publication date
US20240164012A1 (en) 2024-05-16
TW202318568A (zh) 2023-05-01
JPWO2023008475A1 (zh) 2023-02-02
WO2023008475A1 (ja) 2023-02-02
KR20240028456A (ko) 2024-03-05

Similar Documents

Publication Publication Date Title
TW201203654A (en) Process for modifying electrodes in an organic electronic device
CN105706220B (zh) 晶体管的制造方法和晶体管
US11309503B2 (en) Transistor manufacturing method
WO2006095990A1 (en) An lcd device having a silver capped electrode
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
US6969634B2 (en) Semiconductor layers with roughness patterning
CN103733319A (zh) 晶体管的制造方法及晶体管
US9087999B2 (en) Method of fabricating an electronic device comprising allowing a self-assembled layer to form selectively
WO2005107346A1 (en) Component placement substrate and production method thereof
US7632705B2 (en) Method of high precision printing for manufacturing organic thin film transistor
US9123815B1 (en) VTFTs including offset electrodes
US8013327B2 (en) Electronic device
US20200027625A1 (en) Transparent conductive film and themethod of making the same
Seol et al. Effects of different electroplated gate electrodes on electrical performances of flexible organic thin film transistor and flexibility improvement
CN117730406A (zh) 金属布线的制造方法、晶体管的制造方法以及金属布线
WO2015134092A1 (en) Vtft including overlapping electrodes
JP5276992B2 (ja) 半導体デバイスの製造方法
JPWO2014017323A1 (ja) 反転印刷用導電性インキ及び薄膜トランジスタの製造方法及び該製造法方法で形成された薄膜トランジスタ
US9093470B1 (en) VTFT formation using capillary action
US20150318077A1 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
KR20090045884A (ko) 자기정렬 유기박막 트랜지스터 및 그 제조 방법
CN107709609B (zh) 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
TW202020573A (zh) 電晶體之製造方法
CN111508894A (zh) 用于生产薄膜晶体管装置的导体蚀刻
KR102640834B1 (ko) 금속 나노 메시 제조용 몰드, 및 이를 이용하여 제조된 금속 나노 메시 및 유기전자소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination