CN105706220B - 晶体管的制造方法和晶体管 - Google Patents

晶体管的制造方法和晶体管 Download PDF

Info

Publication number
CN105706220B
CN105706220B CN201480060991.0A CN201480060991A CN105706220B CN 105706220 B CN105706220 B CN 105706220B CN 201480060991 A CN201480060991 A CN 201480060991A CN 105706220 B CN105706220 B CN 105706220B
Authority
CN
China
Prior art keywords
transistor
insulator layer
film
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480060991.0A
Other languages
English (en)
Other versions
CN105706220A (zh
Inventor
小泉翔平
杉崎敬
川上雄介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN105706220A publication Critical patent/CN105706220A/zh
Application granted granted Critical
Publication of CN105706220B publication Critical patent/CN105706220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的晶体管的制造方法具有下述工序：在具有源极(6)、漏极(7)、半导体层(9)的基板(2)上，覆盖半导体层(9)，形成以含氟树脂为形成材料的第1绝缘体层(10)；覆盖第1绝缘体层(10)，形成第2绝缘体层(11)；在第2绝缘体层(11)的表面的至少一部分形成基底膜(12)；在基底膜(12)的表面析出作为无电解镀覆用催化剂的金属后，利用无电解镀覆在基底膜的表面形成栅极，形成基底膜(12)的工序是将作为基底膜(12)的形成材料的液态物(12S)涂布于第2绝缘体层(11)的表面来进行的，与第1绝缘体层(10)相比，第2绝缘体层(11)对于液态物(12S)具有更高的亲液性。

Description

晶体管的制造方法和晶体管
技术领域
本发明涉及晶体管的制造方法和晶体管。
本申请要求基于2013年11月21日申请的日本专利申请2013-240560号的优先权，并将其内容援用于此。
背景技术
以往，作为晶体管的制造方法，研究了应用面向便宜、大型化的溶液工艺。与以往相比，采用溶液工艺时，可以以更低温制造晶体管。此外，通过将使用有机半导体材料的有机半导体层形成于使用了树脂材料的柔性基板上，也可以制造具有可挠性的有机晶体管。
在这样的晶体管的制造方法中，可以使用化学镀覆(无电解镀覆)，所述化学镀覆为利用基于材料表面的接触作用产生的还原的镀覆法。在无电解镀覆中不使用电能，因此对于树脂材料、玻璃等非导体也可以实施镀覆。但是，树脂材料、玻璃等难镀覆材料与所形成的镀覆皮膜之间的密合力弱，镀覆层容易因镀覆皮膜的内部应力而产生剥落、膨胀等剥离。
因此，使用铬酸溶液等在基板的表面实施蚀刻处理，使表面发生化学粗化。由此，所形成的镀覆皮膜嵌入经粗化的树脂材料的凹凸，因此能够得到密合力(锚定效果)。
除此之外，还公开有下述方法：在基板表面上设置由微粉末二氧化硅等填料成分与树脂组成成分构成的基底膜，在该基底膜上进行无电解镀覆(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2008-208389号公报
发明内容
发明所要解决的课题
但是，晶体管有时在传输特性中产生磁滞。作为磁滞的主要原因，可以举出“载流子阱”，即在半导体与绝缘膜的界面，绝缘膜妨碍电子流动。在晶体管的设计中，以不产生磁滞的方式选择结构、材料，但利用溶液工艺制造晶体管的情况下，形成材料、晶体管结构的选择自由度小，难以制造不易产生磁滞的晶体管。
本发明方式的目的在于提供一种晶体管的制造方法，该制造方法可以制造在传输特性中不易产生磁滞且动作行为稳定的晶体管。此外，另一目的在于提供一种动作行为稳定的晶体管。
用于解决课题的手段
本发明的一个方式为晶体管的制造方法，该制造方法具有下述工序：在形成有源极、漏极和与所述源极、所述漏极的表面相接的有机半导体层的基板上，覆盖所述有机半导体层，形成以含氟树脂为形成材料的第1绝缘体层；覆盖所述第1绝缘体层，形成第2绝缘体层；在所述第2绝缘体层的表面的至少一部分形成镀覆基底膜；在所述镀覆基底膜的表面析出作为无电解镀覆用催化剂的金属后，利用无电解镀覆在所述镀覆基底膜的表面形成栅极；形成所述镀覆基底膜的工序是将作为所述镀覆基底膜的形成材料的液态物涂布于所述第2绝缘体层的表面来进行的，与所述第1绝缘体层相比，所述第2绝缘体层对于所述液态物具有更高的亲液性。
此外，本发明的一个方式为晶体管，该晶体管具有：形成有源极和漏极的基板；与所述源极和所述漏极的表面相接的半导体层；覆盖所述半导体层而设置的第1绝缘体层；覆盖所述第1绝缘体层而设置的第2绝缘体层；设置于所述第2绝缘体层的表面的至少一部分的镀覆基底膜；设置于所述镀覆基底膜的表面的栅极。所述第1绝缘体层以含氟树脂为形成材料，与所述第1绝缘体层相比，所述第2绝缘体层对于有机溶剂具有更高的亲液性。
发明效果
根据本发明的方式，能够提供一种晶体管的制造方法，该制造方法可以制造在传输特性中不易产生磁滞且动作行为稳定的晶体管。此外，能够提供一种动作行为稳定的晶体管。
附图说明
图1为本实施方式的晶体管的示意截面图。
图2为示出本实施方式的晶体管的制造方法的工序图。
图3为示出本实施方式的晶体管的制造方法的工序图。
图4为示出本实施方式的晶体管的制造方法的工序图。
图5为示出本实施方式的晶体管的制造方法的工序图。
图6为示出本实施方式的晶体管的制造方法的工序图。
图7为示出本实施方式的晶体管的制造方法的工序图。
图8为示出本实施方式的晶体管的制造方法的工序图。
图9为示出本实施方式的晶体管的制造方法的工序图。
图10为示出本实施方式的晶体管的制造方法的工序图。
图11为示出实施例的结果的照片。
图12为示出实施例的结果的照片。
图13为示出实施例的结果的照片。
图14为示出实施例的结果的照片。
图15为示出实施例的结果的曲线图。
图16为比较例中形成的晶体管的示意截面图。
图17为示出比较例的结果的照片。
图18为示出比较例的结果的曲线图。
具体实施方式
以下，参照图1～图10，对本实施方式的晶体管的制造方法和本实施方式的晶体管进行说明。需要说明的是，为了便于观察附图，在以下所有的附图中，各构成要素的尺寸、比例等适当进行了变化。
图1为示出利用本实施方式的晶体管的制造方法制造的晶体管和本实施方式的晶体管的说明图。
图1的(a)为晶体管1的示意截面图。本实施方式的晶体管1为所谓的顶部栅极/底部接触型的晶体管。在以下的说明中，对于使用有机半导体作为半导体层的形成材料的有机晶体管进行说明，但对于使用无机半导体作为半导体层的形成材料的无机晶体管也可以应用本发明。
晶体管1具有基板2、基底膜(镀覆基底膜)3、无电解镀覆用的催化剂5、源极6、漏极7、有机半导体层(半导体层)9、第1绝缘体层10、第2绝缘体层11、基底膜(镀覆基底膜)12、无电解镀覆用的催化剂14、栅极15。
基板2可以使用具有透光性的基板和不具有透光性的基板中的任一种。可以使用例如玻璃、石英玻璃、氮化硅等无机物；丙烯酸类树脂、聚碳酸酯树脂、PET(聚对苯二甲酸乙二酯)、PBT(聚对苯二甲酸丁二酯)等聚酯树脂等有机高分子(树脂)等。
所形成的基底膜3覆盖基板2的一个主面的整个面。基底膜3为源极基底膜和漏极基底膜，源极基底膜和漏极基底膜形成为连续的膜。此外，催化剂(无电解镀覆用催化剂)5选择性地设置在基底膜3的表面的一部分。催化剂5为对无电解镀覆用的镀覆液中所含的金属离子进行还原的催化剂，可以举出银、金属钯等金属。其中，优选使用金属钯。
基底膜3为可以与作为上述催化剂5的金属形成键的膜，以具有可以与该金属键合的基团的硅烷偶联剂为形成材料。基底膜3是将含有这样的硅烷偶联剂的液态物涂布于基板2的一个主面上而形成的。
作为基底膜3的形成材料的“硅烷偶联剂”为硅原子上键合有可以与作为催化剂5的金属键合的基团、可以与基板2键合的基团的化合物。上述基板2的材料不与无电解镀覆最终形成的金属制的镀覆皮膜形成金属键，但通过形成这样的基底膜3，能够经由基底膜3，在基板2的表面形成金属制的镀覆覆膜。
此处，“可以与金属键合的基团”是指，可以与作为催化剂5的金属或该金属的离子形成例如离子键或配位键的基团。作为这样的基团，可以举出例如具有氮原子或硫原子的基团。作为具有氮原子的基团，可以示例氨基、脲基、含有氮原子的杂环化合物去除一个以上其上键合的氢原子而得到的基团等。此外，作为具有硫原子的基团，可以示例硫醇基(或巯基)、硫代羰基、硫脲基、含有硫原子的杂环化合物去除一个以上其上键合的氢原子而得到的基团等。作为含有氮原子或硫原子的杂环化合物，可以举出吡咯、咪唑、吡啶、嘧啶、噻吩那样的单环式的杂环芳香族化合物；吲哚、苯并噻吩那样的多环式的杂环芳香族化合物；这些芳香族化合物具有的芳香环上的2个以上的碳原子被氢化而不具有芳香属性的杂环化合物。
此外，作为“可以与基板2键合的基团”，可以举出羟基、碳原子数为1至6的烷氧基。
作为可以用作这样的基底膜3的形成材料的化合物，具体地可以示例N-环己基氨基丙基三甲氧基硅烷、双(3-(三甲氧基硅烷基)丙基)乙二胺、1-(3-(三甲氧基硅烷基丙基))脲、双(3-(三甲氧基硅烷基丙基))脲、2,2-二甲氧基-1,6-二氮杂-2-硅杂环辛烷、N-(3-(三甲氧基硅烷基丙基))-4,5-二氢咪唑、双(3-(三甲氧基硅烷基)丙基)硫脲、3-三甲氧基硅烷基丙硫醇、经三甲氧基硅烷基丙基修饰的聚乙亚胺等。
其中，作为硅烷偶联剂，优选具有氨基的硅烷偶联剂，更优选具有以-NH2表示的基团的伯胺或具有以-NH-表示的基团的仲胺。在以下说明中，对于使用作为伯胺的硅烷偶联剂形成基底膜3的方式进行说明。
需要说明的是，图中为在基板2的整个上表面形成基底膜3的方式，但也可以仅在设置有催化剂5的位置选择性形成基底膜3。该情况下，使用通常已知的方法，在基板2的上表面选择性涂布作为基底膜3的形成材料的硅烷偶联剂，由此能够选择性形成基底膜3。此外，也可以先在基板2的上表面上比形成基底膜3的区域宽的区域涂布硅烷偶联剂，接着，对在从形成基底膜3的区域探出的部分形成的膜照射紫外线，由此硅烷偶联剂发生分解而被去除，从而选择性形成基底膜3。
源极6和漏极7为形成于催化剂5表面的金属电极。源极6和漏极7以与通道长对应的间隔相互隔开而形成。源极6具有第1电极61、覆盖第1电极61表面的第2电极62。同样地，漏极7具有第3电极71、覆盖第3电极71表面的第4电极72。
第1电极61和第3电极71是利用无电解镀覆而于催化剂5表面析出的金属形成的。作为第1电极61和第3电极71的材料，可以举出镍-磷(NiP)、铜(Cu)。第1电极61和第3电极71可以分别以相同的材料形成，也可以以不同的材料形成。在本实施方式中，对于使用镍-磷(功函数：5.5eV)作为第1电极61和第3电极71的形成材料的方式进行说明。
第2电极62为金属镀覆层，所形成的第2电极62全面覆盖第1电极61的不与催化剂5相接的表面。即，设置的第2电极62覆盖第1电极61的上表面和第1电极61的相互对置的侧面(对置的面)。第4电极72为金属镀覆层，所形成的第4电极72全面覆盖第3电极71的不与催化剂5相接的表面。即，设置的第4电极72覆盖第3电极71的上表面和第3电极71的相互对置的侧面(对置的面)。通过第2电极62覆盖第1电极61，能够抑制第1电极61经时的腐蚀，且通过第4电极72覆盖第3电极71，能够抑制第3电极71经时的腐蚀，从而能够稳定维持晶体管1的性能。
使用金属材料作为第2电极62和第4电极72的形成材料，在与后述的半导体层9的形成材料的HOMO/LUMO能级的关系上，所述金属材料具有电子迁移(或空穴迁移)容易的功函数。第2电极62和第4电极72可以分别以相同的材料形成，也可以以不同的材料形成。在本实施方式中，对于使用金(功函数：5.4eV)作为第2电极62和第4电极72的形成材料的方式进行说明。
在源极6和漏极7之间，半导体层9设置于基底膜3的表面，所形成的半导体层9与源极6和漏极7相接触。详细地说，设置的半导体层9与源极6和漏极7的相互对置的侧面相接触。
此外，设置的半导体层9覆盖源极6和漏极7的上表面的一部分。半导体层9与第2电极62和第4电极72相接触。
作为半导体层9的形成材料，可以使用通常已知的有机半导体材料。
可以使用例如铜酞菁(CuPc)、并五苯、红荧烯、并四苯、P3HT(poly(3-hexylthiophene-2,5-diyl)，聚(3-己基噻吩-2,5-二基))那样的p型半导体、C60那样的富勒烯类、PTCDI-C8H(N,N'-dioctyl-3,4,9,10-perylene tetracarboxylic diimide，N,N’-二辛基-3,4,9,10-苝四羧酸二酰亚胺)那样的苝衍生物等n型半导体。其中，TIPS并五苯(6,13-Bis(triisopropylsilylethynyl)pentacene，6,13-双(三异丙基硅烷基乙炔基)并五苯)那样的可溶性并五苯、P3HT(poly(3-hexylthiophene-2,5-diyl)，聚(3-己基噻吩-2,5-二基))等有机半导体聚合物可溶于甲苯那样的有机溶剂，在湿式工序中可以形成半导体层9，因此是优选的。在本实施方式中，对于使用作为p型半导体的TIPS并五苯(HOMO能级：5.2eV)作为半导体层9的形成材料的方式进行说明。
此外，作为半导体层9的形成材料，其不限于有机半导体材料，也可以使用通常已知的无机半导体材料。
如上所述，作为第1电极61和第3电极71的形成材料的镍-磷的功函数为5.5eV，作为第2电极62和第4电极72的形成材料的金的功函数为5.4eV，作为半导体层9的形成材料的TIPS并五苯的HOMO能级为5.2eV。即，对于源极6和漏极7的表面，使用金属材料形成第2电极62和第4电极72，与第1电极61和第3电极71相比，所述金属材料具有电子迁移在与半导体层9的形成材料之间容易(与半导体层9的HOMO的能级差小)的功函数。因此，在半导体层9与源极6和漏极7之间，肖特基电阻降低，从而能够在驱动时良好地进行电子迁移。
设置的第1绝缘体层10覆盖半导体层9的表面。详细地说，设置的第1绝缘体层10覆盖半导体层9的上表面和侧面，与源极6和漏极7相接触。第1绝缘体层10、源极6、漏极7和基底膜3覆盖半导体层9的整个表面。
第1绝缘体层10以树脂材料为形成材料，所述树脂材料具有绝缘性，可以使源极6和漏极7与栅极15电绝缘，且不含有极性基团。第1绝缘体层10的形成材料可以为含氟树脂。此外，所用的含氟树脂为非晶质时，对于可见光区域的光具有高透光性，因此是优选的。作为这样的含氟树脂，可以示例全氟(丁烯基乙烯基醚)的环化聚合物。作为第1绝缘体层10的形成材料，可以使用例如CYTOP(旭硝子社制)、EGC(3M社制)等。在以下说明中，对于使用具有透光性的含氟树脂形成第1绝缘体层10的方式进行说明。
设置的第2绝缘体层11覆盖第1绝缘体层10的表面。详细地说，设置的第2绝缘体层11覆盖第1绝缘体层10的上表面和侧面，与源极6和漏极7相接触。
第2绝缘体层11以固化型的树脂材料为形成材料。所述树脂材料具有绝缘性，可以使源极6和漏极7与栅极15电绝缘。
其中，从制造、微细的加工容易的角度出发，可以以光固化型树脂材料为形成材料。例如作为第2绝缘体层11的形成材料，可以举出紫外线固化型的丙烯酸类树脂、环氧树脂、烯-硫醇树脂、有机硅树脂等。在以下说明中，对于使用紫外线固化型的环氧树脂形成第2绝缘体层11的方式进行说明。
第1绝缘体层10与第2绝缘体层11的总膜厚设定为可以抑制源极6和漏极7与栅极15发生短路的值。例如第1绝缘体层10与第2绝缘体层11的总膜厚为数百nm左右时，能够抑制漏电流。
基底膜12形成于第2绝缘体层11的整个上表面。基底膜12用于形成栅极15。催化剂(无电解镀覆用催化剂)14选择性地设置在基底膜12的表面的一部分。作为催化剂14的形成材料，可以使用与上述催化剂5同样的材料。
作为基底膜12的形成材料，可以使用与上述基底膜3同样的材料，也可以使基底膜3与基底膜12的形成材料不同。在以下说明中，对于与基底膜3同样使用作为伯胺的硅烷偶联剂形成基底膜12的方式进行说明。
需要说明的是，图中为基底膜12形成于第2绝缘体层11的整个上表面的方式，但也可以仅选择性地在设置有催化剂14的位置形成基底膜12。
栅极15为形成于基底膜12上的催化剂14表面的金属电极。如下所述，栅极15是利用无电解镀覆而于催化剂14表面析出的金属形成的。作为栅极15的材料，可以举出镍-磷(NiP)、铜(Cu)。
本实施方式的晶体管1具有以上那样的构成。
图1的(b)为对晶体管1的效果进行说明的局部放大图。
在本实施方式的晶体管1中，半导体层9的通道区域AR形成于第1绝缘体层10侧。此处，使用含有羰基、氨基羟基那样的极性基团的树脂材料作为第1绝缘体层10的形成材料的情况下，容易引起被称作“载流子阱”的现象，所述“载流子阱”是指这些极性基团吸引在通道区域AR中以箭头A所示方向流动的电子，妨碍电子流动。产生载流子阱时，晶体管的行为不稳定，容易产生例如元件特性中发生磁滞之类的不良情况。
与此相对，在本实施方式的晶体管1中，作为与半导体层9相接的第1绝缘体层10的形成材料，以作为不含极性基团的树脂材料的含氟树脂为形成材料。
因此，能够制成不易产生上述载流子阱、行为稳定的高品质晶体管。
此外，在晶体管1中，利用无电解镀覆形成的源极6、漏极7、栅极15形成于以硅烷偶联剂为形成材料的基底膜3、12(栅极基底膜、源极基底膜、漏极基底膜)上。例如在具有凹凸形状的区域形成这些电极的情况下，各电极带有反映基底的凹凸的凹凸形状。于是，夹着绝缘体层层积的电极间的距离不恒定，在栅极与源极或栅极与漏极的距离近的位置，有可能不能绝缘，从而产生漏电流。此外，若基底具有凹凸形状，则在平面上与栅极叠置的半导体层的通道区域AR也带有凹凸形状，在通道区域中，载流子的移动距离变长，性能有可能下降。
但是，在本实施方式的晶体管1中，基底膜3、12以硅烷偶联剂为形成材料，未使基板表面粗化、未使用含有填料成分的基底膜，因此膜平滑。因此，通过形成基底膜3、12，由此电极上不会形成凹凸形状，不会产生由于凹凸形状引起的不良情况，因此晶体管的性能高。
以下，使用图2～10，对于上述晶体管1的制造方法进行说明。
首先，如图2的(a)所示，在基板2的表面涂布液态物，形成涂膜3A，所述液态物是根据需要用有机溶剂对上述硅烷偶联剂进行稀释而得到的。作为涂布的方法，可以示例旋涂、浸涂、喷涂、辊涂、刷涂、柔版印刷、丝网印刷之类的印刷法等通常已知的方法。
此处，对于使用作为伯胺的3-氨基丙基三乙氧基硅烷作为硅烷偶联剂的方式进行说明。
作为有机溶剂，只要可以溶解硅烷偶联剂，则可以使用各种有机溶剂，其中，可以优选使用极性溶剂。作为可使用的溶剂，可以举出例如甲醇、乙醇、1-丙醇、2-丙醇(异丙醇、IPA)等醇类；丙二醇单甲醚乙酸酯(PGMEA)那样的酯类；甲苯那样的芳香族烃；乙腈那样的腈类；乙酸酯那样的酯类；丙酮、甲基乙基酮、甲基异丁基酮等酮类。
接着，图2的(b)所示，通过热处理使有机溶剂挥发而去除有机溶剂，形成基底膜3。如此形成的基底膜3成为膜厚极其薄的硅烷偶联剂层，因此为透明的皮膜，不易产生光散射。因此，例如在具有透光性的基板上设置以本实施方式的制造方法制造的晶体管的情况下，即使将基底膜3成膜于基板2的整个表面上，作为组合有基板2与基底膜3的整体，也能够维持透光性，成膜容易。
接着，如图3的(a)所示，在基底膜3上涂布抗蚀剂材料，并对其进行预烘烤，由此形成未经图案化的抗蚀剂层4A。此处，使用正型光致抗蚀剂作为抗蚀剂材料。
之后，隔着掩模M1，对抗蚀剂层4A照射紫外线L，使抗蚀剂层4A曝光，所述掩模M1在与形成金属电极的区域对应的位置具备开口部M1a，在未形成金属电极的区域具备遮光部M1b。
接着，如图3的(b)所示，利用溶解经紫外线照射的抗蚀剂层的显影液进行显影，由此形成设置有开口部4a的抗蚀剂层4。
接着，如图3的(c)所示，在形成于抗蚀剂层4的开口部4a处露出的基底膜3的表面，使无电解镀覆中所用的催化剂5析出。具体而言，通过使其接触2价钯盐的胶体溶液，从而使作为催化剂5的金属在基底膜3上析出。
通常树脂的无电解镀覆工序以清洗→蚀刻→催化剂赋予→无电解镀覆表示。此处，“催化剂赋予”是将成为无电解镀覆的反应起始剂(催化剂)的钯(Pd)等金属附着于实施镀覆的区域的表面的工序。通常包括下述工序：使2价钯盐与2价锡(Sn)盐的胶体溶液与基板接触来附着钯，之后通过浸渍于被称作促进剂的酸或碱溶液中，使钯还原为0价而活性化。
与此相对，如本实施方式，若作为基底膜的形成材料的硅烷偶联剂为伯胺或仲胺，则无需使用上述促进剂的还原处理，这已得到本发明人的确认(后述)。因此，使用伯胺或仲胺作为硅烷偶联剂时，无电解镀覆的操作简化。
在本实施方式中，使用作为伯胺的3-氨基丙基三乙氧基硅烷作为基底膜3的形成材料，因此无需还原处理，操作简略化。
需要说明的是，硅烷偶联剂为叔胺、或其他具有“可以与金属键合的基团”的硅化合物的情况下，涂布2价钯盐的胶体溶液后，通过进行使用上述促进剂的常规处理(活性化的工序)，能够在基底膜3上捕捉无电解镀覆用的催化剂5。
接着，如图4的(a)所示，通过使无电解镀覆液与催化剂5接触，使溶解于无电解镀覆液中的金属离子还原而在催化剂5的表面析出，在开口部4a内选择性形成以镍-磷为形成材料的第1电极61和第3电极71。
硅烷偶联剂为伯胺或仲胺的情况下，不进行使用促进剂的活性化而浸渍于无电解镀覆液中，由此催化剂5的表面得以镀覆。因此，能够间接地确认金属钯被基底膜3的表面捕捉到。
接着，如图4的(b)所示，对残留的抗蚀剂层的整个面曝光紫外线后，用通常已知的显影液去除抗蚀剂层。如此，形成第1电极61和第3电极71。
接着，如图4的(c)所示，通过将整体浸渍于置换镀金浴中，使金在第1电极61和第3电极71的表面置换析出。进而通过使其浸渍于还原镀金浴中，在第1电极61的表面形成以金为形成材料的第2电极62，在第3电极71的表面形成以金为形成材料的第4电极72。如此，形成源极6和漏极7。
接着，如图5的(a)所示，在基底膜3、源极6和漏极7上涂布抗蚀剂材料，并对其进行预烘烤，由此形成未经图案化的抗蚀剂层8A。此处，使用正型光致抗蚀剂作为抗蚀剂材料。
之后，隔着掩模M2，对抗蚀剂层8A照射紫外线L，使抗蚀剂层8A曝光，所述掩模M2在与形成半导体层的区域对应的位置具备开口部M2a，在未形成半导体层的区域具备遮光部M2b。
接着，如图5的(b)所示，利用溶解经紫外线照射的抗蚀剂层的显影液进行显影，由此形成设置有开口部8a的抗蚀剂层8。源极6的一部分、漏极7的一部分和源极6与漏极7之间的基底膜3在开口部8a处露出。
接着，如图6的(a)所示，在开口部8a的内部和抗蚀剂层8的上表面，将溶液涂布于源极6和漏极7之间，覆盖开口部8a，所述溶液是将TIPS并五苯那样的、可溶于有机溶剂的并五苯、P3HT等有机半导体聚合物溶解于甲苯等有机溶剂中而得到的。之后，进行加热使溶剂气化并使其干燥，由此形成半导体材料的层9A。
接着，如图6的(b)所示，对抗蚀剂层8的整个面照射紫外线进行曝光后，利用显影液去除抗蚀剂层。由此，去除抗蚀剂层8的同时，去除抗蚀剂层8上剩余的半导体材料，从而形成半导体层9。
需要说明的是，此处利用湿式法来形成半导体层9，但也可以使用升华法、转印法等方法。
接着，如图7的(a)所示，将在含氟溶剂中溶解有含氟树脂的单体、低聚物的溶液10S涂布于半导体层9上，形成上述单体、低聚物的涂膜10A。对于溶液10S，以所形成的涂膜10A可以充分覆盖半导体层9的上表面和侧面的量进行涂布即可。
作为含氟树脂的单体，可以示例全氟(丁烯基乙烯基醚)。
作为含氟溶剂，可以示例十氟甲氧基三氟甲基戊烷、全氟三丁基胺那样的全氟溶剂。
作为溶液10S的溶剂使用的含氟溶剂不易溶解作为半导体层9的形成材料的有机半导体材料，因此涂布溶液10S时，半导体层9不溶出，从而能够抑制半导体层9的劣化。
接着，如图7的(b)所示，进行加热从涂膜10A中去除溶剂，由此使涂膜10A中所含的单体、低聚物聚合，形成以含氟树脂为形成材料的第1绝缘体层10。此时，如图中符号α所示，第1绝缘体层10不仅覆盖半导体层9的上表面，还覆盖其侧面，因此，第1绝缘体层10作为半导体层9的保护膜发挥功能，可以抑制后续工序中的半导体层9的中毒、劣化。
接着，如图8的(a)所示，对于第1绝缘体层10的表面，实施大气压氧等离子体、紫外线-臭氧清洗。由此，对第1绝缘体层10的表面进行清洗的同时，在第1绝缘体层10的表面形成羟基，提高第1绝缘体层10的表面的极性。
接着，如图8的(b)所示，覆盖第1绝缘体层10、源极6和漏极7，在基板2的整个上表面涂布含有作为第2绝缘体层11的形成材料的紫外线固化型环氧树脂的单体的溶液，进行涂膜11A的成膜。之后，隔着掩模M3，对涂膜11A照射紫外线L使涂膜11A曝光，所述掩模M3在与形成第2绝缘体层的区域对应的位置具备开口部M3a，在未形成第2绝缘体层的区域具备遮光部M3b。此时，为了促进基于紫外线照射的固化反应，可以施加热处理。
接着，如图8的(c)所示，利用溶解紫外线固化型环氧树脂的单体的显影液进行显影，由此形成第2绝缘体层11。
对于第1绝缘体层10与第2绝缘体层11的总膜厚，可以通过控制各层的含有形成材料的溶液的浓度、涂布条件来适当变更。在上述形成第1绝缘体层10与第2绝缘体层11的工序中，为了抑制源极6和漏极7与形成于上层的栅极之间的漏电，进行厚涂布以使第1绝缘体层10与第2绝缘体层11的总膜厚达数百nm左右的厚度。
接着，如图9的(a)所示，在第2绝缘体层11的整个上表面涂布液态物12S，形成涂膜12A，所述液态物12S是根据需要用有机溶剂对上述硅烷偶联剂进行稀释而得到的。
作为硅烷偶联剂和有机溶剂，可以使用与上述基底膜3的形成中示例的同样的硅烷偶联剂和有机溶剂。
此时，涂布有液态物的表面不是以含氟树脂为形成材料的第1绝缘体层10，而是以紫外线固化型环氧树脂为形成材料的第2绝缘体层11。与第1绝缘体层10的形成材料相比，第2绝缘体层11的形成材料对于上述液态物具有更高的亲液性，因此与将液态物直接涂布于第1绝缘体层10上的情况相比，涂布后的液态物能够适当地润湿扩展，从而良好地形成涂膜12A。
需要说明的是，在选择第2绝缘体层11的形成材料时，“与第1绝缘体层10的形成材料相比，对于上述液态物具有更高的亲液性”，这可以通过例如使用上述液态物，测定接触角来进行判断。具体而言，准备表面的形成材料与第1绝缘体层10相同的试验片、表面的形成材料与第2绝缘体层11相同的试验片，通过比较各试验片的上述液态物的接触角的大小关系，能够判断相对的亲液性。需要说明的是，可以说接触角小时，亲液性高，接触角大时，亲液性低。
接着，如图9的(b)所示，对涂膜12A进行热处理使有机溶剂挥发而去除有机溶剂，由此形成基底膜12。
接着，如图10的(a)所示，涂布抗蚀剂材料覆盖基底膜3、源极6、漏极7、第2绝缘体层11和基底膜12，并对该抗蚀剂材料进行预烘烤，由此形成未经图案化的抗蚀剂层13A。此处，使用正型光致抗蚀剂作为抗蚀剂材料。
之后，隔着掩模M4，对抗蚀剂层13A照射紫外线L使抗蚀剂层13A曝光。所述掩模M4在与形成栅极的区域对应的位置具备开口部M4a，在未形成栅极的区域具备遮光部M4b。
接着，如图10的(b)所示，利用溶解经紫外线照射的抗蚀剂层的显影液进行显影，由此形成设置有开口部13a的抗蚀剂层13。
接着，如图10的(c)所示，通过使2价钯盐的胶体溶液接触在开口部13a露出的基底膜12，使无电解镀覆中所用的催化剂14在基底膜12的表面析出。之后，通过使无电解镀覆液接触催化剂14，将溶解于无电解镀覆液中的金属离子还原而使其在催化剂14的表面析出，在开口部13a内选择性形成以镍-磷为形成材料的栅极15。
接着，如图10的(d)所示，对残留的抗蚀剂层的整个面曝光紫外线后，用通常已知的显影液去除抗蚀剂层。
如此，能够制造本实施方式的晶体管1。
根据以上那样的构成的晶体管的制造方法，涂布含有硅烷偶联剂的液态物形成基底膜12时，在以含氟树脂为形成材料的第1绝缘体层10的表面预先形成第2绝缘体层11，与第1绝缘体层10相比，所述第2绝缘体层11对于上述液态物具有更高的亲液性。因此，液态物能够在第2绝缘体层11上适当地润湿扩展，良好地形成基底膜12，形成布线结构。
此外，基底膜3、12以硅烷偶联剂为形成材料，膜平滑。因此，不会产生由于基底膜的凹凸形状导致的不良情况，能够容易地制造高性能的晶体管。
需要说明的是，在本实施方式中，使用硅烷偶联剂作为基底膜3、12的形成材料，但不限于此。作为基底膜3、12，其也可以为含有树脂膜和分散于树脂膜的填料的构成。在这样的基底膜中，可以使用微粉末二氧化硅、氧化铝颗粒作为填料。
在这样的基底膜中，在基底膜的表面形成由于填料导致的微细的凹凸形状。无电解镀覆用的金属催化剂析出并附着于凹凸部分。
赋予晶体管1透光性的情况下，选择具有透光性的树脂材料作为树脂膜的形成材料。此外，可以使用平均粒径为100nm以下的颗粒作为填料。若平均粒径为100nm以下，则可以采用粒状、棒状、羽毛状等形状。
此处，“平均粒径”是指能够以动态光散射法等公知的方法为测定原理，采用体积平均粒径、面积平均粒径、累计中直径(Median直径)等求出的值。此外，填料具有棒状、羽毛状等不同形状的情况下，一个颗粒中的最大直径(长度方向的尺寸)为上述的平均粒径，一个颗粒中的宽度方向的尺寸表示小于上述平均粒径的值。
此外，在本实施方式中，利用无电解镀覆形成源极6和漏极7，但不限于此。作为源极6和漏极7，例如也可以使用利用金属布线、印刷技术将导电性材料涂布为电极形状而形成的电极。所述金属布线是通过对形成于基板2表面的铝等金属膜进行蚀刻而形成的。
此外，在本实施方式中，使用紫外线固化型环氧树脂形成第2绝缘体层11，但不限于此。例如也可以使用热固化型树脂作为第2绝缘体层11的形成材料，采用印刷法使该热固化型树脂的单体、低聚物图案化成膜，由此形成第2绝缘体层11。只要为具有绝缘性且可以涂布的材料，则能够用作第2绝缘体层11。
以上，参照附图，对本发明的优选的实施方式进行了说明，当然本发明不限于上述示例。上述示例中所示的各构成部件的各形状、组合等为一例，在不脱离本发明主旨的范围内，可以基于设计要求等进行各种变更。
例如可以使用非金属材料作为基板。使用作为非金属材料的PET基板，准备两个以上在该基板上形成有基底膜的镀覆用部件，一边搬送两个以上的镀覆用部件，一边在搬送过程中使用上述制造方法制造晶体管，由此能够在PET基板上形成高性能的晶体管。
进而，可以使用具有可挠性的长条的PET膜作为基板，在所谓辊到辊工序中在PET膜上形成晶体管。所述所谓辊到辊工序中，预先将在该膜上形成基底膜的镀覆用部件卷绕为辊状，将该镀覆用部件拉出来进行搬送，并使用上述制造方法连续地形成晶体管后，将所制造的晶体管卷绕为辊状。
[实施例]
以下利用实施例对本发明进行说明，但本发明并不限于这些实施例。
[实施例1]
(源极和漏极的制作)
在本实施例中，将作为胺系硅烷偶联剂的3-氨基丙基三乙氧基硅烷(KBE903、信越有机硅社制)以达到0.2质量％的方式溶解于甲基异丁基酮(以下，有时称为MIBK)，来制备液态物，用于基底膜的形成。
利用大气压氧等离子体清洗PET基板(型号：A-4100(无涂层)、东洋纺织株式会社制)的表面后，采用浸涂，将上述液态物涂布于PET基板上。浸涂的提拉速度为1mm/秒。之后，以105℃加热15分钟，形成基底膜。
接着，采用浸涂(提拉速度：1mm/秒)，将六甲基二硅氮烷(12058-1A、关东化学社制)涂布于形成有基底膜的PET基板上。之后，以105℃加热10分钟，形成保护层。
接着，对于形成有基板的保护层的PET基板，浸涂(提拉速度：1mm/秒)抗蚀剂材料(SUMIRESISTPFI-34A6、住友化学株式会社制)，以105℃加热(预烘烤)5分钟，由此形成抗蚀剂层。
接着，隔着光掩模，曝光29mW/cm2强度的紫外线2秒钟，以105℃加热(后烘烤)15分钟后，于2.38％TMAH溶液中浸渍2分钟，由此在抗蚀剂层显影掩模图案，形成开口部。
在以下的工序中，抗蚀剂材料的涂布条件、曝光条件、显影条件也采用上述条件。
接着，对于形成有抗蚀剂层开口部的基板，在室温进行30秒钟的超声波水洗后，在室温于无电解镀覆用的催化剂胶体溶液(Melplate Activator7331，Melte社制)中浸渍60秒钟，在抗蚀剂层开口部，使催化剂附着于露出的基底膜上。
接着，对表面进行水洗后，于73℃，在无电解镀覆液(Melplate NI-867，Melte社制)中浸渍60秒钟，使镍-磷(NiP)在附着于抗蚀剂层开口部的催化剂上析出，进行镍-磷镀覆。
接着，对表面进行水洗后使其干燥，对含有残留的抗蚀剂层的整个面，曝光29mW/cm2强度的紫外线1分钟后，于乙醇中浸渍1分钟，由此去除抗蚀剂层。
接着，对表面进行水洗后，使其于置换镀金浴中浸渍1分钟，进一步使其于还原镀覆浴中浸渍3分钟，由此进行无电解镀金，以金包覆镍-磷电极的表面，制作源极和漏极。
图11为源极和漏极的照片。图11的(a)为制作源极和漏极的基板的整体照片，图11的(b)为源极和漏极基于光学显微镜的放大照片。
根据观察结果确认到形成的源极和漏极具有符合设定的通道长。此外，确认到形成的源极和漏极平坦、凹凸少。
(有机半导体层的制作)
以上述条件对抗蚀剂材料进行成膜、曝光、显影，由此以源极和漏极之间的通道区域露出的方式，形成具有开口部的抗蚀剂层。在氮气氛下，浸涂(提拉速度：1mm/秒)TIPS并五苯(Sigma-Aldrich制)的2质量％甲苯溶液，并使其自然干燥，由此形成半导体材料的层。使用的TIPS并五苯/甲苯溶液的调整也在氮气氛下进行。
接着，对基板整个面曝光29mW/cm2强度的紫外线1分钟后，使其浸渍于50g/L浓度的NaOH水溶液中，去除抗蚀剂层。
接着，对表面进行水洗并使其干燥，由此使与源极和漏极的表面相接的有机半导体层图案化成膜。
图12为表面上形成有有机半导体层的源极和漏极的放大照片。图12的(a)为整体照片，图12的(b)为基于光学显微镜的放大照片，该照片与图11对应。
根据观察的结果确认到在源极和漏极之间形成有TIPS并五苯的晶体。
(第1绝缘体层、第2绝缘体层的制作)
将作为含氟树脂的形成材料的0.9质量％CYTOP溶液(CYTOP：CTX-109A、溶剂：CT-Solv.100E、旭硝子社制)滴铸于上述有机半导体层上。接着，以105℃加热30分钟，使溶剂挥发，形成第1绝缘体层。第1绝缘体层的厚度为1μm。
接着，使用大气压氧等离子体，对第1绝缘体层的表面进行10秒钟处理，对第1绝缘体层的表面进行改性。
接着，在20质量％的作为环氧树脂基质的紫外线固化型树脂的SU-8(日本化药社制)中浸涂(提拉速度：1mm/秒)，以105℃加热(预烘烤)10分钟，从而形成紫外线固化型树脂的涂膜。
接着，隔着掩模，对基板整个面照射29mW/cm2强度的紫外线5秒钟。俯视时，所述掩模在包含第1绝缘体层的区域具有开口部。
为了促进固化，以105℃进行30分钟热处理(后烘烤)后，使其浸渍于PEGMEA显影液中，使紫外线固化型树脂的图案化成膜。图案化成膜后，以105℃进行20分钟热处理，形成第2绝缘体层。第2绝缘体层的厚度为1μm。
图13为第1绝缘体层和第2绝缘体层的照片。图13的(a)为整体照片，图13的(b)为基于光学显微镜的放大照片，该照片与图11对应。如图所示，对于基板上沿一个方向排列的两个以上的源极和漏极，设置有共用的带状第2绝缘体层。
根据观察结果能够确认到在有机半导体层的轮廓处未产生渗透、扩展，形成第1绝缘体层时，未溶解有机半导体层。此外，能够确认到第2绝缘体层良好地形成，没有在第1绝缘体层的表面被排斥或是产生涂布不均。
(栅极的制作)
使用大气压氧等离子体，对形成有第2绝缘体层的基板的表面进行等离子体处理后，采用与上述(源极和漏极的制作)同样的方法，进行基底膜和抗蚀剂层的制作和无电解镀覆，在第2绝缘体层上形成经图案化的栅极。
图14为栅极的照片。图14的(a)为整体照片，图14的(b)为基于光学显微镜的放大照片，该照片与图11对应。
根据观察结果确认到在第2绝缘体层的表面良好地形成栅极。此外，对于第2绝缘体层，未确认到无电解镀覆工序中的破损。
如此，制作本实施例的晶体管1。
(晶体管的评价)
使用半导体参数分析仪(4200-SCS、KEITHLEY社制)对制作的晶体管1的晶体管特性进行评价。
图15为示出实施例1的晶体管1的晶体管特性的曲线图。
为了便于观察图，在图15的各曲线图中，对作为负值的栅极电压(VG)的真值乘以-1，由此将其标记为正值。对于标记上所用的上述正值(与栅极电压对应的值)，相对于栅极电压的真值表示为“-VG”。
同样地，对于源极-漏极间的电压(VDS)，使用表示为“-VDS”的值作为对应的正值。
此外，对于在测定的漏极处检测的电流值，也使用表示为“-ID”的值作为对应的正值。
图15的(a)为示出晶体管1的传输特性的曲线图。在图15的(a)的曲线图中，横轴表示施加于栅极的电压，纵轴表示在漏极处检测的电流值。
对于所得到的晶体管1的栅极，施加电压，使栅极电压从-80V上升至30V(正扫描)，之后，施加电压，使栅极电压从30V下降至-80V(逆扫描)，测定电压相对应的电流值。此时，在源极-漏极间施加-30V的恒定电压，使电流流动。
根据测定结果，对于本实施例的晶体管1，在正扫描时与逆扫描时，未发现漏极电流存在差异，未观察到磁滞。
此外，在图15的(b)的曲线图中，横轴表示施加于源极-漏极间的电压，纵轴表示在漏极处检测的电流值。图示的多个结果与施加于栅极的栅极电压对应。
在所得到的晶体管1的栅极上施加-10V～-40V的栅极电压，在源极-漏极间施加0V～-40V的电压使电流流动。其结果如图所示，在半导体层的通道区域(源极-漏极间)感应出空穴，制作的晶体管1作为p型晶体管进行动作。此外，晶体管1显示出下述特性：迁移率：6×10-3cm2/Vs，On/Off比：1.1×105。
[比较例1]
图16为示出比较例1中形成的晶体管1X的截面图，该图与图1对应。在图16中，对于与图1所示的晶体管1通用的构成，标记相同的符号。
图16中所示的晶体管1X具有基板2、基底膜3、无电解镀覆用的催化剂5、源极6、漏极7、有机半导体层(半导体层)9、第2绝缘体层11、基底膜12、无电解镀覆用的催化剂14、栅极15。
对于晶体管1X，在基板2的表面形成有基底膜3，在基底膜3的一部分设置有催化剂14、层积于催化剂14上的栅极15。栅极15以第2绝缘体层11覆盖。在第2绝缘体层11的整个上表面形成基底膜12，在基底膜12的一部分，于2个位置设置有催化剂5、分别层积于催化剂5上的源极6、漏极7。设置与源极6和漏极7叠置的半导体层9。
这样的晶体管1X如下形成。
(栅极的制作)
以与实施例1的栅极同样的步骤进行制作。
(第2绝缘体层的制作)
利用大气压氧等离子体清洗制作的栅极的表面后，通过浸涂(提拉速度：1mm/秒)涂布感光性PVP树脂溶液。
使用下述(a)～(e)的环己酮溶液作为感光性PVP树脂溶液。
(a)PVP(Sigma-Aldrich社制)
(b)四苯基乙烷缩水甘油醚(Sigma-Aldrich社制)
(c)三(4-羟苯基)甲烷三缩水甘油醚(Sigma-Aldrich社制)
(d)双酚A环氧化合物(RE-310s；日本化药社制)
(e)光阳离子聚合引发剂(三芳基锍鎓六氟锑酸盐混合物、于碳酸丙烯酯中为50％(Sigma-Aldrich社制))
在感光性PVP树脂溶液中，以(a)：(b)：(c)：(d)＝2：5：2：1的质量比计，相对于树脂成分((a)～(d))的总量，添加有3.5质量％的(e)。此外，树脂成分的浓度为20质量％。
涂布上述感光性PVP树脂溶液后，以105℃进行10分钟预烘烤，隔着具有开口部的掩模对成膜的部分照射30秒钟紫外线。为了促进固化，以105℃加热(后烘烤)60分钟后，使其浸渍于丙酮显影液中，使绝缘体树脂图案化成膜。图案化成膜后，作为真固化，以105℃进行20分钟的热处理，形成第2绝缘体层。成膜的绝缘体层的厚度为1μm。
(源极和漏极的制作)
以与实施例1的源极和漏极同样的步骤进行制作。
(有机半导体层的制作)
以与实施例1的有机半导体层同样的步骤进行制作。
图17为制作的晶体管1X的照片。图17的(a)为整体照片，图17的(b)为基于光学显微镜的放大照片，该照片与图14对应。
根据观察结果能够确认到各电极良好地形成的同时，在源极和漏极之间形成有TIPS并五苯的晶体。
(晶体管的评价)
使用半导体参数分析仪(4200-SCS、KEITHLEY社制)，与实施例1同样地对制作的晶体管1X的晶体管特性进行评价。
图18为示出比较例1的晶体管1X的晶体管特性的曲线图。图18的(a)为示出晶体管1X的传输特性的曲线图，图18的(b)为示出晶体管1X的输出特性的曲线图，该曲线图与图15对应。在图18的各曲线图中，纵轴横轴与图15相同。
如图18的(a)所示，对于比较例1的晶体管1X，在正扫描时与逆扫描时，发现漏极电流存在差异，且观察到磁滞。
此外，如图18的(b)所示，制作的晶体管1X作为p型晶体管进行动作。此外，晶体管1X显示出下述特性：迁移率：1×10-3cm2/Vs，On/Off比：1.4×106。
根据以上结果可知，本发明的实施方式的晶体管在传输特性中未观察到磁滞，可以稳定地驱动。
根据以上结果能够确认本发明的有用性。
符号说明
1，1X…晶体管、2…基板、3，12…基底膜(镀覆基底膜)、5，14…催化剂(无电解镀覆用催化剂)、6…源极、7…漏极、9…有机半导体层(半导体层)、10…第1绝缘体层、10S…溶液、11…第2绝缘体层、12S…液态物、15…栅极。

Claims (17)

1.一种晶体管的制造方法，其中，该制造方法具有下述工序：
在形成有源极、漏极和与所述源极、所述漏极的表面相接的有机半导体层的基板上，覆盖所述有机半导体层，形成以含氟树脂为形成材料的第1绝缘体层的工序；
覆盖所述第1绝缘体层，形成第2绝缘体层的工序；
在所述第2绝缘体层的表面的至少一部分形成镀覆基底膜的工序；和
在所述镀覆基底膜的表面析出作为无电解镀覆用催化剂的金属后，利用无电解镀覆在所述镀覆基底膜的表面形成栅极的工序；
所述形成镀覆基底膜的工序是将作为所述镀覆基底膜的形成材料的液态物涂布于所述第2绝缘体层的表面来进行的，
与所述第1绝缘体层相比，所述第2绝缘体层对于所述液态物具有更高的亲液性。
2.如权利要求1所述的晶体管的制造方法，其中，形成所述第1绝缘体层的工序是将含有所述含氟树脂、溶解所述含氟树脂的含氟溶剂的溶液涂布于所述有机半导体层的表面来进行的。
3.如权利要求1或2所述的晶体管的制造方法，其中，在形成所述第1绝缘体层的工序中，完全覆盖所述有机半导体层的上表面和侧面来形成所述第1绝缘体层。
4.如权利要求1或2所述的晶体管的制造方法，其中，
所述液态物含有硅烷偶联剂，
所述硅烷偶联剂含有具有氮原子或硫原子中的至少之一的基团。
5.如权利要求4所述的晶体管的制造方法，其中，所述硅烷偶联剂具有氨基。
6.如权利要求5所述的晶体管的制造方法，其中，所述硅烷偶联剂为伯胺或仲胺。
7.如权利要求1或2所述的晶体管的制造方法，其中，所述液态物含有溶解有树脂材料的溶液、和分散于所述溶液的填料。
8.如权利要求1或2所述的晶体管的制造方法，其中，所述基板由非金属材料构成。
9.如权利要求8所述的晶体管的制造方法，其中，所述基板由树脂材料构成。
10.如权利要求9所述的晶体管的制造方法，其中，所述基板具有可挠性。
11.一种晶体管，其中，该晶体管具有：形成有源极和漏极的基板；
与所述源极和所述漏极的表面相接的半导体层；
覆盖所述半导体层设置的第1绝缘体层；
覆盖所述第1绝缘体层设置的第2绝缘体层；
设置于所述第2绝缘体层的表面的至少一部分的镀覆基底膜；和
设置于所述镀覆基底膜的表面的栅极，
所述第1绝缘体层以含氟树脂为形成材料，
与所述第1绝缘体层相比，所述第2绝缘体层对于有机溶剂具有更高的亲液性。
12.如权利要求11所述的晶体管，其中，
所述镀覆基底膜含有硅烷偶联剂，
所述硅烷偶联剂含有具有氮原子或硫原子中的至少之一的基团。
13.如权利要求11所述的晶体管，其中，所述镀覆基底膜含有树脂膜、和分散于所述树脂膜的填料。
14.如权利要求11至13中任一项所述的晶体管，其中，所述半导体层为有机半导体层。
15.如权利要求11至13中任一项所述的晶体管，其形成于由非金属材料构成的基板上。
16.如权利要求15所述的晶体管，其中，所述基板由树脂材料构成。
17.如权利要求16所述的晶体管，其中，所述基板具有可挠性。
CN201480060991.0A 2013-11-21 2014-11-20 晶体管的制造方法和晶体管 Active CN105706220B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013240560 2013-11-21
JP2013-240560 2013-11-21
PCT/JP2014/080769 WO2015076334A1 (ja) 2013-11-21 2014-11-20 トランジスタの製造方法およびトランジスタ

Publications (2)

Publication Number Publication Date
CN105706220A CN105706220A (zh) 2016-06-22
CN105706220B true CN105706220B (zh) 2018-09-18

Family

ID=53179594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480060991.0A Active CN105706220B (zh) 2013-11-21 2014-11-20 晶体管的制造方法和晶体管

Country Status (5)

Country Link
US (2) US9735380B2 (zh)
JP (1) JPWO2015076334A1 (zh)
CN (1) CN105706220B (zh)
TW (1) TWI628719B (zh)
WO (1) WO2015076334A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法
EP3538611B1 (en) * 2016-11-09 2023-08-02 Basf Se Polyurethane comprising graphene nano structure
JP6795040B2 (ja) * 2016-11-30 2020-12-02 昭和電工マテリアルズ株式会社 二液硬化型ウレタン系組成物
US10490746B2 (en) * 2017-03-01 2019-11-26 Palo Alto Research Center Incorporated Selective surface modification of OTFT source/drain electrode by ink jetting F4TCNQ
US10466193B2 (en) 2017-03-01 2019-11-05 Palo Alto Research Center Incorporated Printed gas sensor
KR102000592B1 (ko) * 2017-07-04 2019-07-16 주식회사 엔디디 바이오 감지 장치 및 그 제조방법
EP3697780B1 (en) 2017-10-19 2022-07-27 Clap Co., Ltd. New substituted benzonaphthathiophene compounds for organic electronics
JP7046395B2 (ja) * 2018-03-07 2022-04-04 クラップ カンパニー リミテッド トップゲート・ボトムコンタクト有機電界効果トランジスタを製造するためのパターニング方法
CN110218978B (zh) * 2019-07-22 2021-05-11 绍兴文理学院 一种基于铜箔基底的有机单分子层薄膜制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425201A (zh) * 1999-12-21 2003-06-18 造型逻辑有限公司 经溶液加工的器件
CN102122672A (zh) * 2010-12-09 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119331A (ja) * 1990-09-10 1992-04-20 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
EP2204861A1 (en) 2001-12-19 2010-07-07 Merck Patent GmbH Organic field effect transistor with an organic dielectric
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
JP4639717B2 (ja) * 2004-09-21 2011-02-23 Ｊｓｒ株式会社 感光性樹脂組成物、金属パターン及びその形成方法
GB0426563D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP5037168B2 (ja) 2007-02-23 2012-09-26 株式会社カネカ 無電解めっき用材料、積層体及びプリント配線板
JP4844767B2 (ja) * 2008-10-03 2011-12-28 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
GB2465597A (en) * 2008-11-24 2010-05-26 Merck Patent Gmbh Magnetron sputter ion plating
JP5630036B2 (ja) * 2009-05-07 2014-11-26 セイコーエプソン株式会社 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
WO2010135539A1 (en) * 2009-05-20 2010-11-25 The Trustees Of The University Of Pennsylvania Self-adaptive bio-signal and modulation device
JP5458669B2 (ja) * 2009-05-28 2014-04-02 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5913107B2 (ja) * 2010-09-07 2016-04-27 日本化薬株式会社 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法
JP2013225560A (ja) * 2012-04-20 2013-10-31 Sharp Corp 有機デバイス及びその製造方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6110801B2 (ja) * 2014-03-07 2017-04-05 富士フイルム株式会社 有機薄膜トランジスタ
JP6246150B2 (ja) * 2014-03-26 2017-12-13 富士フイルム株式会社 非発光性有機半導体デバイス用塗布液、有機トランジスタ、化合物、非発光性有機半導体デバイス用有機半導体材料、有機トランジスタ用材料、有機トランジスタの製造方法および有機半導体膜の製造方法の提供
JP6393936B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425201A (zh) * 1999-12-21 2003-06-18 造型逻辑有限公司 经溶液加工的器件
CN102122672A (zh) * 2010-12-09 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
TW201523741A (zh) 2015-06-16
US9735380B2 (en) 2017-08-15
JPWO2015076334A1 (ja) 2017-03-16
WO2015076334A1 (ja) 2015-05-28
US9871215B2 (en) 2018-01-16
US20170309847A1 (en) 2017-10-26
CN105706220A (zh) 2016-06-22
US20160254466A1 (en) 2016-09-01
TWI628719B (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
CN105706220B (zh) 晶体管的制造方法和晶体管
US11309503B2 (en) Transistor manufacturing method
CN103733319B (zh) 晶体管的制造方法及晶体管
US8367459B2 (en) Organic semiconductor interface preparation
JP6394691B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
JPWO2015129799A6 (ja) 配線パターンの製造方法およびトランジスタの製造方法
Nishinaka et al. High‐Transconductance Organic Electrochemical Transistor Fabricated on Ultrathin Films Using Spray Coating
US10510460B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
US10476005B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
CN107709609B (zh) 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant