CN117727643A - 半导体封装组件制造方法及半导体封装组件 - Google Patents

半导体封装组件制造方法及半导体封装组件 Download PDF

Info

Publication number
CN117727643A
CN117727643A CN202311185248.5A CN202311185248A CN117727643A CN 117727643 A CN117727643 A CN 117727643A CN 202311185248 A CN202311185248 A CN 202311185248A CN 117727643 A CN117727643 A CN 117727643A
Authority
CN
China
Prior art keywords
semiconductor package
terminals
package assembly
metal plating
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311185248.5A
Other languages
English (en)
Inventor
樊海波
周洲
梁志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN117727643A publication Critical patent/CN117727643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提出半导体封装组件和制造方法，该方法使得半导体封装组件具有更均匀分布的应力集中、降低的焊料开裂发生和降级的焊接接头连接部。方法包括：借助于以下子步骤形成至少一个半导体封装件：提供由金属材料制成的引线框架，引线框架具有第一框架侧、与第一框架侧相反的第二框架侧以及至少两个端子；提供具有第一管芯侧和与第一侧相反的第二管芯侧的至少一个硅管芯结构，第二管芯侧位于第一框架侧；将硅管芯结构电且机械地附接至端子；和用模制树脂包封硅管芯结构和端子而留下端子的至少一部分暴露出来，形成经包封的半导体封装组件；其中方法还包括用金属镀覆材料镀覆端子暴露部分的步骤，且金属镀覆材料与引线框架的金属材料相同。

Description

半导体封装组件制造方法及半导体封装组件
技术领域
本发明的公开涉及半导体封装组件制造技术，在该技术中将硅管芯结构安装到具有端子的引线框架并且用模制树脂包封，并且涉及用这些技术获得的半导体封装组件。
背景技术
方形扁平无引线封装(QFN)产品和扁平引线产品因为引线材料终止于封装的下侧以用于焊接接头而引起的可焊性问题被提到过。在锯切工艺步骤之后，如果不应用镀锡技术，则由于铜氧化而不能容易地形成焊料填角(solder fillet)。这种现象在热循环测试(TCT)或功率循环测试(IOL)期间可能容易引发焊料开裂，该焊料开裂是由焊料材料、引线框架材料和PCB之间的热膨胀失配引起的。
US2021/265283A1描述了安装在管芯焊盘上的半导体元件，以及沿半导体元件的上表面的外周布置的电极焊盘，电极焊盘通过导线电连接到引线，并且具有对应力具有高灵敏度的元件区域和对应力具有相对低灵敏度的元件区域。
US2014/225239A1描述了一种树脂包封的半导体器件，其具有安装在管芯焊盘部分上的半导体元件、布置成前端部分与管芯焊盘部分相对的多个引线部分、以及用于将半导体元件的电极与引线部分连接在一起的细金属线。
JP-H01-223755A描述了一种引线框架，其中锡或焊料镀层至少施加到引线框架的引线部分的外部引线的表面上，除了连接相邻引线框架的外部框架部分上之外。
US2006/275953A1描述了一种触击镀铜(copper strike plating)方法，包括步骤：对由经过了热处理的铜合金制成的基材的表面应用脱脂工艺和活化工艺；以及在脱脂工艺和活化工艺之后，对基材的表面施加触击镀铜。
因此，建议在端子侧壁处采用由阶梯切口或凹痕形成的可润湿侧面特征以用于锡镀覆，并允许在这些位置形成良好的焊料填角接头。然而，以这种方式，仅在封装外部的端子侧壁处形成焊料填角接头，并且在封装内部的端子侧壁处未形成焊料填角。特别是在封装内部的较高应力集中会引发焊料开裂的产生和向外的扩展的那些位置。
因此，本发明的公开的目的是提供一种制造技术，其消除了上面指出的问题，即较高的应力集中、增加的焊料开裂发生和有限的焊接接头连接部。
发明内容
根据本发明的公开的第一实例，提出一种用于制造半导体封装组件的方法，该方法使得半导体封装组件具有更均匀分布的应力集中、降低的焊料开裂发生和降级的焊接接头连接部。
方法包括权利要求1中概述的步骤。其包括：
i)借助于以下子步骤形成至少一个半导体封装件：
i1)提供由金属材料制成的引线框架，该引线框架具有第一框架侧和与第一框架侧相反的第二框架侧以及具有至少两个端子；
i2)提供至少一个硅管芯结构，该至少一个硅管芯结构具有第一管芯侧和与第一侧相反的第二管芯侧，其中第二管芯侧位于引线框架的第一框架侧；
i3)将至少一个硅管芯结构电且机械地附接至引线框架的至少两个端子；
以及
ii)用模制树脂包封至少一个硅管芯结构和至少两个端子而留下至少两个端子的至少一部分暴露出来，从而形成至少一个经封装的半导体封装组件；
其中方法进一步包括以下步骤：
iii)用金属镀覆材料镀覆至少两个端子的暴露部分，且金属镀覆材料与引线框架的金属材料相同。
通过在端子的暴露部分上形成一层附加镀覆材料，且金属镀覆材料与引线框架的金属材料相同，有意地促进了焊料覆盖区域和焊料填角形成，以提高半导体封装组件(半导体器件)中的焊接接头可靠性。因此，这种新的端子构造阻止或限制了在热循环测试期间发生焊料开裂。
在根据本发明的公开的方法的另一实例中，步骤iii)包括用30μm至50μm的一层金属镀覆材料镀覆至少两个端子的暴露部分。
由于金属镀覆材料与引线框架的金属材料相同，因此确保了最佳地促进焊料填角形成和提高焊接接头可靠性。优选地，金属镀覆材料是铜，并且同样，引线框架材料也是铜。
在另一实例中，在步骤ii)之后但在步骤iii)之前应用步骤iv)，其中，步骤iv)涉及使至少两个端子的暴露部分经受表面粗糙化处理，例如使用化学试剂进行该表面粗糙化处理。由此，端子的暴露部分的镀覆被显著地改善，进一步提高了焊接接头可靠性。
另外，根据本发明的公开的用于制造半导体封装组件的方法包括步骤v)：在步骤iii)或步骤iv)之后执行，用与镀覆步骤iii)中使用的金属镀覆材料不同的另一金属镀覆材料镀覆至少两个端子的已镀覆的暴露部分。优选地，所述另一金属镀覆材料是锡。
最后，根据本发明的公开的方法包括步骤vi)：在步骤v)之后执行，将经包封的半导体封装件从引线框架上单切下来，从而形成单个半导体封装组件。
同样地，本发明的公开涉及一种半导体封装组件，其由硅管芯结构组成，该硅管芯结构被电且机械地附接至至少两个端子并由模制树脂包封，使得至少两个端子的一部分暴露出来，其中，至少两个端子的暴露部分根据如权利要求5中概述的本发明的公开的方法步骤用金属镀覆材料镀覆。
在特定实例中，半导体封装组件是无引线半导体封装组件或有引线半导体封装组件。
附图说明
现在将参考附图来讨论本发明的公开，其中：
图1A至图1C示出了根据现有技术实例的用于制造半导体封装组件的几个工艺步骤；
图2A至图2D示出了根据本发明的公开的实例的用于制造无引线半导体封装组件的几个工艺步骤；
图3A至图3C示出了根据本发明的公开的另一实例的用于制造扁平引线半导体封装组件的几个工艺步骤的空间图；
图4A至图4B示出了使用现有技术的半导体封装组件和根据本发明的公开的半导体封装组件的焊料应变循环测试的比较图。
具体实施方式
为了正确理解本发明的公开，在下面的详细描述中，本发明的公开的相应元件或部分将在附图中用相同的附图标记表示。
如在本专利申请的引言部分中所概述的，方形扁平封装无引线(QFN)(没有引线)产品和扁平引线(有引线)产品因为引线材料终止于封装的下侧以用于焊接接头而引起的可焊性问题被提到过。在锯切工艺步骤之后，如果不应用镀锡技术，则由于铜氧化而不能容易地形成焊料填角。这种现象在热循环测试(TCT)或功率循环测试(IOL)期间可能容易引发焊料开裂，该焊料开裂是由焊料材料、引线框架材料和PCB之间的热膨胀失配引起的。特别是在封装内部的较高应力集中会引发焊料开裂的产生和向外的扩展的那些位置。
尤其是对于较大的QFN产品，在靠近端子内侧的PCB焊料连接部上存在高得多的应变。在图4A中示出了图表，该图表描绘了使用两个现有技术半导体封装组件的焊料应变循环测试的结果。在两个现有技术半导体封装组件上进行的焊料应变循环测试表明在可靠性测试期间PCB焊料开裂的风险高得多。
在现有技术中，并且为了说明，参考图1A至图1C，为了制造已知的半导体封装组件10，所实施的工艺步骤大体涉及提供由金属材料制成的引线框架11的第一步骤，其中引线框架11具有第一框架侧11a和与第一框架侧11相反的第二框架侧11b。这种已知的引线框架11还具有多个端子13。现有技术中的随后步骤是提供至少一个硅管芯结构12，硅管芯结构12具有第一管芯侧12a和与第一侧12a相反的第二管芯侧12b，其中第二管芯侧12b位于引线框架11的第一框架侧11a。由此，将至少一个硅管芯结构12电且机械地附接至引线框架11的端子13。参见图1A。
在随后步骤中，如图1B所示，用模制树脂14包封至少一个硅管芯结构12和多个端子13而留下端子13的至少一部分13a暴露出来，从而形成至少一个经包封的半导体封装组件10。
本发明的公开提出了一种用于制造半导体封装组件的改进的方法，该方法使得半导体封装组件具有更均匀分布的应力集中、降低的焊料开裂发生和降级的焊接接头连接部。为了阐明根据本发明的公开的方法的实例，参考图2A至图2D、图3A至图3C和图4B。
注意，图2A至图2D涉及根据本发明的公开的制造无引线半导体封装组件的方法的实例，而图3A至图3C涉及根据本发明的公开的制造扁平引线半导体封装组件的方法的实例。
以与图1A和图1B中概述的类似方式，根据本发明的公开的工艺步骤大体是相同的。在图2A/图3A中，第一步骤涉及提供由金属材料制成的引线框架11，其中引线框架11具有第一框架侧11a和与第一框架侧11相反的第二框架侧11b。这种已知的引线框架11还具有至少两个端子13，其中图2A中的端子13被认为是无引线端子，而在图3A中是扁平引线端子。随后，提供至少一个硅管芯结构12，硅管芯结构12具有第一管芯侧12a和与第一侧12a相反的第二管芯侧12b，其中第二管芯侧12b位于引线框架11的第一框架侧11a。由此，将至少一个硅管芯结构12电且机械地附接至引线框架11的至少两个端子13。参见图2A。
在随后的步骤中，而且如图2A/图3A所示，用模制树脂14包封至少一个硅管芯结构12和至少两个端子13而留下端子13的至少一部分13a暴露出来，从而形成至少一个经包封的半导体封装组件。
在根据本发明的公开的方法的附加步骤iii)中，用金属镀覆材料16镀覆至少两个端子13的暴露部分13a。优选地，在根据本发明的公开的方法中，在镀覆步骤iii)期间，用厚度d为30μm至50μm的一层金属镀覆材料16来镀覆至少两个端子13的暴露部分13a。参见图2C/图3B。
而且，金属镀覆材料16与引线框架11和端子13的金属材料相同，从而确保了最佳地促进焊料填角形成和提高焊接接头可靠性。优选地，金属镀覆材料16是铜，并且同样，引线框架材料11、13也是铜。
这种构造提供了一种制造技术，其消除了现有技术中已经指出的问题，即较高的应力集中、增加的焊料开裂发生和有限的焊接接头连接部。
通过在至少两个端子13的暴露部分13a上形成一层附加镀覆材料16，实现了有意地促进焊料覆盖区域和焊料填角形成，以提高半导体封装组件(半导体器件)100中的焊接接头可靠性。因此，这种新的端子构造阻止或限制了在热循环测试期间发生焊料开裂。
为了进一步提高焊接接头的可靠性并改善端子13的暴露部分13a的镀覆，在步骤ii)之后但在步骤iii)之前，使至少两个端子13的暴露部分13a经受表面粗糙化处理步骤iv)，例如使用化学试剂进行该表面粗糙化处理。
接下来，如图2D/图3C所示，在步骤iii)或步骤iv)之后执行步骤v)，并且步骤v)涉及用与第一镀覆步骤iii)中使用的金属镀覆材料16不同的另一金属镀覆材料15来镀覆至少两个端子13的已镀覆的暴露部分13a/16。优选地，所述另一金属镀覆材料15是锡。
最后，与现有技术相似，在步骤iii)或v)之后执行步骤vi)，将经包封的半导体封装件从引线框架上切单(singulating)，从而形成单个半导体封装组件100。
结果是根据本发明的公开的半导体封装组件，其由硅管芯结构12组成，该硅管芯结构被电且机械地附接至至少两个端子13并由模制树脂14包封，使得至少两个端子13的一部分13a暴露出来，其中至少两个端子13的暴露部分13a根据本发明的公开的方法步骤用金属镀覆材料16镀覆，且金属镀覆材料16与引线框架11的金属材料相同。
在特定实例中，半导体封装组件100是如图2A至图2D中所描绘的无引线半导体封装组件或如图3A至图3C中所描绘的(扁平)引线半导体封装组件100。
根据本发明的公开的所得半导体封装组件100展现出更均匀分布的应力集中，以及降低的焊料开裂发生和降级的焊接接头连接部。这在图4B中示出，该图描绘了示出图4A的两个现有技术半导体封装组件的焊料应变循环测试的结果的图表，但是现在还与利用根据本发明的公开的半导体封装组件100的实例获得的类似测试数据进行比较。图4B显示，根据本发明的公开的半导体封装组件100在其端子13中展现出较小的焊料应变，该端子13设有与端子13的材料相同材料的附加镀覆层16。因此，图4B的图表显示，根据本发明的公开的半导体封装组件100在可靠性测试期间PCB焊料开裂的风险比现有技术1和现有技术2中所示的两个现有技术半导体封装组件低得多。
附图标记列表
10半导体封装组件(根据现有技术)
100半导体封装组件(根据本发明的公开)
11引线框架
11a第一框架侧
11b第二框架侧
12硅管芯结构
12a第一管芯侧
12b第二管芯侧
13端子
13a端子的暴露部分
14模制树脂
16第一金属镀覆材料
15不同的另一金属镀覆材料
d第一金属镀覆材料层的厚度

Claims (7)

1.一种半导体封装组件(100)制造方法，所述方法包括以下步骤：
i)借助于以下子步骤形成至少一个半导体封装件：
i1)提供由金属材料制成的引线框架(11)，所述引线框架具有第一框架侧(11a)和与所述第一框架侧(11a)相反的第二框架侧(11b)以及具有至少两个端子(13)；
i2)提供至少一个硅管芯结构(12)，所述至少一个硅管芯结构具有第一管芯侧(12a)和与所述第一管芯侧(12a)相反的第二管芯侧(12b)，其中第二管芯侧(12b)位于所述引线框架(11)的所述第一框架侧(11a)；
i3)将所述至少一个硅管芯结构(12)电且机械地附接至所述引线框架(11)的所述端子(13)；
以及
ii)用模制树脂(14)包封所述至少一个硅管芯结构(12)和所述多个端子(13)而留下至少两个端子(13)的至少一部分(13a)暴露出来，从而形成至少一个经包封的半导体封装组件(100)；
其中，所述方法进一步包括以下步骤：
iii)用金属镀覆材料(16)镀覆所述至少两个端子(13)的暴露部分(13a)，且所述金属镀覆材料(16)与所述引线框架(11)的金属材料相同，以及
v)用与镀覆步骤iii)中使用的所述金属镀覆材料(16)不同的另一金属镀覆材料(15)来镀覆所述至少两个端子(13)的已镀覆的暴露部分(13a)。
2.根据权利要求1所述的半导体封装组件制造方法，其中，步骤iii)包括用30μm至50μm的一层金属镀覆材料(16)镀覆所述至少两个端子的所述暴露部分。
3.根据权利要求1或2所述的半导体封装组件制造方法，进一步包括步骤iv)：
在步骤ii)之后但在步骤iii)之前，使所述至少两个端子的所述暴露部分经受表面粗糙化处理，例如使用化学试剂进行表面粗糙化处理。
4.根据权利要求1至3中的任一项或多项所述的半导体封装组件制造方法，进一步包括步骤vi)：
在步骤v)之后，将所述经包封的半导体封装件(100)从所述引线框架(11)上切单下来，从而形成单个半导体封装组件。
5.一种半导体封装组件(100)，其由硅管芯结构(12)组成，所述硅管芯结构被电且机械地附接至至少两个端子(13)并由模制树脂(14)包封，使得所述至少两个端子(13)的一部分(13a)暴露出来，其中所述至少两个端子(13)的暴露部分(13a)根据方法权利要求1至4中的一项或多项所述的方法步骤用金属镀覆材料(16)镀覆。
6.根据权利要求5所述的半导体封装组件，其中，所述半导体封装组件是无引线半导体封装组件。
7.根据权利要求5所述的半导体封装组件，其中，所述半导体封装组件是有引线半导体封装组件。
CN202311185248.5A 2022-09-16 2023-09-14 半导体封装组件制造方法及半导体封装组件 Pending CN117727643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22196166.7 2022-09-16
EP22196166.7A EP4340020A1 (en) 2022-09-16 2022-09-16 A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method

Publications (1)

Publication Number Publication Date
CN117727643A true CN117727643A (zh) 2024-03-19

Family

ID=83593924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311185248.5A Pending CN117727643A (zh) 2022-09-16 2023-09-14 半导体封装组件制造方法及半导体封装组件

Country Status (3)

Country Link
US (1) US20240096769A1 (zh)
EP (1) EP4340020A1 (zh)
CN (1) CN117727643A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223755A (ja) * 1988-03-03 1989-09-06 Hitachi Cable Ltd 半導体装置用リードフレーム
JP4856896B2 (ja) * 2005-06-02 2012-01-18 新光電気工業株式会社 リードフレームのめっき方法およびリードフレーム
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP7446125B2 (ja) * 2020-02-21 2024-03-08 エイブリック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20240096769A1 (en) 2024-03-21
EP4340020A1 (en) 2024-03-20

Similar Documents

Publication Publication Date Title
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US8102035B2 (en) Method of manufacturing a semiconductor device
TWI322493B (en) Leadframe strip, semiconductor device, and the method of fabricating a leadframe
CN104934404B (zh) 半导体装置及其制造方法
US11024576B1 (en) Semiconductor package with underfill between a sensor coil and a semiconductor die
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
US9685351B2 (en) Wire bond mold lock method and structure
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
WO2013018238A1 (ja) ボールボンディングワイヤ
US5116783A (en) Method of producing semiconductor device
US20230402364A1 (en) Leadframe with a metal oxide coating and method of forming the same
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
EP2361000A1 (en) Leadless chip package mounting method and carrier
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US11600498B2 (en) Semiconductor package with flip chip solder joint capsules
JP7442333B2 (ja) 半導体装置およびその製造方法
CN117727643A (zh) 半导体封装组件制造方法及半导体封装组件
JP6500299B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2015144199A (ja) 半導体装置
US20070278629A1 (en) Method and structure for improving the reliability of leadframe integrated circuit packages
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
US20230411258A1 (en) Semiconductor device and corresponding method
JPS61123162A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2017108191A (ja) 半導体装置
JP2000252404A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication