CN117715425A - 制作选择栅与字线的双重图案方法 - Google Patents

制作选择栅与字线的双重图案方法 Download PDF

Info

Publication number
CN117715425A
CN117715425A CN202211149733.2A CN202211149733A CN117715425A CN 117715425 A CN117715425 A CN 117715425A CN 202211149733 A CN202211149733 A CN 202211149733A CN 117715425 A CN117715425 A CN 117715425A
Authority
CN
China
Prior art keywords
patterns
layer
width
serial
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211149733.2A
Other languages
English (en)
Inventor
庄易晔
王子嵩
陈立达
高舜裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN117715425A publication Critical patent/CN117715425A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出了一种制作选择栅与字线的双重图案方法，包含在一目标层上形成第一串列图案，该第一串列图案包含字线图案与选择栅图案、在第一串列图案上形成共形的间隔层，其中该间隔层在第一串列图案之间形成沟槽、在该间隔层上形成一填充层，该填充层填满该些沟槽、移除沟槽外的填充层，如此沟槽中的填充层形成第二串列图案，第二串列图案与第一串列图案间隔排列、移除裸露的间隔层，如此第一串列图案与第二串列图案在目标层上构成间隔排列的目标图案、以及以该些目标图案为掩模进行蚀刻制作工艺移除裸露的目标层，如此形成字线与选择栅。

Description

制作选择栅与字线的双重图案方法
技术领域
本发明涉及一种制作选择栅与字线的双重图案方法，更具体言之，其涉及一种以负型双重图案制作选择栅与字线的方法。
背景技术
光刻制作工艺为利用曝光显影步骤来将光掩模上的电路图案缩微转印至晶片上，由此制作出特定线路图形的制作工艺。然而，随着半导体制作工艺的微缩，传统的光学光刻技术已面临了实作瓶颈。以现今主流的193纳米(nm)波长的氟化氩(ArF)激光光源为例，其可达到的最小晶体管半间距(half-pitch)为65纳米，若再搭配业界现有的浸润式光刻(Immersion Lithography)技术，晶体管半间距则可以再推进至45纳米，但这已是光刻曝光的物理极限。若要实现45纳米以下制作工艺半间距的要求，则需仰赖更高阶的光刻技术，如浸润式光刻搭配双图案法(Double Patterning)技术、极紫外光(Extreme Ultra Violet,EUV)技术、无光掩模光刻(Maskless Lithography,ML2)技术，以及纳米转印(Nano-imprint)等技术。
在上述所提的各种光刻技术中，自对准双重图案法(Self-Aligned DoublePatterning,SADP)是目前有别于双光刻蚀刻法(litho-etch-litho-etch)、在商用化实作中最成熟的技术之一，其能够使用现有的设备来达成更微细的线路制作，而无需换购极为昂贵黄光机台或是进行大规模的资本投资。在业界双图案技术与相关设备逐渐成熟的环境下，原本面临物理极限的193纳米浸润式光刻因而得以延伸应用至32纳米与22纳米制作工艺节点，成为下一世代光刻制作工艺的主流技术。
所谓的双重图案技术，即为将原本单一绸密的半导体线路图形分成两个交错或互补的图案，并通过浸润式光刻等光刻技术分别转印之，再将曝光在晶片上的两个图案结合达到最后完整的电路图案，其可减轻依赖第一次光掩模与第二次光掩模重叠精准度的需求。将此技术应用在现今存储型闪存存储器(NAND flash)的制作工艺中，其可在存储区块(block)中制作出间距在28纳米以下的字线(word line)或位线(bit line)结构，有效地增进存储器在单位面积下所能达到的存储容量。
对于现今一般现有的自对准双重图案技术在存储型闪存存储器的制作中，特别是关于串列区(string)中字线与选择栅(select gate,SG)等结构的制作中，其多采用正型自对准双重图案法(positive SADP)，其中以双重图案中的间隔层来定义串列图案而以双重图案中的芯层与缺口来定义串列图案之间的间隔。此做法在线宽(critical dimension)20纳米以上的制作工艺节点时没有问题，但在现今半导体线路布局的往更小的图形线宽与密度日趋致密的趋势发展下，以正型自对准双重图案法来制作串列串图案的缺点逐渐暴露出来，包含选择栅的宽度只能是特定的尺寸、选择栅与相邻字线之间的间距无法调整、光致抗蚀剂叠层偏移(overlay shift)的裕度不足、以及微负载效应(micro loading effect)导致边缘图形缺陷等缺点。
故此，为了因应目前半导体线路布局的图形线宽不断微缩以及图形密度日趋致密的趋势，本领域的技术人士亟需研究并改良目前业界习用的双重图案技术，以期能解决上述现有问题。
发明内容
有鉴于前述现有自对准双重图案法(SADP)在存储型闪存存储器的制作方面的缺陷，本发明提出了一种新颖的自对准双重图案法，其特点在采用负型自对准双重图案法(negative SADP)来制作串列区(string)中的字线与选择栅等结构，可以有效解决前述使用正型自对准双重图案法所会遇到的各种问题。
本发明的目的在于提出一种制作选择栅与字线的双重图案方法，包含提供一基底，其上具有一目标层、在该目标层上形成第一串列图案，其中该些第一串列图案往第一方向延伸并在与该第一方向正交的第二方向上间隔排列，该些第一串列图案包含在该第二方向上宽度较小的字线图案与在该第二方向上宽度较大的选择栅图案、在该些第一串列图案与该基底上形成一共形的间隔层，其中该间隔层在部分的该些第一串列图案之间形成沟槽，该些沟槽往该第一方向延伸并在该第二方向上与该些第一串列图案间隔排列、在该间隔层上形成一填充层，该填充层填满该些沟槽、移除该些沟槽外的该填充层，如此该些沟槽中剩余的该填充层形成第二串列图案，该些第二串列图案往该第一方向延伸并在该第二方向上与该些第一串列图案间隔排列、进行第一蚀刻制作工艺，各向异性地移除裸露的该间隔层，如此该些第一串列图案与该些第二串列图案在该目标层上构成间隔排列的目标图案、以及以该些目标图案为蚀刻掩模进行第二蚀刻制作工艺，各向异性地移除裸露的该目标层，如此形成字线与选择栅。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A以及图9A为本发明优选实施例中制作选择栅与字线的双重图案方法的流程的截面示意图；以及
图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B以及图9B为本发明优选实施例中制作选择栅与字线的双重图案方法的流程的俯视示意图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
符号说明
100 基底
100a 存储单元区
100b 周边区
102 目标层
104 第一硬掩模层
106 芯层
108 第二硬掩模层
110 第一光致抗蚀剂
112 第一串列图案
112a 字线图案
112b 选择栅图案
114 间隔层
116 沟槽
118 填充层
119 第二串列图案
120 第二光致抗蚀剂
120a 第一部分
120b 第二部分(栅极图案)
122 字线
124 选择栅
126 栅极
D1 第一方向
D2 第二方向
S1,S2,S3 间距
W1,W2,W3,W4 宽度
具体实施方式
现在下文将详细说明本发明的示例性实施例，其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
阅者应能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含义应当以广义的方式来解读，以使得「在…上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义，并且「在…之上」或「在…上方」不仅表示「在」某物「之上」或「上方」的含义，而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即，直接在某物上)的含义。此外，诸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。
如本文中使用的，术语「基底」是指向其上增加后续材料的材料。可以对基底自身进行图案化。增加在基底的顶部上的材料可以被图案化或可以保持不被图案化。此外，基底可以包括广泛的半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，基底可以由诸如玻璃、塑胶或蓝宝石晶片的非导电材料制成。
如本文中使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个介电层。
阅者通常可以至少部分地从上下文中的用法理解术语。例如，至少部分地取决于上下文，本文所使用的术语「一或多个」可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如「一」、「一个」、「该」或「所述」之类的术语同样可以被理解为传达单数用法或者传达复数用法。另外，术语「基于」可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确地描述的额外因素，这同样至少部分地取决于上下文。
阅者更能了解到，当「包含」与/或「含有」等词用于本说明书时，其明定了所陈述特征、区域、整体、步骤、操作、要素以及/或部件的存在，但并不排除一或多个其他的特征、区域、整体、步骤、操作、要素、部件以及/或其组合的存在或添加的可能性。
现在下文中将提供实施例搭配图示来说明本发明的方法。其中，图1A至图9A是依序绘示出根据本发明优选实施例中制作选择栅与字线的双重图案方法(self-aligneddouble patterning,SADP)的流程的截面示意图，图1B至图9B则为对应该些截面图的俯视示意图。本发明所提出的自对准双重图案法为一种负型自对准双重图案法(negativeSADP)，其中以双重图案中的芯层与开口来定义串列图案而以双重图案中的间隔层来定义串列图案之间的间隔。
首先在流程一开始，如图1A与图1B所示，提供一基底100来作为本发明结构中半导体元件的设置基础。基底100的材质可包含硅基底、含硅基底、三五族覆硅基底(例如GaN-on-silicon)、石墨烯覆硅基底(graphene-on-silicon)或硅覆绝缘(silicon-on-insulator，SOI)基底等，但不以此为限定。在本发明实施例中，基底100上界定有一存储单元区100a与一周边区100b。存储单元区100a上预定会形成存储单元(cell)、字线(wordline)、位线(bit line)、选择栅(select gate)以及存储节点(storage node)等存储器结构，周边区100b上则会形成周边电路，包含字线驱动器、地址选择器、缓冲器、栅极电压控制器及/或电流感测放大器等电路部件。
复参照图1A。在本发明优选实施例中，基底100上依序形成有一目标层102、一第一硬掩模层104、一芯层106以及一第二硬掩模层108。其中，目标层102是设定要于后续制作工艺中被图案化，以形成各种半导体元件的组成结构或导电线路。以本发明实施例为例，目标层102用来形成导电线路，如一NAND闪存存储器(flash)线路布局中的字线与选择栅等线路结构，其材质可包含多晶硅、非晶硅、金属硅化物或金属材料等等。第一硬掩模层104是作为图案化目标层102的制作工艺中所使用的掩模，其材质可为氧化硅。芯层106会于后续制作工艺中被图案化成双重图案中的第一重图案，其材质可包含氮化硅、氧化硅、多晶硅、非晶硅或是非晶碳等，不以此为限，但其需与下方的第一硬掩模层104具有不同蚀刻选择比，亦即对一蚀刻制作工艺而言，芯层106与第一硬掩模层104会具有显著不同的蚀刻速率，以利于后续制作工艺中使用芯层106为蚀刻掩模来图案化第一硬掩模层104与目标层102。第二硬掩模层108是作为图案化芯层106的制作工艺中所使用的掩模，也可作为一蚀刻停止层，其材质可为旋涂低介电材料(Spin-on Hard Mask,SoHM)，如聚甲基硅倍半氧烷(methylsilsesquioxane,MSQ)。需注意上述的层结构仅为本发明的一般基本实施态样，在其他实施例中，基底100上或基底100本身可能包含了更多层结构，但其不影响本发明方法的概念。此外，在其他实施例中，其也可能省略第一硬掩模层104与第二硬掩模层108，直接图案化芯层106及/或目标层102。
请参照图1A与图1B。在提供了基底100与上述层结构之后，接着通过光刻制作工艺在第二硬掩模层108上形成图案化第一光致抗蚀剂110。在本发明优选实施例中，第一光致抗蚀剂110界定出了双重图案中的第一串列(string)图案112，其中包含了在第二方向D2上宽度W1较小的字线图案112a与在第二方向D2上宽度W2较大(如字线图案宽度的三到五倍)的选择栅图案112b。如图1B所示，该些第一串列图案112往第一方向D1延伸并在与第一方向D1正交的第二方向D2上间隔排列。该些图案后续将转移到下方的芯层106上，成为双重图案中的第一重图案。基底100的周边区100b上由于不形成存储器串列，故不会形成光致抗蚀剂图案。需注意本发明实施例中具有多组串列图案，一组串列图案包含了三个字线图案112a与位于在第二方向D2上最外两侧的两个选择栅图案112b。图中例示出了两组串列，然而在实作中，一组串列图案可能包含了32个、64个或是更多个字线图案，且可具有超过两组的串列图案。基本上，第一串列图案112是以等间距的方式排列，如图中的间距S1(规律间距)。然而本发明实施例中也可具有不规律的间距，如图中的间距S2，或是相邻不同组串列图案的选择栅图案112b之间的间距S3。
请参照图2A与图2B。在图案化第一光致抗蚀剂110形成后，接下来以该第一光致抗蚀剂110为蚀刻掩模进行蚀刻制作工艺，移除裸露的第二硬掩模层108以及其下的芯层106，将第一串列图案112转移到第二硬掩模层108以及芯层106上。更具体言之，此蚀刻制作工艺可包含先移除裸露的第二硬掩模层108，接着移除第一光致抗蚀剂110，再以图案化的第二硬掩模层108为掩模移除裸露的芯层106，在第二硬掩模层108以及芯层106中形成第一串列图案112，其包含字线图案112a与选择栅图案112b。第一串列图案112裸露出下方的第一硬掩模层104。
需注意在本发明实施例中，在第二硬掩模层108以及芯层106中形成第一串列图案112后还会进行一修整(trimming)制作工艺，在侧向上移除部分的第二硬掩模层108与芯层106，将该些第一串列图案112在第二方向D2上的宽度减少至目标线宽(criticaldimension)，以制作出更微细的存储单元。修整制作工艺可为一侧向蚀刻制作工艺。从图中可以看到，图2B中修整后的字线图案112a在第二方向D2上的宽度W1小于图1B中修整前的字线图案112a在第二方向D2上的宽度W1。在本发明实施例中，修整后的字线图案112a在第二方向D2上的间距S1(规律间距)较佳为三倍的字线图案112a宽度W1。间距S2(不规律间距)可能小于两倍的字线图案112a宽度W1。相邻不同组串列图案的选择栅图案112b之间的间距S3可能为字线图案112a的宽度W1的数倍以上。
请参照图3A与图3B。在图案化第二硬掩模层108与芯层106形成第一串列图案112后，接着在第一串列图案112与第一硬掩模层104上形成一共形的间隔层114。间隔层114会完整地覆盖住基底的整个表面，其材质可为氧化硅，可以原子层沉积法精准地控制厚度而形成。在本发明优选实施例中，间隔层114的厚度W3可等于字线图案112a在第二方向D2上的宽度W1。以此设置，间隔层114会在部分的第一串列图案112之间(规律间距S1中，较佳为三倍字线图案112a线宽W1)形成沟槽116，其在第二方向D2上的宽度W4同样等于字线图案112a的宽度W1。而对于间距S2(不规律间距，小于两倍的字线图案112a线宽W1)而言，共形的间隔层114会在其中合并，填满该间距S2。从图3B来看，该些沟槽116往第一方向D1延伸并在第二方向D2上与第一串列图案112间隔排列，特别是第一串列图案112中的字线图案112a。
请参照图4A与图4B。在间隔层114形成后，接着在间隔层114上形成一填充层118。填充层118会完整地覆盖住基底的整个表面，其材质可为底部抗反射层(BARC)等有机硅氧烷薄膜，或是三层结构(tri-layer)，如底部抗反射层、低温热氧化层以及光致抗蚀剂层所构成的三层结构，其可以旋涂或是化学气相沉积(CVD)等方式形成在间隔层114上并填满该些沟槽116，提供平坦表面。以此方式形成的间隔层114将于后续制作工艺中被图案化成第二串列图案。
请参照图5A与图5B。在填充层118形成后，接着进行一回蚀刻制作工艺移除位于间隔层114顶面高度以上的填充层118部位，如此裸露出部分被填充层118所覆盖的间隔层114部位，其包含位于第一串列图案112周围与其上方的间隔层114部位，而填充层118也在此步骤中被图案化，其位于第一串列图案112之间的图案即为本发明的第二串列图案119(第二重图案)。此时该些第二串列图案119并未个别独立，仍有彼此相连的部位。
复参照图5A与图5B。回蚀刻制作工艺过后，接下来形成图案化的第二光致抗蚀剂120。在本发明实施例中，第二光致抗蚀剂120是作为蚀刻掩模来图案化前述经过回蚀刻的填充层118，使得各第二串列图案119断开彼此独立。再者，第二光致抗蚀剂120也可以用来同时界定出周边区100b中的栅极图案。如图所示，第二光致抗蚀剂120包含第一部分120a与第二部分120b，其中第一部分120a位于各组串列图案上，第二部分120b位于周边区100b上。更具体言之，位于各组串列图案上的光致抗蚀剂第一部分120a在第一方向D1上会与下方的第一串列图案112对齐。光致抗蚀剂第一部分120a在第二方向D2上不会延伸超出各组串列图案最外侧的两个选择栅图案112b。如此，被光致抗蚀剂第一部分120a所遮盖住的填充层118即为本发明中的第二串列图案119，其在第二方向D2上会与第一串列图案112间隔排列且在第一方向D1上对齐。第二串列图案119的宽度W5会与原本沟槽116的宽度W4相同，较佳等于字线图案112a宽度W1。另一方面，光致抗蚀剂第二部分120b则位于周边区100b上，其界定出周边元件的栅极图案。
请参照图6A与图6B。在第二光致抗蚀剂120形成后，接着以该第二光致抗蚀剂120为蚀刻掩模进行一各向异性蚀刻制作工艺，移除裸露的填充层118，如此填充层118形成了位于存储单元区100a上的第二串列图案119以及位于周边区100b上的栅极图案120b。该些第二串列图案119与第一串列图案112在第二方向D2上间隔排列且较佳在第一方向D1上对齐。更具体言之，第二串列图案119与第一串列图案112中的字线图案112a共同构成了本发明中所要界定的字线图案，每组字线图案在第二方向D2上的最外两侧具有第一串列图案112中的两个选择栅图案112b。
请参照图7A与图7B。在第二串列图案119形成后，接下来再次进行一回蚀刻制作工艺，移除位于芯层106顶面高度以上的间隔层114，如此裸露出芯层106(即第一串列图案112)以及位于基底表面的第一硬掩模层104。需注意此回蚀刻制作工艺会移除部分位于相邻选择栅图案112b之间的间隔层114以及周边区100b上裸露的间隔层114，如此，从图7B来看，间隔层114仅剩余位于第一串列图案112周围的部分。此回蚀刻制作工艺也同时会移除芯层106顶面高度以上的填充层118与第二硬掩模层108，使得第一串列图案112、第二串列图案119以及周围的间隔层114的顶面齐平，以方便后续制作工艺的进行。
请参照图8A与图8B。在裸露出芯层106后，接着进行各向异性蚀刻制作工艺移除裸露的间隔层114，如此形成位于第一硬掩模层104上的第一串列图案112、第二串列图案119以及栅极图案120b，其中第一串列图案112完全由芯层106所形成，第二串列图案119则由下方的间隔层114与上方的填充层118所组成。第一串列图案112与第二串列图案119是共同构成了本发明的目标图案，包含字线图案与选择栅图案，其在第二方向D2上间隔排列，在第一方向上D2对齐。此外，周边区100b上也同时形成栅极图案120b。
请参照图9A与图9B。在移除间隔层114后，接着以该第一串列图案112、第二串列图案119以及栅极图案120b为蚀刻掩模进行各向异性蚀刻制作工艺，移除裸露的第一硬掩模层104以及其下的目标层102，将该些图案转移到第一硬掩模层104以及目标层102上。更具体言之，此蚀刻制作工艺可包含先移除裸露的第一硬掩模层104，接着再以该图案化后的第一硬掩模层104为掩模移除裸露的目标层102，如此在基底100上形成本发明位于存储单元区100a中的字线122与选择栅124以及位于周边区100b中的栅极126。
根据上述实施例做法，本发明采用负型双重图案法来制作NAND闪存存储器结构中的字线与选择栅有以下几点：
1.在传统的正型双重图案法中，由于线条图案是以间隔层(对应本案的间隔层114)来界定，其具有数倍线宽的选择栅124通常是以光致抗蚀剂阻挡数个间隔层及/或其上的沟槽(对应本案图3A的沟槽116)的方式来界定。故此，以传统正型双重图案法所制作出的选择栅在第二方向D2上的宽度一定是字线宽度(即间隔层厚度)的奇数倍。相较于此，由于本案采用的是负型双重图案法，选择栅在第二方向D2上的宽度在流程一开始即为第一光致抗蚀剂110中的选择栅图案112b所定义，其宽度值不会受限为字线宽度的奇数倍，赋与选择栅设计更高的自由度。
2.承上述说明，由于以传统正型双重图案法来界定选择栅可能需要在间隔层上阻挡光致抗蚀剂层，这些光致抗蚀剂层与间隔层所形成的第一串列图案之间的叠层偏移(overlay shift)仅有正负半个F或一个F(即极限线宽)的裕度，如此容易导致叠层偏移失准使得所制作出的选择栅宽度过大或是图形不均。本发明由于选择栅直接由第一光致抗蚀剂110来界定，不需要进行上述步骤，故也不会产生此现有问题。再者，如图5A所示，本发明第二光致抗蚀剂120的第一部分120a在第二方向D2上是延伸落在各组串列图案中的最外两侧的两个选择栅图案112b之上，故制作工艺中叠层偏移的裕度可大于2F，所制作出的选择栅不会有宽度过大或是图形不均的问题。
3.在传统的正型双重图案法中，最邻近两侧选择栅的边缘字线图案(由间隔层所形成)在蚀刻制作工艺中容易因为邻近选择栅的掩模高度较高以及微负载效应的原因而导致其图形受损或倒塌，如此后续制作工艺中以此图形制作出的字线会有图形缺陷。相较于此，本发明边缘字线图案是由芯层106或是后续所形成的填充层118所界定，且在各项蚀刻制作工艺中边缘字线图案与邻近选择栅图案的掩模高度都一致，如图2A与图7A所示，故不易受到微负载效应的影响而导致边缘字线缺陷。
4.最后，在实作中，由于高电场以及微细线宽的环境容易导致字线与选择栅之间产生介电击穿或是漏电等问题，设计上会希望选择栅与边缘字线之间的间距是弹性可调整的。对此，传统正型双重图案法所形成的边缘字线与选择栅之间的线宽一定是一倍的字线宽度(1F)，无法弹性调整。相较于此，以本发明负型双重图案法制作出的边缘字线与选择栅之间的线宽S2并未有所限制。如图2A所示，当第一串列图案112中的选择栅图案112b与边缘字线图案112a的间距S1是三倍字线线宽时(3F)，最终选择栅与字线之间的间距会是常规的一倍字线线宽(1F，规律间距)。当第一串列图案112中的选择栅图案112b与边缘字线图案112a的间距S2小于两倍字线线宽时(<2F)，其最终选择栅与字线之间的间距会因为填充的间隔层114在其中合并的缘故，仍是原来的间距S2(不规律间距)，其数值可在介于1F至2F之间弹性调整不受限。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种制作选择栅与字线的双重图案方法，包含：
提供基底，其上具有目标层；
在该目标层上形成第一串列图案，其中该些第一串列图案往第一方向延伸并在与该第一方向正交的第二方向上间隔排列，该些第一串列图案包含在该第二方向上宽度较小的字线图案与在该第二方向上宽度较大的选择栅图案；
在该些第一串列图案与该基底上形成共形的间隔层，其中该间隔层在部分的该些第一串列图案之间形成沟槽，该些沟槽往该第一方向延伸并在该第二方向上与该些第一串列图案间隔排列；
在该间隔层上形成填充层，该填充层填满该些沟槽；
移除该些沟槽外的该填充层，如此该些沟槽中剩余的该填充层形成第二串列图案，该些第二串列图案往该第一方向延伸并在该第二方向上与该些第一串列图案间隔排列；
进行第一蚀刻制作工艺，各向异性地移除裸露的该间隔层，如此该些第一串列图案与该些第二串列图案在该目标层上构成间隔排列的目标图案；以及
以该些目标图案为蚀刻掩模进行第二蚀刻制作工艺，各向异性地移除裸露的该目标层，如此形成字线与选择栅。
2.如权利要求1所述的制作选择栅与字线的双重图案方法，其中在该目标层上形成该些第一串列图案的步骤包含：
在该目标层上形成芯层；
在该芯层上形成第一光致抗蚀剂，该第一光致抗蚀剂界定出该些字线图案与该些选择栅图案；以及
以该些第一光致抗蚀剂为蚀刻掩模进行第三蚀刻制作工艺，将该些字线图案与该些选择栅图案转移到该芯层。
3.如权利要求1所述的制作选择栅与字线的双重图案方法，还包含在形成该些第一串列图案之后与形成该间隔层之前进行修整制作工艺，减少该些第一串列图案在该第二方向上的宽度。
4.如权利要求1所述的制作选择栅与字线的双重图案方法，还包含在移除该些沟槽外的该填充层之后与该第一蚀刻制作工艺之前进行回蚀刻制作工艺，移除该些第一串列图案的顶面水平以上的该间隔层与该些第二串列图案，如此裸露出该些第一串列图案并使该些第一串列图案、该些第二串列图案以及该间隔层的顶面齐平。
5.如权利要求4所述的制作选择栅与字线的双重图案方法，其中该些第一串列图案上具有硬掩模层，该回蚀刻制作工艺进行至移除该些硬掩模层后停止。
6.如权利要求1所述的制作选择栅与字线的双重图案方法，还包含在移除该些沟槽外的该填充层之后与进行该第一蚀刻制作工艺之前进行下列步骤：
在该间隔层与该些第二串列图案上形成第二光致抗蚀剂，该第二光致抗蚀剂在该第一方向上与下方的该些第一串列图案对齐且在该第二方向上不会延伸超出各组该些第一串列图案最外侧的两个该选择栅图案；以及
以该第二光致抗蚀剂为蚀刻掩模进行第三蚀刻制作工艺移除裸露的该填充层，如此该些沟槽中剩余的该填充层形成第二串列图案。
7.如权利要求6所述的制作选择栅与字线的双重图案方法，其中该第二光致抗蚀剂同时界定有周边区域上的栅极图案，该第三蚀刻制作工艺同时在该周边区域上的该填充层中形成该栅极图案。
8.如权利要求6所述的制作选择栅与字线的双重图案方法，其中该第二光致抗蚀剂更裸露出该些第二串列图案在该第一方向上超出该些第一串列图案的相连部分，第三蚀刻制作工艺该移除该些相连部分，如此形成独立的该些第二串列图案，其中该些独立的第二串列图案与部分的该些第一串列图案交互排列成该些字线图案。
9.如权利要求1所述的制作选择栅与字线的双重图案方法，其中该些字线图案在该第二方向上的宽度为第一宽度，该些第一串列图案中的该些字线图案在该第二方向上的间距为三倍的该第一宽度，该共形的间隔层的厚度为该第一宽度，该些沟槽在该第二方向上的宽度为该第一宽度。
10.如权利要求1所述的制作选择栅与字线的双重图案方法，其中该些字线图案在该第二方向上的宽度为第一宽度，该些选择栅图案在该第二方向上的宽度为三倍至五倍的该第一宽度，部分的该些选择栅图案与相邻的该字线图案在该第二方向上的间距为该第一宽度，部分的该选择栅图案与相邻的该字线图案在该第二方向上的间距大于该第一宽度但小于两倍的该第一宽度。
11.如权利要求10所述的制作选择栅与字线的双重图案方法，其中该间隔层在间距大于该第一宽度但小于两倍的该第一宽度的该选择栅图案与相邻的该字线图案之间会合并而不形成该沟槽。
12.如权利要求1所述的制作选择栅与字线的双重图案方法，其中该些字线图案在该第二方向上的宽度为第一宽度，该些选择栅图案在该第二方向上的宽度并非该第一宽度的单数整数倍。
13.如权利要求1所述的制作选择栅与字线的双重图案方法，其中还包含硬掩模层介于该目标层与该些目标图案之间，该第二蚀刻制作工艺先将该些目标图案转移到该硬掩模层，再以该硬掩模层为掩模各向异性地移除裸露的该目标层，如此形成字线与选择栅。
CN202211149733.2A 2022-09-06 2022-09-21 制作选择栅与字线的双重图案方法 Pending CN117715425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111133712A TWI822307B (zh) 2022-09-06 2022-09-06 製作選擇閘與字元線的雙重圖案方法
TW111133712 2022-09-06

Publications (1)

Publication Number Publication Date
CN117715425A true CN117715425A (zh) 2024-03-15

Family

ID=89722493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211149733.2A Pending CN117715425A (zh) 2022-09-06 2022-09-21 制作选择栅与字线的双重图案方法

Country Status (3)

Country Link
US (1) US20240081056A1 (zh)
CN (1) CN117715425A (zh)
TW (1) TWI822307B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
TWI761827B (zh) * 2020-05-05 2022-04-21 力晶積成電子製造股份有限公司 半導體圖案化製程

Also Published As

Publication number Publication date
US20240081056A1 (en) 2024-03-07
TW202412176A (zh) 2024-03-16
TWI822307B (zh) 2023-11-11

Similar Documents

Publication Publication Date Title
US11521857B2 (en) Cut first self-aligned litho-etch patterning
KR102332866B1 (ko) 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물
US9035416B2 (en) Efficient pitch multiplication process
US8883636B2 (en) Process for semiconductor circuit
TWI517247B (zh) 一種半導體線路結構暨其製程
US8922020B2 (en) Integrated circuit pattern and method
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
JP2015122516A (ja) ピッチマルチプリケーションされた材料のループの一部分を分離するための方法およびその関連構造
US9214356B2 (en) Mechanisms for forming patterns
CN110021518B (zh) 自对准双重图案方法
US6372575B1 (en) Method for fabricating capacitor of dram using self-aligned contact etching technology
KR101096907B1 (ko) 반도체 소자 및 그 형성방법
CN117080054B (zh) 半导体结构的制备方法
KR100390975B1 (ko) 반도체소자의 제조방법
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
CN117715425A (zh) 制作选择栅与字线的双重图案方法
KR20110087604A (ko) 반도체 장치의 제조 방법
CN111403343B (zh) 半导体图案的形成方法
US20090026584A1 (en) Method for manufacturing semiconductor device
US20220384272A1 (en) Method for making semi-floating gate transistor with three-gate structure
US20230386843A1 (en) Method for forming semiconductor structure
KR20010059981A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination