CN117712036B - 一种硅通孔的形成方法 - Google Patents

一种硅通孔的形成方法 Download PDF

Info

Publication number
CN117712036B
CN117712036B CN202410167914.0A CN202410167914A CN117712036B CN 117712036 B CN117712036 B CN 117712036B CN 202410167914 A CN202410167914 A CN 202410167914A CN 117712036 B CN117712036 B CN 117712036B
Authority
CN
China
Prior art keywords
electroplating
forming
copper
oxide film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410167914.0A
Other languages
English (en)
Other versions
CN117712036A (zh
Inventor
余毅
李彦庆
郭同健
何锋赟
叶武阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN202410167914.0A priority Critical patent/CN117712036B/zh
Publication of CN117712036A publication Critical patent/CN117712036A/zh
Application granted granted Critical
Publication of CN117712036B publication Critical patent/CN117712036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明属于半导体制备技术领域,具体公开一种硅通孔的形成方法,包括以下步骤:提供形成有用于形成硅通孔的凹槽的半导体衬底;在所述硅通孔的凹槽内侧形成镀铜薄膜;在所述镀铜薄膜上沉积钨和锆的氧化物薄膜,在所述氧化物薄膜表面铺设纳米磷酸钒锂,热处理后淬冷;在热处理后的所述氧化物薄膜表面铺设纳米乙酸镁,经二次热处理后洗去多余原料;最后在所述凹槽内电镀填充铜;本发明通过设置热膨胀系数与铜、硅材料相匹配的中间层,可以有效抵消热环境条件下的器件的胀出、开裂等损伤。

Description

一种硅通孔的形成方法
技术领域
本发明涉及半导体制备技术领域,具体涉及一种硅通孔的形成方法。
背景技术
TSV技术是一种直接穿透硅片本身而实现堆叠芯片之间的垂直上下互连,形成高密度三维集成芯片的方法,该技术具有“高密度、多功能、小尺寸”等众多优点。TSV孔直径通常为数十微米,深宽比可达10-20,通常以铜作为填充料。
随着微电子封装密度的急剧升高,封装内部的热问题也越来越严重,互连结构面临着复杂的热荷载环境。同时TSV的SiO2绝缘层界面处的材料复杂,有铜/阻挡层/绝缘层/硅等多种材料,由于TSV结构的组成材料之间存在巨大的热膨胀系数(CTE,Coefficient ofThermal Expansion)差异,如铜柱、SiO2和硅的热膨胀系数(CTE)分别为16.5ppm/K、0.5ppm/K和2.5ppm/K。所以热荷载所引起的热失配(CTE)问题非常严重,从而在界面处产生非常大的热应力,引起严重的可靠性问题,较大的热应力会引起TSV界面处发生多种损伤。比如界面开裂、侧壁滑移与剥离、TSV-Cu的胀出等。这些界面损伤会大大减少SiO2绝缘层的使用寿命,增大SiO2绝缘层的热致漏电。
在生产中通常是通过调整制程中的配料(recipe)来缓解这类问题,并提高成品率及可靠性,但是由于铜/硅差异,以及铜体积过大这样的根本原因依然存在,因此,这些问题依然可能发生。此外,目前也有通过加厚SiO2层或加入一些塑性材料,比如苯丙环丁烯(BCB)等来吸收铜内部应力的方法来缓解此问题,但是在尺寸较小的TSV结构中,加入这些非导电材料可能对其导电能力产生一定的影响。因此,有必要开发一种低热膨胀、散热效果好、导电性能佳的TSV结构,避免TSV填充铜受热后向外膨胀破坏芯片之间的连接点。
发明内容
针对上述问题,本发明提供一种硅通孔的形成方法。
本发明的目的采用以下技术方案来实现:
一种硅通孔的形成方法,包括以下步骤:
(1)提供形成有用于形成硅通孔的凹槽的半导体衬底;
(2)在所述硅通孔的凹槽内侧形成镀铜薄膜;
(3)在所述镀铜薄膜上沉积钨和锆的氧化物薄膜,在所述氧化物薄膜表面铺设纳米磷酸钒锂,热处理后淬冷,洗去多余原料;
(4)在热处理后的所述氧化物薄膜表面铺设纳米乙酸镁,经二次热处理后洗去多余原料;
(5)在经步骤(2)-(4)处理后的所述凹槽内电镀填充铜。
在一些优选的实施方式中,所述镀铜薄膜的制备方法是,先对所述半导体衬底上的凹槽进行清洗,再与磷铜阳极浸入电镀液中进行直流电镀或脉冲电镀,所述电镀液包括铜离子、硫酸、氯离子、添加剂和去离子水,所述添加剂包括加速剂、抑制剂和整平剂;所述电镀液的温度在20-40℃,电镀时间0.5-3min,电流密度为0.5-1A/dm2
在一些优选的实施方式中,所述镀铜薄膜的厚度在0.1-1μm。
在一些优选的实施方式中,所述铜离子的浓度在0.5-0.6mol/L,所述硫酸的浓度在0.4-0.6mol/L,所述氯离子的浓度在0.07-0.08mmol/L;所述加速剂的添加浓度在4-14g/L,所述抑制剂的添加浓度在10-50g/L,所述整平剂的添加浓度在5-25g/L。
在一些优选的实施方式中,所述氧化物薄膜通过原子层沉积制得,其制备方法是,向原子层沉积系统的反应腔体内依次通入钨和锆的金属源前驱体、去离子水以及氧等离子体,每次通入后以高纯氮气清洗,冲掉反应副产物以及残留物;重复上述步骤,制得所述氧化物薄膜。
在一些优选的实施方式中,所述氧化物薄膜的厚度在0.6-2μm。
在一些优选的实施方式中,所述热处理的温度在400-520℃,热处理时间在0.5-1h。
在一些优选的实施方式中,所述二次热处理的处理温度在320-400℃,热处理时间在0.5-2h。
在一些优选的实施方式中,所述电镀填充铜的制备方法是,将步骤(4)制得的半导体衬底与磷铜阳极浸入所述电镀液中进行直流电镀或脉冲电镀,其电镀时间3-10min,电流密度为1-10A/dm2
本发明的有益效果为:
针对现有技术中的TSV结构组成材料之间存在大的热膨胀系数差别导致成品率及可靠性降低的问题,本发明通过在半导体衬底和填充铜柱间设置中间层以有效避免热失配的问题,具体的,本发明先在半导体衬底凹槽内设置电镀铜薄层,通过原子层沉积钨和锆的氧化物,以获得接近原子级混合的氧化物薄膜,在纳米磷酸钒锂环境进行热处理,淬冷以促进晶相形成,获得具有负热膨胀特性的钨锆基掺杂材料,相较于现有技术以低热膨胀系数纳米颗粒混合电镀或热膨胀系数渐变的多层结构仅减少膨胀量的方法,本发明通过设置热膨胀系数与铜、硅材料相匹配的中间层,可以有效抵消热环境条件下的器件的胀出、开裂等热损伤,进一步的,本发明还通过乙酸镁在热条件下的掺杂改性,提高了所述中间层的导电性能和导热性能,同时进一步降低器件的热膨胀应力。
具体实施方式
结合以下实施例对本发明作进一步描述。
实施例1
一种硅通孔的形成方法,包括以下步骤:
(1)提供形成有用于形成硅通孔的凹槽的半导体衬底,凹槽内径35μm,AR=1/5;
(2)在所述硅通孔的凹槽内侧形成镀铜薄膜,具体包括以下步骤:
先对所述半导体衬底上的凹槽依次进行稀硫酸(5%)酸洗、去离子水水洗,再与磷铜阳极(P%=0.05wt%)浸入电镀液中进行直流电镀,所述电镀液包括:硫酸铜、氯化铜、硫酸、添加剂和去离子水;其中,所述硫酸铜的浓度在0.54mol/L,所述氯化铜的浓度在0.014g/L,所述硫酸的浓度在0.5mol/L;所述添加剂包括:加速剂、抑制剂和整平剂;所述加速剂为3-巯基丙烷磺酸,所述抑制剂为聚乙二醇;所述整平剂为健那绿B;所述3-巯基丙烷磺酸的添加浓度为10g/L,所述聚乙二醇的添加浓度为37g/L,所述健那绿B的添加浓度为19g/L;所述电镀液的温度在25℃,电镀时间1min,电流密度为0.5A/dm2
(3)在所述镀铜薄膜上沉积钨和锆的氧化物薄膜,在所述氧化物薄膜表面铺设纳米磷酸钒锂,在500℃下保温热处理1h后淬冷,再洗去多余原料;
所述氧化物薄膜通过原子层沉积制得,具体包括以下步骤:
向原子层沉积系统的反应腔体内通入四(乙基甲基氨基)锆与四(乙基甲基氨基)铪(n/n=1:1)的前驱体脉冲,前驱体温度100℃,脉冲时间0.2s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间1-2s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间1-2s;向原子层沉积系统的反应腔体内通入氧等离子体脉冲,氧等离子体流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间1-2s;重复上述步骤,制得所述氧化物薄膜;
其中,所述原子层沉积系统的反应腔的温度在120℃,压力1mbar;所述氧化物薄膜的厚度在0.8μm;
(4)在步骤(3)制得的所述氧化物薄膜表面铺设纳米乙酸镁,在380℃下保温热处理1h,冷却后洗去多余原料;
(5)在步骤(4)处理后的所述半导体衬底的凹槽内电镀填充铜,具体包括以下步骤:
将步骤(4)制得的半导体衬底与磷铜阳极(P%=0.05wt%)浸入步骤(2)所述电镀液中进行直流电镀,所述电镀液的温度在25℃,其电镀时间10min,电流密度为10A/dm2
实施例2
一种硅通孔的形成方法,包括以下步骤:
(1)提供形成有用于形成硅通孔的凹槽的半导体衬底,凹槽内径35μm,AR=1/5;
(2)在所述硅通孔的凹槽内侧形成镀铜薄膜,具体包括以下步骤:
先对所述半导体衬底上的凹槽依次进行稀硫酸(5%)酸洗、去离子水水洗,再与磷铜阳极(P%=0.05wt%)浸入电镀液中进行直流电镀,所述电镀液包括:硫酸铜、氯化铜、硫酸、添加剂和去离子水;其中,所述硫酸铜的浓度在0.54mol/L,所述氯化铜的浓度在0.014g/L,所述硫酸的浓度在0.5mol/L;所述添加剂包括:加速剂、抑制剂和整平剂;所述加速剂为3-巯基丙烷磺酸,所述抑制剂为聚乙二醇;所述整平剂为健那绿B;所述3-巯基丙烷磺酸的添加浓度为10g/L,所述聚乙二醇的添加浓度为37g/L,所述健那绿B的添加浓度为19g/L;所述电镀液的温度在25℃,电镀时间1min,电流密度为0.5A/dm2
(3)在所述镀铜薄膜上沉积钨和锆的氧化物薄膜,在所述氧化物薄膜表面铺设纳米磷酸钒锂,在500℃下保温热处理1h后淬冷,再洗去多余原料;
所述氧化物薄膜通过原子层沉积制得,具体包括以下步骤:
向原子层沉积系统的反应腔体内通入四(乙基甲基氨基)锆与四(乙基甲基氨基)铪(n/n=1:1)的前驱体脉冲,前驱体温度100℃,脉冲时间0.2s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间1-2s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间1-2s;向原子层沉积系统的反应腔体内通入氧等离子体脉冲,氧等离子体流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间1-2s;重复上述步骤,制得所述氧化物薄膜;
其中,所述原子层沉积系统的反应腔的温度在120℃,压力1mbar;所述氧化物薄膜的厚度在0.8μm;
(4)在步骤(3)处理后的所述半导体衬底的凹槽内电镀填充铜,具体包括以下步骤:
将步骤(3)制得的半导体衬底与磷铜阳极(P%=0.05wt%)浸入步骤(2)所述电镀液中进行直流电镀,所述电镀液的温度在25℃,其电镀时间10min,电流密度为10A/dm2
实施例3
一种硅通孔的形成方法,包括以下步骤:
(1)提供形成有用于形成硅通孔的凹槽的半导体衬底,凹槽内径35μm,AR=1/5;
(2)在所述硅通孔的凹槽内侧形成镀铜薄膜,具体包括以下步骤:
先对所述半导体衬底上的凹槽依次进行稀硫酸(5%)酸洗、去离子水水洗,再与磷铜阳极(P%=0.05wt%)浸入电镀液中进行直流电镀,所述电镀液包括:硫酸铜、氯化铜、硫酸、添加剂和去离子水;其中,所述硫酸铜的浓度在0.54mol/L,所述氯化铜的浓度在0.014g/L,所述硫酸的浓度在0.5mol/L;所述添加剂包括:加速剂、抑制剂和整平剂;所述加速剂为3-巯基丙烷磺酸,所述抑制剂为聚乙二醇;所述整平剂为健那绿B;所述3-巯基丙烷磺酸的添加浓度为10g/L,所述聚乙二醇的添加浓度为37g/L,所述健那绿B的添加浓度为19g/L;所述电镀液的温度在25℃,电镀时间1min,电流密度为0.5A/dm2
(3)在所述镀铜薄膜上沉积钨和锆的氧化物薄膜,在所述氧化物薄膜表面铺设纳米磷酸钒锂,在500℃下保温热处理1h后自冷至室温,再洗去多余原料;
所述氧化物薄膜通过原子层沉积制得,具体包括以下步骤:
向原子层沉积系统的反应腔体内通入四(乙基甲基氨基)锆与四(乙基甲基氨基)铪(n/n=1:1)的前驱体脉冲,前驱体温度100℃,脉冲时间0.2s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间1-2s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间1-2s;向原子层沉积系统的反应腔体内通入氧等离子体脉冲,氧等离子体流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间1-2s;重复上述步骤,制得所述氧化物薄膜;
其中,所述原子层沉积系统的反应腔的温度在120℃,压力1mbar;所述氧化物薄膜的厚度在0.8μm;
(4)在步骤(3)制得的所述氧化物薄膜表面铺设纳米乙酸镁,在380℃下保温热处理1h,冷却后洗去多余原料;
(5)在步骤(4)处理后的所述半导体衬底的凹槽内电镀填充铜,具体包括以下步骤:
将步骤(4)制得的半导体衬底与磷铜阳极(P%=0.05wt%)浸入步骤(2)所述电镀液中进行直流电镀,所述电镀液的温度在25℃,其电镀时间10min,电流密度为10A/dm2
对比例
一种硅通孔的形成方法,包括以下步骤:
(1)提供形成有用于形成硅通孔的凹槽的半导体衬底,凹槽内径35μm,AR=1/5;
(2)在所述硅通孔的凹槽内侧形成镀铜薄膜,具体步骤同实施例1;
(3)在步骤(2)处理后的所述半导体衬底的凹槽内电镀填充铜,具体包括以下步骤:
将步骤(2)制得的半导体衬底与磷铜阳极(P%=0.05wt%)浸入步骤(2)所述电镀液中进行直流电镀,所述电镀液的温度在25℃,其电镀时间10min,电流密度为10A/dm2
实验例
为进一步结合本发明的实施例说明本发明的技术效果,申请人对实施例1-3和对比例形成的所述硅通孔的耐温度冲击性能进行测定,测试条件为,低温区-55℃,高温区125℃,循环周期20min/次,高低温去停留时间均为10min,转移时间7s,器件数量为5个,通过测试电阻值判断通孔互连结构是否失效评价耐温度冲击性能,当电阻值超过原始值15%时认为失效;测定结果见表1。
表1实施例形成的各通孔互连结构的耐温度冲击性能
最后应当说明的是,以上实施例仅用以说明本发明的技术方案,而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细地说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (7)

1.一种硅通孔的形成方法,其特征在于,包括以下步骤:
(1)提供形成有用于形成硅通孔的凹槽的半导体衬底;
(2)在所述硅通孔的凹槽内侧形成镀铜薄膜;
(3)在所述镀铜薄膜上沉积钨和锆的氧化物薄膜,在所述氧化物薄膜表面铺设纳米磷酸钒锂,热处理后淬冷,洗去多余原料;
(4)在热处理后的所述氧化物薄膜表面铺设纳米乙酸镁,经二次热处理后洗去多余原料;
(5)在经步骤(2)-(4)处理后的所述凹槽内电镀填充铜;
所述镀铜薄膜的制备方法是,先对所述半导体衬底上的凹槽进行清洗,再与磷铜阳极浸入电镀液中进行直流电镀或脉冲电镀,所述电镀液包括铜离子、硫酸、氯离子、添加剂和去离子水,所述添加剂包括加速剂、抑制剂和整平剂;所述电镀液的温度在20-40℃,电镀时间0.5-3min,电流密度为0.5-1A/dm2;所述氧化物薄膜通过原子层沉积制得,其制备方法是,向原子层沉积系统的反应腔体内依次通入钨和锆的金属源前驱体、去离子水以及氧等离子体,每次通入后以高纯氮气清洗,冲掉反应副产物以及残留物;重复上述步骤,制得所述氧化物薄膜。
2.根据权利要求1所述的一种硅通孔的形成方法,其特征在于,所述镀铜薄膜的厚度在0.1-1μm。
3.根据权利要求1所述的一种硅通孔的形成方法,其特征在于,所述铜离子的浓度在0.5-0.6mol/L,所述硫酸的浓度在0.4-0.6mol/L,所述氯离子的浓度在0.07-0.08mmol/L;所述加速剂的添加浓度在4-14g/L,所述抑制剂的添加浓度在10-50g/L,所述整平剂的添加浓度在5-25g/L。
4.根据权利要求3所述的一种硅通孔的形成方法,其特征在于,所述氧化物薄膜的厚度在0.6-2μm。
5.根据权利要求1所述的一种硅通孔的形成方法,其特征在于,所述热处理的温度在400-520℃,热处理时间在0.5-1h。
6.根据权利要求1所述的一种硅通孔的形成方法,其特征在于,所述二次热处理的处理温度在320-400℃,热处理时间在0.5-2h。
7.根据权利要求1所述的一种硅通孔的形成方法,其特征在于,所述电镀填充铜的制备方法是,将步骤(4)制得的半导体衬底与磷铜阳极浸入所述电镀液中进行直流电镀或脉冲电镀,其电镀时间3-10min,电流密度为1-10A/dm2
CN202410167914.0A 2024-02-06 2024-02-06 一种硅通孔的形成方法 Active CN117712036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410167914.0A CN117712036B (zh) 2024-02-06 2024-02-06 一种硅通孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410167914.0A CN117712036B (zh) 2024-02-06 2024-02-06 一种硅通孔的形成方法

Publications (2)

Publication Number Publication Date
CN117712036A CN117712036A (zh) 2024-03-15
CN117712036B true CN117712036B (zh) 2024-04-16

Family

ID=90144716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410167914.0A Active CN117712036B (zh) 2024-02-06 2024-02-06 一种硅通孔的形成方法

Country Status (1)

Country Link
CN (1) CN117712036B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104495811A (zh) * 2014-12-12 2015-04-08 盐城市新能源化学储能与动力电源研究中心 一种石墨烯复合材料及其制备方法
JP2017228363A (ja) * 2016-06-20 2017-12-28 住友ベークライト株式会社 導電性ペースト
CN111699547A (zh) * 2018-03-02 2020-09-22 三菱瓦斯化学株式会社 氧化铝的保护液、保护方法和使用了其的具有氧化铝层的半导体基板的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104495811A (zh) * 2014-12-12 2015-04-08 盐城市新能源化学储能与动力电源研究中心 一种石墨烯复合材料及其制备方法
JP2017228363A (ja) * 2016-06-20 2017-12-28 住友ベークライト株式会社 導電性ペースト
CN111699547A (zh) * 2018-03-02 2020-09-22 三菱瓦斯化学株式会社 氧化铝的保护液、保护方法和使用了其的具有氧化铝层的半导体基板的制造方法

Also Published As

Publication number Publication date
CN117712036A (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
Beica et al. Through silicon via copper electrodeposition for 3D integration
KR101811967B1 (ko) 실리콘관통전극을 이용한 구리 도금의 어닐링 후 공극 감소용 첨가제
US11434578B2 (en) Cobalt filling of interconnects in microelectronics
TWI436466B (zh) 直通矽晶穿孔結構及其製程
KR20160123253A (ko) 코발트 또는 니켈 인터커넥트들을 형성하기 위한 방법들
TW201027668A (en) Process for through silicon via filling
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN1524292A (zh) 集成电路制造中用于电解电镀和无电电镀金属的表面处理装置和方法
TW201536964A (zh) 將還原氧化石墨烯層修飾於基板孔洞表面的方法
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
US6998337B1 (en) Thermal annealing for Cu seed layer enhancement
CN117712036B (zh) 一种硅通孔的形成方法
US20130249096A1 (en) Through silicon via filling
KR101092667B1 (ko) 니켈-인-텅스텐 삼원합금 무전해 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 니켈-인-텅스텐 삼원합금피막
Wu et al. Oxide Liner, Barrier and Seed Layers, and Cu Plating of Blind Through Silicon Vias (TSVs) on 300 mm Wafers for 3D IC Integration
TWI670395B (zh) 採用無電解鍍敷液之貫通電極的形成方法
Zhu et al. Effect of leveler on performance and reliability of copper pillar bumps in wafer electroplating under large current density
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
CN113629006B (zh) 形成铜结构的方法
Wu et al. Synergistic effect of additives on filling of tapered TGV vias by copper electroplating
CN102446829A (zh) 一种用于在硅片的通孔中进行电镀铜的装置
Vandersmissen et al. Demonstration of a cost effective Cu electroless TSV metallization scheme
KR101096812B1 (ko) 무전해 니켈-코발트-붕소 삼원합금 도금액, 이를 이용한 무전해 도금공정, 이에 의해 제조된 니켈-코발트-붕소 삼원합금 피막
Liao et al. Microfabrication of through silicon vias (TSV) for 3D SiP
CN117802542A (zh) 一种铜互连电镀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant