CN117637793A - 显示面板、制造显示面板的方法和电子装置 - Google Patents

显示面板、制造显示面板的方法和电子装置 Download PDF

Info

Publication number
CN117637793A
CN117637793A CN202310988160.0A CN202310988160A CN117637793A CN 117637793 A CN117637793 A CN 117637793A CN 202310988160 A CN202310988160 A CN 202310988160A CN 117637793 A CN117637793 A CN 117637793A
Authority
CN
China
Prior art keywords
region
layer
light emitting
display panel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310988160.0A
Other languages
English (en)
Inventor
李正浩
卜胜龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117637793A publication Critical patent/CN117637793A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示面板、制造显示面板的方法和电子装置。显示面板包括：包含有彼此间隔开的第一区域和第二区域以及围绕第一区域和第二区域的第一显示区域的衬底、位于第一显示区域中并且分别电连接到多个第一子像素电路的多个第一发光二极管、位于第一区域中的多个第二发光二极管、分别电连接到多个第二发光二极管的多个第二子像素电路以及围绕第二区域并且具有底切形状的凹槽，其中衬底包括第一基础层、第一阻挡层、第二基础层和第二阻挡层，并且还包括位于两个相邻的第二发光二极管之间的区中并且凹陷到第二阻挡层和第二基础层中的凹部以及位于第二区域中并且穿透衬底的孔。

Description

显示面板、制造显示面板的方法和电子装置
相关申请的交叉引用
本申请要求于2022年8月26日提交到韩国知识产权局的第10-2022-0107798号韩国专利申请的优先权及权益，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
一个或多个实施方式的各方面涉及包括多个透射区域的显示面板、制造显示面板的方法以及包括显示面板的电子装置。
背景技术
近来，显示面板在其用途方面已多样化。此外，随着显示面板正变得相对更薄和更轻，显示面板的使用范围已拓宽。
用于连接或链接到显示面板的各种功能已随着显示面板的显示区域所占据的面积的扩大而增加。作为在扩大由显示面板的显示区域所占据的面积的同时向显示面板和包括显示面板的电子装置添加各种功能的方法，已研究了各种类型的显示面板。
在本背景技术部分中所公开的以上信息仅用于增强对背景的理解，并且因此本背景技术部分中讨论的信息不必须构成现有技术。
发明内容
一个或多个实施方式的各方面涉及包括多个透射区域的显示面板、制造显示面板的方法以及包括显示面板的电子装置。
一个或多个实施方式包括显示面板、制造显示面板的方法以及包括显示面板的电子装置，该显示面板具有其中可在显示区域中的多个透射区域中布置各种类型的部件的结构。然而，这些问题仅是说明，并且根据本公开的实施方式的范围不限于此。
附加的方面将在下面的描述中部分地阐述，并且部分地将通过本描述而显而易见，或者可通过实践所呈现的本公开的实施方式而习得。
根据一个或多个实施方式，显示面板包括包含有第一区域、与第一区域间隔开的第二区域以及围绕第一区域和第二区域的第一显示区域的衬底、位于第一显示区域中的多个第一子像素电路、布置在第一显示区域中并且分别电连接到多个第一子像素电路的多个第一发光二极管、位于第一区域中的多个第二发光二极管、分别电连接到多个第二发光二极管的多个第二子像素电路以及围绕第二区域并且具有底切形状的凹槽，其中，衬底包括第一基础层、位于第一基础层上的第一阻挡层、位于第一阻挡层上的第二基础层以及位于第二基础层上的第二阻挡层，其中，衬底还包括凹部和孔，凹部对应于第一区域中的两个相邻的第二发光二极管之间的区并且具有凹陷到第二阻挡层和第二基础层中的形状，孔对应于第二区域并且穿透第二阻挡层、第二基础层、第一阻挡层和第一基础层。
根据一些实施方式，从第一基础层的上表面到凹槽的底表面的第一垂直距离可等于或大于从第一基础层的上表面到凹部的底表面的第二垂直距离。
根据一些实施方式，第一区域可包括与衬底的凹部对应的透射区域。
根据一些实施方式，从多个第二子像素电路之中选择的两个第二子像素电路中的一个可位于第一区域的第一侧上的第一外围区域中，并且两个第二子像素电路中的另一个可位于第一区域的第二侧上的第二外围区域中，第二侧与第一侧相对。
根据一些实施方式，两个第二子像素电路中的一个可布置在隔着第一区域与第二区域相对的一侧上，并且两个第二子像素电路中的另一个可位于第一区域与第二区域之间。
根据一些实施方式，显示面板还可包括第一导电总线和第二导电总线，第一导电总线将两个第二子像素电路中的一个与多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在第一方向上延伸，第二导电总线将两个第二子像素电路中的另一个与多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在第一方向上延伸。
根据一些实施方式，第一导电总线和第二导电总线中的每一个可包括透射导电材料。
根据一些实施方式，第一导电总线和第二导电总线中的任一个的一部分可与凹部重叠。
根据一些实施方式，在第一区域中从衬底到多个第二发光二极管中的任一个的第一电极的第一高度可小于在第一显示区域中从衬底到多个第一发光二极管中的任一个的第一电极的第二高度。
根据一些实施方式，显示面板还可包括位于衬底与第一区域中的多个第二发光二极管中的任一个的第一电极之间的有机绝缘层，其中有机绝缘层可与衬底的凹部重叠。
根据一些实施方式，衬底还可包括布置在第一区域中并且与凹部间隔开的另一凹部。
根据一个或多个实施方式，制造包括其中布置有多个第一发光二极管的第一显示区域、其中布置有多个第二发光二极管的第一区域和与第一区域间隔开的第二区域的显示面板的方法包括：制备包括第一基础层、位于第一基础层上的第一阻挡层、位于第一阻挡层上的第二基础层和位于第二基础层上的第二阻挡层的衬底，其中多个第一发光二极管和多个第二发光二极管布置在衬底上；形成与第二区域的外围区域对应、围绕第二区域并且具有底切形状的凹槽；以及形成与第一区域中的两个相邻的第二发光二极管之间的区对应并且具有凹陷到第二阻挡层和第二基础层中的形状的凹部，其中，在凹槽的形成和凹部的形成中，使用由相同材料制成的掩模。
根据一些实施方式，掩模可包括氧化铟镓锌(IGZO)。
根据一些实施方式，从第一基础层的上表面到凹槽的底表面的第一垂直距离可等于或大于从第一基础层的上表面到凹部的底表面的第二垂直距离。
根据一些实施方式，凹部的形成可包括形成穿透第二阻挡层的孔，以及在第二基础层中形成与第二阻挡层的孔重叠的开口。
根据一些实施方式，该方法还可包括形成位于衬底与掩模之间的有机绝缘层，以及在有机绝缘层上形成金属图案层，其中凹槽的形成可包括通过使用掩模去除有机绝缘层的一部分，并且金属图案层可包括从有机绝缘层的其一部分被去除后的内侧表面与金属图案层的底表面彼此相交的点朝向凹槽突出的尖端。
根据一些实施方式，该方法还可包括形成位于有机绝缘层下方的下层。
根据一些实施方式，凹槽的形成可包括形成穿透掩模下方的第二阻挡层的孔，以及在第二基础层中形成与第二阻挡层的孔重叠的开口。
根据一个或多个实施方式，电子装置包括包含有第一区域、与第一区域间隔开的第二区域以及围绕第一区域和第二区域的第一显示区域的显示面板、对应于显示面板的第一区域并且位于显示面板的后表面上的第一部件以及对应于显示面板的第二区域并且位于显示面板的后表面上的第二部件。
根据一些实施方式，电子装置的显示面板可包括衬底、位于衬底上并且定位在第一显示区域中的多个第一子像素电路、布置在第一显示区域中并且分别电连接到多个第一子像素电路的多个第一发光二极管、位于第一区域中的多个第二发光二极管、分别电连接到多个第二发光二极管的多个子像素电路以及围绕第二区域并且具有底切形状的凹槽，衬底可包括第一基础层、位于第一基础层上的第一阻挡层、位于第一阻挡层上的第二基础层以及位于第二基础层上的第二阻挡层，并且衬底还可包括凹部和孔，凹部对应于第一区域中的两个相邻的第二发光二极管之间的区并且具有凹陷到第二阻挡层和第二基础层中的形状，孔对应于第二区域并且穿透第二阻挡层、第二基础层、第一阻挡层和第一基础层。
根据一些实施方式，从第一基础层的上表面到凹槽的底表面的第一垂直距离可等于或大于从第一基础层的上表面到凹部的底表面的第二垂直距离。
根据一些实施方式，第一区域可包括与衬底的凹部对应的透射区域。
根据一些实施方式，从多个第二子像素电路之中选择的两个第二子像素电路中的一个可位于第一区域的第一侧上的第一外围区域中，并且两个第二子像素电路中的另一个可位于第一区域的第二侧上的第二外围区域中，第二侧与第一侧相对。
根据一些实施方式，显示面板还可包括第一导电总线和第二导电总线，第一导电总线将两个第二子像素电路中的一个与多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在第一方向上延伸，第二导电总线将两个第二子像素电路中的另一个与多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在第一方向上延伸。
根据一些实施方式，第一导电总线和第二导电总线中的每一个可包括透射导电材料。
根据一些实施方式，第一导电总线和第二导电总线中的任一个的一部分可与凹部重叠。
根据一些实施方式，在第一区域中从衬底到多个第二发光二极管中的任一个的第一电极的第一高度可小于在第一显示区域中从衬底到多个第一发光二极管中的任一个的第一电极的第二高度。
根据一些实施方式，显示面板还可包括位于衬底与第一区域中的多个第二发光二极管中的任一个的第一电极之间的有机绝缘层，并且有机绝缘层可与衬底的凹部重叠。
根据一些实施方式，衬底还可包括布置在第一区域中并且与凹部间隔开的另一凹部。
根据一些实施方式，第一部件和第二部件中的每一个可包括使用光的电子元件，并且第一部件的电子元件可不同于第二部件的电子元件。
根据一些实施方式，电子元件可包括传感器或相机。
附图说明
通过结合附图而作出的以下描述，本公开的某些实施方式的以上和其它方面、特征和特性将更加显而易见，在附图中：
图1是示意性地示出根据一些实施方式的电子装置的透视图；
图2是沿图1的线II-II'截取的示意性地示出根据一些实施方式的电子装置的剖面图；
图3是根据一些实施方式的显示面板的示意性平面图；
图4A、图4B和图4C是各自示意性地示出根据一些实施方式的显示面板的一部分的平面图；
图5是示意性地示出根据一些实施方式的显示面板中的发光二极管和子像素电路的等效电路图；
图6A是根据一些实施方式的显示面板的一部分的平面图；
图6B是根据一些实施方式的显示面板的一部分的平面图；
图7是示意性地示出根据一些实施方式的显示面板的第一显示区域的结构的剖面图；
图8是沿图6A的线VIII-VIII'截取的示出根据一些实施方式的显示面板的剖面图；
图9是根据一些实施方式的显示面板的示出第一区域和第一外围区域的剖面的剖面图；
图10是沿图6A的线X-X'截取的示出根据一些实施方式的显示面板的剖面图；
图11A和图11B是各自示出根据一些实施方式的显示面板的第一区域的剖面图；
图12是从垂直于图11A和图11B的衬底的方向观察的示意性地示出根据一些实施方式的显示面板的第一区域的平面图；
图13是根据一些实施方式的显示面板的示出第二区域和第二外围区域的剖面图；
图14A至图14E是示出根据一些实施方式的形成显示面板的凹部和凹槽的操作的剖面图；以及
图15A至图15E是示出根据一些实施方式的形成显示面板的凹部和凹槽的操作的剖面图。
具体实施方式
现将更加详细地参照在附图中示出的一些实施方式的各方面，在附图中相同的附图标记始终指示相同的元件。在这方面，本实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，下面通过参照图仅对实施方式进行描述以解释本描述的各方面。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或者多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者其变体。
由于本公开允许各种改变和许多实施方式，因此特定实施方式将在附图中示出并且在书面描述中进行详细描述。参照下面详细描述的实施方式和附图，本公开的效果和特征以及实现它们的方法将变得显而易见。然而，本公开可以许多不同的形式实施，并且不应被解释为受限于本文中所阐述的示例性实施方式。
现将参照其中示出了本公开的实施方式的附图对本公开的一些实施方式的各方面进行更加全面的描述。在附图中相同的附图标记表示相同的元件，并且因此将省略它们的描述。
在以下实施方式中，虽然如“第一”、“第二”等的这种术语可用于描述各种元件，但是这些元件不必受以上术语的限制。
在以下实施方式中，除非其在上下文中具有明显不同的含义，否则以单数使用的表述涵盖复数的表述。
在以下实施方式中，应理解，诸如“包括”和“具有”的术语旨在指示本公开中公开的特征或元件的存在，而不旨在排除一个或多个其它特征或元件可以存在或可以添加的可能性。
应理解，当层、区或部件被称为形成在另一层、区或部件上时，其能够直接或间接地形成在另一层、区或部件上。也就是说，例如，可存在居间层、区或部件。
为了解释的便利，附图中的部件的大小可被放大。换句话说，由于附图中的部件的大小和厚度为了解释的便利而被任意地示出，因此以下实施方式不限于此。
当特定实施方式可被不同地实现时，具体工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可实质上同时执行或者以与所描述的顺序相反的顺序执行。
在本公开中，“A和/或B”可包括“A”、“B”或“A和B”。
应理解，当层、区或部件被称为连接到另一层、区或部件时，其能够直接或间接连接到另一层、区或部件。也就是说，例如，可存在居间层、区或部件。例如，应理解，当层、区或部件被称为电连接到另一层、区或部件时，其能够直接或间接电连接到另一层、区或部件。也就是说，例如，可存在居间层、区或部件。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。
图1是示意性地示出根据一些实施方式的电子装置1的透视图。
参照图1，电子装置1包括第一区域RA1、第二区域RA2和围绕第一区域RA1和第二区域RA2的第一显示区域DA1。例如，第一区域RA1和第二区域RA2可在第一显示区域DA1内部，并且第一显示区域DA1可完全围绕第一区域RA1和第二区域RA2。第一显示区域DA1可通过使用从布置在第一显示区域DA1中的多个子像素发射的光来显示图像。
电子装置1可包括在第一显示区域DA1外部(例如，在第一显示区域DA1外围中或第一显示区域DA1的覆盖区外部)的非显示区域NDA。非显示区域NDA可位于第一显示区域DA1外部并且可不显示图像，并且可完全围绕第一显示区域DA1。在非显示区域NDA中可布置有用于将电信号或电力提供到第一显示区域DA1的驱动器或类似物。在非显示区域NDA中可布置有作为可电连接有电子设备或印刷电路板的区域的焊盘。
在下文中，为了描述的便利，描述了电子装置1是智能电话的情况，但是根据本公开的实施方式的电子装置1不限于此。例如，电子装置1可为诸如移动电话、智能电话、平板个人计算机(PC)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航设备置、超移动PC(UMPC)或类似物的便携式电子设备，并且也可应用于诸如电视机、膝上型计算机、监视器、广告牌、物联网(IoT)设备或类似物的各种产品。此外，根据一些实施方式的电子装置1可应用于诸如智能手表、手表电话、眼镜型显示器和头戴式显示器(HMD)的可穿戴设备。此外，根据一些实施方式的电子装置1可应用于车辆的仪表板、车辆的中央面板或定位在仪表板上的中央信息显示器(CID)、替代车辆的侧视镜的后视镜显示器以及定位在前座的背表面上的作为针对车辆的后座中的乘客的娱乐的显示屏幕。
第一区域RA1和第二区域RA2中的每一个可各自具有比第一显示区域DA1的面积小的面积。根据一些实施方式，图1示出了第一区域RA1和第二区域RA2具有彼此不同的形状，其中第一区域RA1具有圆形形状，并且第二区域RA2具有带有两个圆形的边的大致椭圆形形状，但是本公开不限于此。根据一些实施方式，第一区域RA1和第二区域RA2这两者可具有相同的形状(例如，圆形形状、多边形形状或类似形状)。
图1示出了当从与电子装置1的上表面大致垂直的方向(例如，z方向)观察时，第一区域RA1和第二区域RA2布置在具有大致矩形形状的第一显示区域DA1的上侧(+y方向)的中心处，但是本公开不限于此。第一区域RA1和第二区域RA2可布置在例如第一显示区域DA1的右上侧或左上侧上。
第一区域RA1和第二区域RA2可各自包括光或声音可穿过的透射区域。第一区域RA1和第二区域RA2中的任一个的透射率可不同于另一个的透射率。第一区域RA1和第二区域RA2中的任一个可通过布置在该一个区域中的子像素电路来实现图像。
图2是沿图1的线II-II'截取的示意性地示出根据一些实施方式的电子装置1的剖面图。
参照图2，电子装置1可包括显示面板2，显示面板2包括显示层10、定位在显示层10的上表面上的输入感测层40、定位在输入感测层40上的光学功能层50以及覆盖窗60。电子装置1可包括定位在显示面板2的后表面(底表面)上的第一部件21和第二部件22。
显示层10可通过使用发光二极管ED来显示图像。发光二极管ED可各自包括包含有机材料作为其发射层的有机发光二极管。替代性地，发光二极管ED可包括无机发光二极管、量子点发光二极管或类似物。
输入感测层40可根据外部输入，例如，触摸事件来获得坐标信息。输入感测层40可包括感测电极(或触摸电极)和连接到感测电极的迹线。输入感测层40可定位在显示层10上。输入感测层40可通过互电容方法和/或自电容方法来感测外部输入。
输入感测层40可直接形成在显示层10上，或者可单独形成并且然后通过诸如光学透明粘合剂(OCA)的粘合层接合到显示层10。例如，可在形成显示层10的操作之后连续地形成输入感测层40，并且在这种情况下，粘合层可不位于输入感测层40与显示层10之间。
光学功能层50可包括抗反射层。抗反射层可减少从外部通过覆盖窗60朝向显示层10入射的光(外部光)的反射率。抗反射层可包括延迟器和偏振器。
根据一些实施方式，抗反射层可包括黑色矩阵和滤色器。可通过考虑从显示层10的子像素P(例如，发光二极管ED)中的每一个发射的光的颜色来布置滤色器。根据一些实施方式，抗反射层可包括相消干涉结构。相消干涉结构可包括位于不同层的第一反射层和第二反射层。分别由第一反射层和第二反射层反射的第一反射光和第二反射光可彼此相消干涉，并且因此，可减少外部光的反射率。
光学功能层50可包括透镜层。透镜层可改善从显示层10发射的光的光发射效率或者减少颜色偏差。透镜层可包括具有凹透镜形状或凸透镜形状的层，和/或可包括具有不同折射率的多个层。光学功能层50可包括所有的上述抗反射层和透镜层，或者可包括抗反射层和透镜层中的任一个。
覆盖窗60可保护显示面板2和/或电子装置1的前表面(上表面)。覆盖窗60可包括诸如聚酰亚胺的树脂。替代性地，覆盖窗60可包括玻璃衬底，诸如超薄玻璃(UTG)。
第一区域RA1和第二区域RA2可各自包括透射区域。根据一些实施方式，第一区域RA1可包括位于相邻的子像素P之间，例如位于相邻的发光二极管ED之间的第一透射区域TA1，并且第二区域RA2可包括具有与第二区域RA2的面积和形状相同的面积和形状(例如，平面形状)的第二透射区域TA2。
第一部件21可布置在第一区域RA1中，并且第二部件22可布置在第二区域RA2中。第一部件21和第二部件22可各自是使用光或声音的电子元件。从第一部件21和第二部件22发射的和/或行进到第一部件21和第二部件22的光或声音可分别穿过第一透射区域TA1和第二透射区域TA2。
当光穿过第一透射区域TA1和第二透射区域TA2时，第一透射区域TA1和第二透射区域TA2中的每一个的透光率可为30％或更大、40％或更大、50％或更大、85％或更大、或者90％或更大。
第一部件21和第二部件22可各自包括测量距离的传感器(诸如接近传感器)、识别用户的身体的一部分(例如，指纹、虹膜、面部或类似物)的传感器、输出光的小灯或拍摄图像的图像传感器(例如，相机)。使用光的电子元件可使用各种波长的光，诸如可见光、红外光或类似光。使用声音的电子元件可使用超声波或另一频带的声音。
图2示出了一个第一部件21布置在第一区域RA1中，并且一个第二部件22布置在第二区域RA2中，但根据本公开的实施方式不限于此。多个部件可布置在第一区域RA1中，和/或多个部件可布置在第二区域RA2中。
显示层10、输入感测层40和/或光学功能层50可包括与第一区域RA1和第二区域RA2中的任一个对应的孔。根据一些实施方式，图2示出了显示层10、输入感测层40和光学功能层50在第二区域RA2中分别包括孔10H、40H和50H。因此，第二区域RA2的透射率可大于第一区域RA1的透射率。在一些实施方式中，第二区域RA2中的第二部件22可包括具有比第一区域RA1中的第一部件21的接收或发射的光量大的接收或发射的光量的电子元件。
图3是根据一些实施方式的显示面板2的示意性平面图，并且图4A、图4B和图4C是各自示意性地示出根据一些实施方式的显示面板2的一部分的平面图。
参照图3，显示面板2可包括第一区域RA1、第二区域RA2、第一显示区域DA1和非显示区域NDA。图3可为显示面板2的衬底100的视图。例如，包括第一区域RA1、第二区域RA2、第一显示区域DA1和非显示区域NDA的显示面板2可示出衬底100包括第一区域RA1、第二区域RA2、第一显示区域DA1和非显示区域NDA。
显示面板2可在第一显示区域DA1和第一区域RA1中包括多个子像素P。多个子像素P中的每一个可包括发光二极管。例如，每个子像素P的发光二极管可发射红色光、绿色光、蓝色光或白色光。
在非显示区域NDA中，可布置有第一外驱动电路1100、第二外驱动电路1200、端子140、数据驱动电路150、第一电源线160和第二电源线170。
第一外驱动电路1100可包括扫描及控制驱动电路。第一外驱动电路1100可通过扫描线GW和发射控制线EM分别将扫描信号和发射控制信号提供到每个子像素P。第二外驱动电路1200可包括扫描及控制驱动电路。第二外驱动电路1200可在第一显示区域DA1介于其间的情况下与第一外驱动电路1100平行地布置。类似于第一外驱动电路1100，第二外驱动电路1200可通过扫描线GW和发射控制线EM分别将扫描信号和发射控制信号提供到对应的子像素P。
端子140可布置在非显示区域NDA的一侧上。端子140可不被绝缘层覆盖，而是暴露以电连接到印刷电路板PCB。印刷电路板PCB的端子PCB-P可电连接到显示面板2的端子140。印刷电路板PCB可将控制器的信号或电力传送到显示面板2。由控制器生成的控制信号可经由印刷电路板PCB发送到第一外驱动电路1100和第二外驱动电路1200中的每一个。控制器可经由第一连接线161和第二连接线171分别将驱动电压ELVDD(参照图5)和公共电压ELVSS(参照图5)提供到第一电源线160和第二电源线170。第一电源线160的驱动电压ELVDD可提供到驱动电压线PL，并且第二电源线170的公共电压ELVSS可提供到每个子像素P的发光二极管的电极(例如，阴极)。
数据驱动电路150电连接到数据线DL。数据驱动电路150的数据信号可通过连接到端子140的连接线151和连接到连接线151的数据线DL来提供到对应的子像素P。图3示出了数据驱动电路150布置在印刷电路板PCB中，但根据一些实施方式，数据驱动电路150可布置在衬底100中。例如，数据驱动电路150可布置在端子140与第一电源线160之间。
第一电源线160可包括在第一显示区域DA1介于其间的情况下在x方向上彼此平行地延伸的第一子线162和第二子线163。第二电源线170可以其一侧开口的环形形状来部分地围绕第一显示区域DA1。
图3示出了第一区域RA1和第二区域RA2具有彼此不同的面积和/或形状，但根据本公开的实施方式不限于此。根据一些实施方式，如图4A中所示，第一区域RA1和第二区域RA2中的每一个可具有圆形形状。在一些实施方式中，多个第一区域RA1和/或多个第二区域RA2可布置在第一显示区域DA1内部。例如，如图4B中所示，可布置有两个第一区域RA1，并且一个第二区域RA2可布置在两个第一区域RA1之间。根据一些实施方式，一个第一区域RA1可布置在两个第二区域RA2之间。根据一些实施方式，如图4C中所示，可布置有两个第一区域RA1和两个第二区域RA2。两个第一区域RA1可布置为彼此相邻，并且两个第二区域RA2可布置为彼此相邻。替代性地，第一区域RA1和第二区域RA2可以各种方式布置，诸如交替地布置。第一区域RA1和第二区域RA2中的每一个的数量可被不同地改变，诸如为三个或更多个。
图5是示意性地示出根据一些实施方式的显示面板中的发光二极管ED和子像素电路PC的等效电路图。
参照图5，发光二极管ED可电连接到子像素电路PC。子像素电路PC可包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst和升压电容器Cbt。根据一些实施方式，子像素电路PC可不包括升压电容器Cbt。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的一些可为n沟道金属氧化物半导体场效应晶体管(MOSFET)(NMOS)，而其余的可为p沟道MOSFET(PMOS)。根据一些实施方式，如图5中所示，第三晶体管T3和第四晶体管T4可为NMOS，而其余晶体管可为PMOS。例如，第三晶体管T3和第四晶体管T4可为各自包括氧化物基半导体材料的NMOS，而其余晶体管可为各自包括硅基半导体材料的PMOS。根据一些实施方式，第三晶体管T3、第四晶体管T4和第七晶体管T7可为NMOS，而其余晶体管可为PMOS。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst和升压电容器Cbt可连接到信号线。信号线可包括扫描线GW、发射控制线EM、补偿栅极线GC、第一初始化栅极线GI1、第二初始化栅极线GI2和数据线DL。子像素电路PC可电连接到电压线，例如，驱动电压线PL、第一初始化电压线VL1和第二初始化电压线VL2。
第一晶体管T1可为驱动晶体管。第一晶体管T1的第一栅电极可连接到存储电容器Cst，第一晶体管T1的第一电极可经由第五晶体管T5电连接到驱动电压线PL，并且第一晶体管T1的第二电极可经由第六晶体管T6电连接到发光二极管ED的第一电极(例如，阳极)。第一晶体管T1的第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。第一晶体管T1可根据第二晶体管T2的开关操作将驱动电流Id供给到发光二极管ED。
第二晶体管T2可为开关晶体管。第二晶体管T2的第二栅电极可连接到扫描线GW，第二晶体管T2的第一电极可连接到数据线DL，并且第二晶体管T2的第二电极可在连接到第一晶体管T1的第一电极的同时，经由第五晶体管T5电连接到驱动电压线PL。第二晶体管T2的第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。第二晶体管T2可根据通过扫描线GW接收的扫描信号Sgw导通，并且可执行将传送到数据线DL的数据信号Dm传送到第一晶体管T1的第一电极的开关操作。
第三晶体管T3可为补偿第一晶体管T1的阈值电压的补偿晶体管。第三晶体管T3的第三栅电极连接到补偿栅极线GC。第三晶体管T3的第一电极通过节点连接线166连接到存储电容器Cst的下电极CE1和第一晶体管T1的第一栅电极。第三晶体管T3的第一电极可连接到第四晶体管T4。第三晶体管T3的第二电极在连接到第一晶体管T1的第二电极的同时，经由第六晶体管T6电连接到发光二极管ED的第一电极(例如，阳极)。第三晶体管T3的第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。
第三晶体管T3根据通过补偿栅极线GC接收的补偿信号Sgc导通，以将第一晶体管T1的第一栅电极和第二电极(例如，漏电极)彼此电连接，从而以二极管方式连接第一晶体管T1。
第四晶体管T4可为将第一晶体管T1的第一栅电极初始化的第一初始化晶体管。第四晶体管T4的第四栅电极连接到第一初始化栅极线GI1。第四晶体管T4的第一电极连接到第一初始化电压线VL1。第四晶体管T4的第二电极可连接到存储电容器Cst的下电极CE1、第三晶体管T3的第一电极和第一晶体管T1的第一栅电极。第四晶体管T4的第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。第四晶体管T4可根据通过第一初始化栅极线GI1接收的第一初始化信号Sgi1导通，以被配置为将第一初始化电压Vint发送到第一晶体管T1的第一栅电极，从而执行将第一晶体管T1的第一栅电极的电压初始化的初始化操作。
第五晶体管T5可为操作控制晶体管。第五晶体管T5的第五栅电极连接到发射控制线EM，第五晶体管T5的第一电极连接到驱动电压线PL，并且第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。第五晶体管T5的第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。
第六晶体管T6可为发射控制晶体管。第六晶体管T6的第六栅电极连接到发射控制线EM，第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第二电极，并且第六晶体管T6的第二电极电连接到第七晶体管T7的第二电极和发光二极管ED的第一电极(例如，阳极)。第六晶体管T6的第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。
第五晶体管T5和第六晶体管T6根据通过发射控制线EM接收的发射控制信号Sem同步地(或同时)导通，以允许驱动电压ELVDD被发送到发光二极管ED，并且驱动电流Id可流过发光二极管ED。
第七晶体管T7可为将发光二极管ED的第一电极(例如，阳极)初始化的第二初始化晶体管。第七晶体管T7的第七栅电极连接到第二初始化栅极线GI2。第七晶体管T7的第一电极连接到第二初始化电压线VL2。第七晶体管T7的第二电极连接到第六晶体管T6的第二电极和发光二极管ED的第一电极(例如，阳极)。第七晶体管T7根据通过第二初始化栅极线GI2接收的第二初始化信号Sgi2导通，并且可被配置为将第二初始化电压Vaint发送到发光二极管ED的第一电极(例如，阳极)以将发光二极管ED的第一电极初始化。
根据一些实施方式，第二初始化栅极线GI2可为后一扫描线。例如，连接到布置在第i行(其中i是大于0的自然数)中的子像素电路PC的第七晶体管T7的第二初始化栅极线GI2可对应于布置在第(i+1)行中的子像素电路PC的扫描线。根据一些实施方式，第二初始化栅极线GI2可为发射控制线EM。例如，发射控制线EM可电连接到第五晶体管T5、第六晶体管T6和第七晶体管T7。
存储电容器Cst包括下电极CE1和上电极CE2。存储电容器Cst的下电极CE1连接到第一晶体管T1的第一栅电极，并且存储电容器Cst的上电极CE2连接到驱动电压线PL。存储电容器Cst可存储与第一晶体管T1的第一栅电极的电压和驱动电压ELVDD之间的差对应的电荷。
升压电容器Cbt包括第三电极CE3和第四电极CE4。第三电极CE3可连接到第二晶体管T2的第二栅电极和扫描线GW，并且第四电极CE4可连接到第三晶体管T3的第一电极和节点连接线166。当供给到扫描线GW的扫描信号Sgw关断时，升压电容器Cbt可增加第一节点N1的电压，并且当第一节点N1的电压增加时，可清楚地表达黑色灰度。
第一节点N1可为连接有第一晶体管T1的第一栅电极、第三晶体管T3的第一电极、第四晶体管T4的第二电极和升压电容器Cbt的第四电极CE4的区域。
根据一些实施方式，在图5中描述了第三晶体管T3和第四晶体管T4是NMOS，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是PMOS。直接影响显示装置的亮度的第一晶体管T1可被配置为包括包含有具有高可靠性的多晶硅的半导体层，从而实现具有高分辨率的显示面板。
图6A是根据一些实施方式的显示面板2的一部分的平面图，并且图6B是根据一些实施方式的显示面板2的一部分的平面图。
参照图6A，第一区域RA1和第二区域RA2被第一显示区域DA1围绕。对应于子像素的发光二极管可布置在第一显示区域DA1和第一区域RA1中的每一个中。第一区域RA1是一种显示区域，并且如参照图2所述，第一区域RA1对应于在同步地(或同时)是第一部件中使用的光可穿过的区域的情况下可提供图像的第二显示区域。例如，第一区域RA1可包括位于第二发光二极管ED2之间的第一透射区域TA1。这里，第一显示区域DA1中的发光二极管被称为第一发光二极管ED1，并且第一区域RA1中的发光二极管被称为第二发光二极管ED2。由于第二发光二极管ED2位于第一区域RA1中，因此可防止、减少或最小化第一区域RA1和第一显示区域DA1被用户区分的识别。在一些实施方式中，第二发光二极管ED2的布置和数量可与每相同面积的第一发光二极管ED1的布置和数量相同。换句话说，第一区域RA1的分辨率可与第一显示区域DA1的分辨率相同。在这种情况下，可更有效地防止或减少第一区域RA1和第一显示区域DA1被用户区分的情况。
第一发光二极管ED1和第二发光二极管ED2中的每一个电连接到包括如以上参照图5所描述的晶体管和电容器的子像素电路。这里，电连接到第一发光二极管ED1的子像素电路被称为第一子像素电路PC1，并且电连接到第二发光二极管ED2的子像素电路被称为第二子像素电路PC2。第一子像素电路PC1和第二子像素电路PC2中的每一个可包括与以上参照图5所描述的子像素电路PC(参照图5)的晶体管和电容器相同的晶体管和电容器。
第一子像素电路PC1可布置在其中布置有第一发光二极管ED1的第一显示区域DA1中。第二子像素电路PC2可布置在除了第一区域RA1以外的区域中，以增加第一区域RA1中由第一透射区域TA1所占据的区域的比率。根据一些实施方式，第二子像素电路PC2可布置在第一区域RA1周围的第一外围区域RAP1中。
第一外围区域RAP1可位于第一区域RA1与第一显示区域DA1之间。第一外围区域RAP1可位于第一区域RA1的一侧或两侧上。根据一些实施方式，如图6A中所示，第一外围区域RAP1可在第一区域RA1介于其间的情况下分别位于第一区域RA1的两侧上。第一外围区域RAP1可分别位于第一区域RA1的在第一方向(例如，水平方向、±x方向)上的两侧上。根据一些实施方式，如图6B中所示，第一外围区域RAP1可分别位于第一区域RA1的在第二方向(例如，垂直方向、±y方向)上的两侧上。图6A和图6B中的每一个示出了第一外围区域RAP1布置为部分地围绕第一区域RA1的外围，但根据本公开的实施方式不限于此。根据一些实施方式，第一外围区域RAP1可完全围绕第一区域RA1。
第二子像素电路PC2可位于第一外围区域RAP1中。在分别位于第一区域RA1的两侧上的第一外围区域RAP1中的每一个中的第二子像素电路PC2可通过导电总线电连接到第二发光二极管ED2。
参照图6A，位于第一区域RA1的左侧上的第一外围区域RAP1中的第二子像素电路PC2布置为在第一区域RA1介于其间的情况下与第二区域RA2相对。位于第一区域RA1的右侧上的第一外围区域RAP1中的第二子像素电路PC2位于第一区域RA1与第二区域RA2之间。
位于第一区域RA1的左侧上的第一外围区域RAP1中的第二子像素电路PC2可电连接到在第一方向(例如，水平方向、+x方向)上延伸的第一导电总线CBL1。位于第一区域RA1的右侧上的第一外围区域RAP1中的第二子像素电路PC2可电连接到在第一方向(例如，水平方向、-x方向)上延伸的第二导电总线CBL2。第一导电总线CBL1和第二导电总线CBL2中的每一个可包括透射导电材料。例如，第一导电总线CBL1和第二导电总线CBL2中的每一个可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)。
参照图6B，位于第一区域RA1的上侧上的第一外围区域RAP1中的第二子像素电路PC2可电连接到在第二方向(例如，垂直方向、-y方向)上延伸的第一导电总线CBL1。位于第一区域RA1的下侧上的第一外围区域RAP1中的第二子像素电路PC2可电连接到在第二方向(例如，垂直方向、+y方向)上延伸的第二导电总线CBL2。
第一外围区域RAP1是一种显示区域(例如，第三显示区域)，并且发光二极管和与其电连接的子像素电路可布置在第一外围区域RAP1中。在下文中，第一外围区域RAP1中的发光二极管被称为第三发光二极管ED3，并且电连接到第三发光二极管ED3的子像素电路被称为第三子像素电路PC3。第三子像素电路PC3可包括与以上参照图5描述的子像素电路PC(参照图5)的晶体管和电容器相同的晶体管和电容器。第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3可包括具有彼此相同结构的晶体管和电容器。
第二区域RA2可包括第二透射区域TA2。第二区域RA2可为其中未布置发光二极管和子像素电路的区域，并且可通过去除显示面板2中的层(例如，显示层、输入感测层和光学功能层)中的每一个的与第二区域RA2对应的部分来形成第二区域RA2。因此，第二透射区域TA2可与第二区域RA2实质上相同。例如，第二透射区域TA2的面积和/或形状可与第二区域RA2的面积和/或形状实质上相同。换句话说，第二透射区域TA2的面积和/或形状可与显示层、输入感测层和/或光学功能层中的孔的面积和/或形状实质上相同。换句话说，第二透射区域TA2的面积和/或形状可与穿透显示面板2的衬底的孔100H的面积和/或形状实质上相同。
具有窄宽度并且围绕第二区域RA2的第二外围区域RAP2可布置在第二区域RA2周围。与第一外围区域RAP1不同，第二外围区域RAP2可为其中未布置发光二极管的一种非显示区域。
在第二外围区域RAP2中可布置有至少一个凹槽G，以防止或减少杂质(例如，污染物、湿气等)通过第二外围区域RAP2朝向第一显示区域DA1渗透的情况。至少一个凹槽G可在平面图中完全围绕第二区域RA2，并且可具有底切形状的剖面。
图7是沿图6A的线VII-VII'截取的示意性地示出根据一些实施方式的显示面板2的第一显示区域DA1的结构的剖面图。
参照图7，定位在衬底100上的第一子像素电路PC1和位于第一子像素电路PC1上的第一发光二极管ED1可位于第一显示区域DA1中。
衬底100可包括第一基础层101、第一阻挡层102、第二基础层103和第二阻挡层104。第一基础层101是衬底100的最下层，并且可包括衬底100的底表面，并且第二阻挡层104是衬底100的最上层，并且可包括衬底100的上表面。例如，第一基础层101的底表面可为衬底100的底表面，并且第二阻挡层104的上表面可为衬底100的上表面。
第一基础层101和第二基础层103中的每一个可包括聚合物树脂。例如，第一基础层101和第二基础层103中的每一个可包括诸如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯、三乙酸纤维素(TAC)、乙酸丙酸纤维素(CAP)或类似物的聚合物树脂。聚合物树脂可为透明的。
第一阻挡层102和第二阻挡层104中的每一个可防止或减少异物的渗透。第一阻挡层102和第二阻挡层104中的每一个可为各自包括诸如氮化硅(SiNx)和/或氧化硅(SiOx)的无机材料的单层或多层。
在衬底100的上表面上可定位有缓冲层201。缓冲层201可防止或减少杂质渗入晶体管的半导体层中的情况。缓冲层201可包括无机绝缘材料，诸如氮化硅、氮氧化硅和氧化硅，并且可包括各自包含有以上陈述的无机绝缘材料的单层或多层。
第一子像素电路PC1可定位在缓冲层201上。第一子像素电路PC1可包括如以上参照图5所描述的多个晶体管和存储电容器。在这方面，图7示出了第一晶体管T1、第三晶体管T3、第六晶体管T6和存储电容器Cst。
第一晶体管T1可包括位于缓冲层201上的第一半导体层A1和与第一半导体层A1的沟道区域C1重叠的第一栅电极GE1。第一半导体层A1可包括硅基半导体材料，例如，多晶硅。第一半导体层A1可包括沟道区域C1、第一区域B1和第二区域D1，其中第一区域B1和第二区域D1分别位于沟道区域C1的两侧上。第一区域B1和第二区域D1可各自为包括比沟道区域C1的杂质浓度高的杂质浓度的区域，并且第一区域B1和第二区域D1中的任一个可为源区域，而另一个可对应于漏区域。
第六晶体管T6可包括位于缓冲层201上的第六半导体层A6和与第六半导体层A6的沟道区域C6重叠的第六栅电极GE6。第六半导体层A6可包括硅基半导体材料，例如，多晶硅。第六半导体层A6可包括沟道区域C6、第一区域B6和第二区域D6，其中第一区域B6和第二区域D6分别位于沟道区域C6的两侧上。第一区域B6和第二区域D6可各自为包括比沟道区域C6的杂质浓度高的杂质浓度的区域，并且第一区域B6和第二区域D6中的任一个可为源区域，而另一个可对应于漏区域。
第一栅电极GE1和第六栅电极GE6可各自包括包含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)或类似物的导电材料，并且可包括各自包含有以上材料的单层或多层结构。用于与第一半导体层A1和第六半导体层A6电绝缘的第一栅极绝缘层203可定位在第一栅电极GE1和第六栅电极GE6下方。第一栅极绝缘层203可包括无机绝缘材料，诸如氮化硅、氮氧化硅和氧化硅，并且可包括各自包含有以上陈述的无机绝缘材料的单层或多层。
存储电容器Cst可包括彼此重叠的下电极CE1和上电极CE2。根据一些实施方式，存储电容器Cst的下电极CE1可包括第一栅电极GE1。换句话说，第一栅电极GE1可包括存储电容器Cst的下电极CE1。例如，第一栅电极GE1和存储电容器Cst的下电极CE1可为一整体。
第一层间绝缘层205可位于存储电容器Cst的下电极CE1与上电极CE2之间。第一层间绝缘层205可包括无机绝缘材料，诸如氧化硅、氮化硅和氮氧化硅，并且可包括各自包含有以上无机绝缘材料的单层或多层结构。
存储电容器Cst的上电极CE2可包括低电阻导电材料，诸如Mo、Al、Cu和/或Ti，并且可包括各自包含有以上材料的单层或多层结构。
第二层间绝缘层207可定位在存储电容器Cst上。第二层间绝缘层207可包括诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料，并且可包括各自包含有以上无机绝缘材料的单层或多层结构。
第三晶体管T3的第三半导体层A3可定位在第二层间绝缘层207上。第三半导体层A3可包括氧化物基半导体材料。例如，第三半导体层A3可包括锌氧化物基材料，例如，Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物或类似物。在一些实施方式中，第三半导体层A3可包括在ZnO中包括诸如铟(In)、镓(Ga)和锡(Sn)的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第三半导体层A3可包括沟道区域C3、第一区域B3和第二区域D3，其中第一区域B3和第二区域D3分别位于沟道区域C3的两侧上。第一区域B3和第二区域D3中的一个可为源区域，而另一个可对应于漏区域。
第三晶体管T3可包括与第三半导体层A3的沟道区域C3重叠的第三栅电极GE3。第三栅电极GE3可具有包括定位在第三半导体层A3下方的下栅电极G3A和定位在沟道区域C3上方的上栅电极G3B的双栅结构。
下栅电极G3A可与存储电容器Cst的上电极CE2定位在相同的层(例如，第一层间绝缘层205)上。下栅电极G3A可包括与存储电容器Cst的上电极CE2的材料相同的材料。
上栅电极G3B可在第二栅极绝缘层209介于其间的情况下定位在第三半导体层A3上方。第二栅极绝缘层209可包括无机绝缘材料，诸如氧化硅、氮化硅和氮氧化硅，并且可包括各自包含有以上无机绝缘材料的单层或多层结构。
第三层间绝缘层210可定位在上栅电极G3B上。第三层间绝缘层210可包括诸如氮氧化硅的无机绝缘材料，并且可包括各自包含有以上无机绝缘材料的单层或多层结构。
图7示出了存储电容器Cst的上电极CE2与第三栅电极GE3的下栅电极G3A定位在相同的层上，但根据本公开的实施方式不限于此。根据一些实施方式，存储电容器Cst的上电极CE2可与第三半导体层A3定位在相同的层上，并且可包括与第三半导体层A3的第一区域B3和第二区域D3的材料相同的材料。
第一晶体管T1和第三晶体管T3可通过节点连接线166彼此电连接。节点连接线166可定位在第三层间绝缘层210上。节点连接线166的一侧可连接到第一晶体管T1的第一栅电极GE1，并且节点连接线166的另一侧可连接到第三晶体管T3的第三半导体层A3的第一区域B3。
节点连接线166可包括Al、Cu和/或Ti，并且可包括各自包含有以上材料的单层或多层。例如，节点连接线166可具有钛层/铝层/钛层的三层结构。
在节点连接线166上可定位有第一有机绝缘层211。第一有机绝缘层211可包括有机绝缘材料。有机绝缘材料可包括丙烯酸、苯并环丁烯(BCB)、PI、六甲基二硅氧烷(HMDSO)或类似物。
数据线DL和驱动电压线PL可定位在第一有机绝缘层211上。数据线DL和驱动电压线PL可各自包括Al、Cu和/或Ti，并且可包括各自包含有以上材料的单层或多层。例如，数据线DL和驱动电压线PL可各自具有钛层/铝层/钛层的三层结构。
图7示出了数据线DL和驱动电压线PL定位在相同的层(例如，第一有机绝缘层211)上，但根据一些实施方式，数据线DL和驱动电压线PL可定位在彼此不同的层上。
在第一有机绝缘层211上可定位有第二有机绝缘层212，并且在第二有机绝缘层212上可定位有第三有机绝缘层213。第二有机绝缘层212和第三有机绝缘层213中的每一个可包括有机绝缘材料，诸如BCB、PI或HMDSO。
在第三有机绝缘层213上可定位有第一发光二极管ED1的第一电极221。第一电极221可通过第一连接金属CM1、第二连接金属CM2和第三连接金属CM3电连接到第六晶体管T6。第一连接金属CM1可与节点连接线166形成在相同的层上，并且可包括与节点连接线166的材料相同的材料。第二连接金属CM2可与数据线DL和/或驱动电压线PL形成在相同的层上，并且可包括与数据线DL和/或驱动电压线PL的材料相同的材料。第三连接金属CM3可包括与以上参照图6A描述的第一导电总线CBL1和第二导电总线CBL2的材料相同的材料，例如，透明导电材料。
第一发光二极管ED1的第一电极221可包括包含有银(Ag)、镁(Mg)、Al、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物的反射膜。根据一些实施方式，第一电极221还可包括在上述反射膜上和/或下方的导电氧化物层。导电氧化物层可包括ITO、IZO、ZnO、In2O3、IGO和/或AZO。例如，第一电极221可具有包括ITO层、Ag层和ITO层的多层结构。
在第一电极221上可定位有堤层215。堤层215可与第一电极221重叠并且包括用于限定发射区域的堤孔，但是堤层215可覆盖第一电极221的边缘。堤层215可包括有机绝缘材料，诸如PI。替代性地，堤层215可包括阻光材料。例如，堤层215具有黑色。例如，堤层215可包括基于PI的粘结剂和其中红色、绿色和蓝色彼此混合的颜料。替代性地，堤层215可包括基于卡多的粘结剂树脂，以及内酰胺黑色颜料和蓝色颜料的混合物。替代性地，堤层215可包括炭黑。堤层215可与光学功能层50一起防止或减少外部光的反射，并且可改善显示面板2的显示层10的对比度。
在堤层215上可定位有间隔件217。间隔件217可与堤层215在相同的操作中一起形成，或者可在单独的操作中分别形成。根据一些实施方式，间隔件217可包括有机绝缘材料，诸如PI。
中间层222包括发射层222b。中间层222可包括定位在发射层222b下方的第一公共层222a和/或定位在发射层222b上的第二公共层222c。发射层222b可包括发射特定颜色(红色、绿色或蓝色)的光的聚合物有机材料或低分子量有机材料。根据一些实施方式，发射层222b可包括无机材料或量子点。
第二公共层222c可包括电子传输层(ETL)和/或电子注入层(EIL)。第一公共层222a和第二公共层222c可各自包括有机材料。
发射层222b可通过堤层215的堤孔在第一显示区域DA1中形成为与第一电极221重叠。另一方面，中间层222的有机材料层，例如，第一公共层222a和第二公共层222c可完全覆盖第一显示区域DA1。
中间层222可具有包括单个发射层的单堆叠结构，或者可具有作为包括多个发射层的多堆叠结构的串联结构。当中间层222具有串联结构时，在多堆叠结构的相邻堆叠体之间可布置有电荷生成层。
第二电极223可包括具有低功函数的导电材料。例如，第二电极223可包括包含有Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、锂(Li)、钙(Ca)、它们的合金或类似物的(半)透明层。替代性地，第二电极223还可包括在包括以上陈述的材料的(半)透明层上方的诸如ITO、IZO、ZnO或In2O3的层。第二电极223可完全覆盖第一显示区域DA1。
根据一些实施方式，在第二电极223上还可包括有包括无机材料或有机材料的覆盖层。氟化锂(LiF)层可进一步定位在第二电极223上。
第一发光二极管ED1可被封装层300覆盖。封装层300可包括至少一个有机封装层和至少一个无机封装层。根据一些实施方式，图7示出了封装层300包括第一无机封装层310、第二无机封装层330以及位于第一无机封装层310与第二无机封装层330之间的有机封装层320。
第一无机封装层310和第二无机封装层330可各自包括来自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的至少一种无机材料。第一无机封装层310和第二无机封装层330可各自为各自包括上述材料的单层或多层。有机封装层320可包括聚合物基材料。聚合物基材料可包括丙烯酸树脂、环氧树脂、聚酰亚胺、聚乙烯或类似物。根据一些实施方式，有机封装层320可包括丙烯酸酯。
输入感测层40可定位在显示层10的封装层300上。输入感测层40可包括第一绝缘层401、第一导电层402、第二绝缘层403和第二导电层404。输入感测层40可包括触摸电极，并且输入感测层40的第一导电层402和/或第二导电层404可包括触摸电极。根据一些实施方式，第二导电层404可包括与多个触摸电极中的每一个对应的特定图案(例如，网格图案)，并且第一导电层402可包括将相邻的触摸电极彼此连接的连接电极。
光学功能层50可包括黑色矩阵501、滤色器502和外涂层503。黑色矩阵501可与光学功能层50的触摸电极的图案(例如，网格图案)重叠。黑色矩阵501可包括阻光材料。
滤色器502可具有与由第一发光二极管ED1发射的光对应的颜色。例如，滤色器502可包括红色、绿色或蓝色颜料或染料。
外涂层503可包括透明材料(例如，透射材料)。外涂层503可包括有机绝缘材料，诸如硅基树脂、丙烯酸基树脂、环氧基树脂、PI、聚乙烯或类似物。外涂层503可与黑色矩阵501和滤色器502重叠。
图8是沿图6A的线VIII-VIII'截取的示出根据一些实施方式的显示面板2的剖面图。
参照图8的第一显示区域DA1，第一子像素电路PC1定位在衬底100上，并且第一子像素电路PC1电连接到第一发光二极管ED1。封装层300、输入感测层40和光学功能层50定位在第一发光二极管ED1上，并且它们的结构与参照图7已给出的描述相同。
参照图8的第一区域RA1，布置有第二发光二极管ED2。第二发光二极管ED2可包括其边缘被堤层215覆盖的第一电极221、通过堤层215的堤孔与第一电极221重叠的发射层222b以及位于发射层222b上的第二电极223。如上所述，第一公共层222a和第二公共层222c可位于第一电极221与第二电极223之间。
用于第二发光二极管ED2的操作(例如，导通、关断或类似操作)的第二子像素电路PC2可布置在第一区域RA1与第一显示区域DA1之间的第一外围区域RAP1中。在一些实施方式中，如图8中所示，第二子像素电路PC2可与第三发光二极管ED3重叠。第二子像素电路PC2可具有与参照图7描述的第一子像素电路PC1(参照图7)的结构相同的结构。
第二子像素电路PC2和第二发光二极管ED2可通过从第一外围区域RAP1朝向第一区域RA1延伸的导电总线CBL彼此电连接。例如，导电总线CBL可在第一外围区域RAP1中通过第四连接金属CM4连接到第二子像素电路PC2。图8示出了导电总线CBL定位在第二有机绝缘层212上，但是根据一些实施方式，导电总线CBL可位于第二有机绝缘层212下方，例如，位于第一有机绝缘层211上。导电总线CBL可包括透射材料。
衬底100可在第一区域RA1中包括凹部CP。凹部CP可对应于第一透射区域TA1。凹部CP可对应于两个相邻的第二发光二极管ED2之间的区域。凹部CP可具有凹陷到衬底100的子层中的形状。例如，凹部CP可具有凹陷到衬底100的第二阻挡层104和第二基础层103中的形状。换句话说，第二阻挡层104的孔104H和第二基础层103的开口103OP中的每一个可对应于凹部CP的一部分。图8示出了类似于第二阻挡层104的孔104H从第二阻挡层104的上表面穿透到底表面，第二基础层103的开口103OP从第二基础层103的上表面穿透到底表面，但根据本公开的实施方式不限于此。根据一些实施方式，第二基础层103的开口103OP可具有不从第二基础层103的上表面穿透到底表面的盲孔的形状。这里，孔可表示通孔，并且开口可为盲孔或通孔。
形成在衬底100的凹部CP上的层，例如，缓冲层201、第一有机绝缘层211和第二有机绝缘层212可分别包括与凹部CP重叠的孔201H、211H和212H。衬底100的凹部CP以及缓冲层201的孔201H、第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H可至少部分地被有机绝缘材料填充。例如，第三有机绝缘层213的一部分可至少部分地填充衬底100的凹部CP以及缓冲层201的孔201H、第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H。在一些实施方式中，第三有机绝缘层213的一部分可与凹部CP重叠，并且可通过凹部CP与第一阻挡层102的上表面接触。
可去除位于缓冲层201与第一有机绝缘层211之间的无机绝缘层的与第一区域RA1对应的部分。根据一些实施方式，可去除第一栅极绝缘层203、第一层间绝缘层205、第二层间绝缘层207、第二栅极绝缘层209和第三层间绝缘层210的与第一区域RA1对应的部分。因此，如图8中所示，第一栅极绝缘层203、第一层间绝缘层205、第二层间绝缘层207、第二栅极绝缘层209和第三层间绝缘层210中的每一个的端部可围绕衬底100的凹部CP。在这方面，图9示出了第一栅极绝缘层203、第一层间绝缘层205、第二层间绝缘层207、第二栅极绝缘层209和第三层间绝缘层210中的每一个的端部位于第一区域RA1与第一外围区域RAP1之间。第一有机绝缘层211可在凹部CP周围的第一区域RA1中与缓冲层201直接接触。
与第一显示区域DA1不同，在第一区域RA1中不提供子像素电路，并且第一栅极绝缘层203、第一层间绝缘层205、第二层间绝缘层207、第二栅极绝缘层209和/或第三层间绝缘层210可不位于第一区域RA1中。因此，在第一区域RA1中从衬底100到第二发光二极管ED2的第一电极221的第一高度h1可小于在第一显示区域DA1中从衬底100到第一发光二极管ED1的第一电极221的第二高度h2。
堤层215可包括与第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3中的每一个的第一电极221重叠的堤孔215BH。堤层215可包括与衬底100的凹部CP重叠的孔215H。第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3中的每一个的第二电极223也可包括与衬底100的凹部CP重叠的孔223H。因此，可改善第一透射区域TA1的透光率。
与第二电极223不同，第一公共层222a和第二公共层222c可不包括孔。换句话说，第一公共层222a和第二公共层222c可与凹部CP重叠。封装层300的第一无机封装层310、有机封装层320和第二无机封装层330以及输入感测层40的第一绝缘层401和第二绝缘层403可与凹部CP重叠。
光学功能层50的黑色矩阵501可包括与凹部CP重叠的孔501H，并且黑色矩阵501的孔501H可至少部分地被外涂层503的一部分填充。
图9是根据一些实施方式的显示面板2的示出第一区域RA1和第一外围区域RAP1的剖面的剖面图。除了导电总线CBL之外，图9中所示的第一区域RA1和第一外围区域RAP1的结构与以上参照图8描述的第一区域RA1和第一外围区域RAP1的结构相同，并且因此，下面主要描述其差异。
参照图9，第一外围区域RAP1中的第二子像素电路PC2可通过从第一外围区域RAP1延伸到第一区域RA1的导电总线CBL电连接到第二发光二极管ED2的第一电极221。导电总线CBL的至少一部分可位于第一有机绝缘层211上，并且可通过第一区域RA1中的第五连接金属CM5电连接到第二发光二极管ED2的第一电极221。
衬底100可包括凹部CP，并且衬底100上的绝缘层，例如，缓冲层201和第一有机绝缘层211可分别包括与凹部CP重叠的孔201H和211H。
导电总线CBL的一部分可与衬底100的凹部CP重叠。例如，如图9中所示，导电总线CBL可通过经过第一有机绝缘层211的侧表面、缓冲层201的侧表面和凹部CP的侧表面而从第一有机绝缘层211的上表面延伸到凹部CP的底表面(例如，第一阻挡层102的上表面)。
在图8和图9中，主要描述了布置在第一区域RA1的左侧上的第一外围区域RAP1，但根据本公开的实施方式不限于此。位于第一区域RA1的右侧上的第一外围区域RAP1也可具有与参照图8和图9描述的结构相同的结构。换句话说，参照图8和图9描述的导电总线CBL可对应于参照图6A描述的第一导电总线CBL1和/或第二导电总线CBL2。因此，例如，参照图9描述的“导电总线CBL的一部分与凹部CP重叠”可表示参照图6A描述的“第一导电总线CBL1和/或第二导电总线CBL2与凹部CP重叠”。
图10是沿图6A的线X-X'截取的示出根据一些实施方式的显示面板2的剖面图。
参照图10，衬底100可在第二区域RA2中包括孔100H。衬底100的孔100H可形成为从衬底100的上表面穿透底表面。例如，如图10中所示，彼此重叠的第一基础层101的孔101H'、第一阻挡层102的孔102H'、第二基础层103的孔103H'和第二阻挡层104的孔104H'可形成衬底100的孔100H。
参照图6A和图10，至少一个凹槽G可位于围绕第二区域RA2的第二外围区域RAP2中。在这方面，图10示出了第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G，但根据本公开的实施方式不限于此。凹槽G的数量可不同地改变。
第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G可布置为在一个方向，例如，在从第二外围区域RAP2朝向第二区域RA2的方向上彼此间隔开。第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G可各自具有如以上参照图6A和图6B所描述的围绕第二区域RA2的闭环形状。
凹槽G可穿透形成在缓冲层201上的至少一个绝缘层。其中形成有凹槽G的至少一个绝缘层包括第一有机绝缘层211，但也可包括第一有机绝缘层211下方的绝缘层。在这方面，图10示出了通过穿透第二栅极绝缘层209、第三层间绝缘层210和第一有机绝缘层211来形成第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G中的每一个。凹槽G(例如，第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G)可通过蚀刻去除第二栅极绝缘层209、第三层间绝缘层210和第一有机绝缘层211中的每一个的一部分来形成。
下层120位于凹槽G正下方。下层120可在用于形成凹槽G的蚀刻操作中用作蚀刻停止件。因此，凹槽G的底表面可为下层120的上表面。在这方面，图10示出了下层120位于第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G中的每一个下方，并且第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G中的每一个的底表面与下层120的上表面为相同的平面。
下层120可位于第二层间绝缘层207上，并且可在相同的操作中与参照图7描述的第三半导体层A3(参照图7)一起形成。下层120可包括与第三半导体层A3的材料相同的材料，例如，氧化物基半导体材料。类似于凹槽G，在平面图中，下层120可具有围绕第二区域RA2的闭环形状。
凹槽G中的至少一个(例如，第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G中的至少一个)可包括尖端PT。根据一些实施方式，如图10中所示，第一凹槽1G，第二凹槽2G和第四凹槽4G可各自具有底切形状。例如，第一凹槽1G可包括在穿过第一凹槽1G的中心的虚拟垂直线VXL的两侧中的每一侧上的底切形状。相反，第四凹槽4G可在其一侧上具有底切形状。
用于实现第一凹槽1G、第二凹槽2G和第四凹槽4G中的每一个的底切形状的尖端PT可提供在直接定位在第一有机绝缘层211上的金属图案层214上。根据一些实施方式，金属图案层214可具有钛层/铝层/钛层的多层结构。
金属图案层214可布置在作为中心的凹槽G的至少一侧上。例如，金属图案层214可定位在穿过第一凹槽1G的中心的虚拟垂直线VXL的两侧中的每一侧上，并且金属图案层214中的每一个的端部可朝向第一凹槽1G的中心突出以形成尖端PT。尖端PT是一种檐部，并且可通过穿过第一有机绝缘层211的内侧表面朝向第一凹槽1G的中心突出。
类似地，金属图案层214可位于第二凹槽2G的两侧中的每一侧上，并且金属图案层214中的每一个的端部朝向第二凹槽2G的中心突出以形成尖端PT。
第四凹槽4G可包括一个尖端PT。尖端PT可位于第四凹槽4G的一侧，例如，与第二分隔壁PW2相邻的一侧上。金属图案层214可位于第四凹槽4G的一侧上，并且金属图案层214的端部可通过经过形成第四凹槽4G的内侧表面的第一有机绝缘层211并且朝向第四凹槽4G的中心突出来形成尖端PT。第三凹槽3G可不包括尖端，并且因此，第三凹槽3G不具有底切形状。
发光二极管的层中的包括有机材料的一些，例如，第一公共层222a和第二公共层222c可被包括尖端PT的凹槽G切割。第二电极223可被包括尖端PT的凹槽G切割。在这方面，图10示出了第一公共层222a和第二公共层222c以及第二电极223可各自分离成彼此被第一凹槽1G、第二凹槽2G和第四凹槽4G的尖端PT间隔开的多个部分。第一公共层222a和第二公共层222c的彼此间隔开的部分中的任一个可在与第一公共层222a和第二公共层222c的其它部分分离和间隔开的状态下位于第一凹槽1G、第二凹槽2G或第四凹槽4G的底表面上。
在凹槽G周围可布置有金属虚设堆叠体110。例如，金属虚设堆叠体110可位于凹槽G的两侧中的每一侧上。金属虚设堆叠体110是一种丘，并且凹槽G的深度可增加。根据一些实施方式，图10示出了金属虚设堆叠体110包括绝缘层介于其间的三个金属层，例如，第一金属层111、第二金属层112和第三金属层113。
第一金属层111、第二金属层112和第三金属层113可与参照图7描述的晶体管和存储电容器的电极定位在相同的层上，并且可包括与晶体管和存储容量器的电极的材料相同的材料。例如，第一金属层111可与节点连接线166(参照图7)位于相同的层上，并且可包括与节点连接线166的材料相同的材料。第二金属层112可与作为第三栅电极GE3的子层的上栅电极G3B(参照图7)位于相同的层上，并且可包括与上栅电极G3B的材料相同的材料。第三金属层113可与存储电容器Cst的上电极CE2(参照图7)和/或作为第三栅电极GE3的子层的下栅电极G3A(参照图7)位于相同的层上，并且可包括与存储电容器Cst的上电极CE2和/或下栅电极G3A的材料相同的材料。图10示出了金属虚设堆叠体110包括绝缘层介于其间的三个金属层，但根据本公开的实施方式不限于此。根据一些实施方式，金属虚设堆叠体110的金属层的数量可小于三个或大于三个。
凹槽G中的一些，例如，第三凹槽3G可不包括尖端PT。第三凹槽3G可用于监视封装层300的有机封装层320。
除了上述凹槽G之外的至少一个分隔壁可位于第二外围区域RAP2中，并且在这方面，图10示出了第一分隔壁PW1和第二分隔壁PW2。凹槽G(例如，第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G)可在第二外围区域RAP2中彼此间隔开。第一凹槽1G可位于第一分隔壁PW1与第一显示区域DA1(参见图6A和图6B)之间。第二凹槽2G和第三凹槽3G可位于第一分隔壁PW1与第二分隔壁PW2之间，并且第四凹槽4G可位于第二分隔壁PW2与衬底100的孔100H之间。
第一分隔壁PW1与第二分隔壁PW2之间的凹槽G可被有机封装层320覆盖。在这方面，图10示出了在第一分隔壁PW1与第二分隔壁PW2之间的区域中，第二凹槽2G和第三凹槽3G被有机封装层320覆盖。在其中第一分隔壁PW1与第二分隔壁PW2之间的凹槽G，例如，第二凹槽2G和第三凹槽3G可不被有机封装层320覆盖的本公开的比较例中，诸如第一无机封装层310和第二无机封装层330的无机绝缘层可在第二凹槽2G和第三凹槽3G上彼此接触。当第一无机封装层310和第二无机封装层330在第二凹槽2G和第三凹槽3G上的接触区域的面积相对增加时，由于第二凹槽2G和第三凹槽3G的不均匀结构或类似原因，在第一无机封装层310与第二无机封装层330之间的接触部分处容易生成裂纹。裂纹降低了显示面板2的显示层10的质量。然而，根据一些实施方式，有机封装层320被制成覆盖第一分隔壁PW1与第二分隔壁PW2之间的凹槽G，例如，第二凹槽2G和第三凹槽3G，并且因此，可防止、减少或最小化上述问题。
封装层300的第一无机封装层310可连续地覆盖凹槽G的内侧表面。有机封装层320可与第一凹槽1G以及第一分隔壁PW1与第二分隔壁PW2之间的第二凹槽2G和第三凹槽3G重叠。第二无机封装层330可在其中未布置有机封装层320的区域中与第一无机封装层310接触。例如，第二无机封装层330可在第一分隔壁PW1的任一个突起上与第一无机封装层310接触。第二无机封装层330可在第二分隔壁PW2与衬底100的孔100H之间的区域中与第一无机封装层310接触。
第一分隔壁PW1可包括多个突起，以在形成有机封装层320时控制单体的流动。根据一些实施方式，图10示出了第一分隔壁PW1包括彼此间隔开的第一突起1141、第二突起1142和第三突起1143，但突起的数量可为两个。第一突起1141、第二突起1142和第三突起1143可形成为具有相同的高度，但根据本公开的实施方式不限于此。布置为相对靠近第二区域RA2的第三突起1143的高度(例如，从衬底100的上表面到第三突起1143的上表面的垂直距离)可大于布置为相对靠近第一显示区域DA1的第一突起1141的高度(例如，从衬底100的上表面到第一突起1141的上表面的垂直距离)。例如，第三突起1143的高度可实质上等于第二分隔壁PW2的高度(例如，从衬底100的上表面到第二分隔壁PW2的上表面的垂直距离)。
输入感测层40的第一绝缘层401和第二绝缘层403可定位在封装层300上。光学功能层50可定位在输入感测层40上。由于第二外围区域RAP2是一种非显示区域，因此黑色矩阵501可布置在第二外围区域RAP2中，并且外涂层503可定位在黑色矩阵501上。平坦化有机层450可位于输入感测层40的第一绝缘层401与第二绝缘层403之间。平坦化有机层450的一部分可与有机封装层320的一部分重叠。平坦化有机层450可通过与不重叠于有机封装层320的第四凹槽4G和/或第二分隔壁PW2重叠来将第二外围区域RAP2平坦化。
图11A和图11B是各自示出根据一些实施方式的显示面板2的第一区域RA1的剖面图。根据参照图8描述的一些实施方式，第二子像素电路PC2被描述为布置在第一区域RA1周围的第一外围区域RAP1中，但根据图11A和图11B的实施方式，第二子像素电路PC2可布置在第一区域RA1中。第二子像素电路PC2的剖面结构可具有与以上参照图7描述的第一子像素电路PC1的结构相同的结构。
第一区域RA1中的第二发光二极管ED2可分别布置在第一区域RA1中所布置的第二子像素电路PC2上。为了防止或减少在驱动期间第二子像素电路PC2被由待布置在第一区域RA1中的第一部件发射的或入射到第一部件的光损坏或被光影响的情况，阻光金属层BML可位于衬底100与第二子像素电路PC2之间。
阻光金属层BML可包括与衬底100的凹部CP重叠的孔BML-H。在一些实施方式中，阻光金属层BML的孔BML-H的面积(或宽度)可大于衬底100的凹部CP的面积(或宽度)。
衬底100的凹部CP可具有凹陷到第二阻挡层104和第二基础层103中的形状。彼此重叠的第二阻挡层104的孔104H和第二基础层103的开口103OP可对应于凹部CP。
参照图11A，形成在衬底100的凹部CP上的层，例如，缓冲层201、第一有机绝缘层211和第二有机绝缘层212可分别包括与凹部CP重叠的孔201H、211H和212H。衬底100的凹部CP以及缓冲层201的孔201H、第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H可至少部分地被有机绝缘材料填充。例如，第三有机绝缘层213的一部分可至少部分地填充衬底100的凹部CP以及缓冲层201的孔201H、第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H。在一些实施方式中，第三有机绝缘层213的一部分可通过凹部CP与第一阻挡层102的上表面接触。
第二发光二极管ED2的第二电极223可包括与衬底100的凹部CP重叠的孔223H。第一公共层222a和第二公共层222c中的每一个可与凹部CP重叠。堤层215可包括与衬底100的凹部CP重叠的孔215H。因此，可改善第一透射区域TA1的透光率。
封装层300的第一无机封装层310、有机封装层320和第二无机封装层330以及输入感测层40的第一绝缘层401和第二绝缘层403可与凹部CP重叠。光学功能层50的黑色矩阵501可包括与凹部CP重叠的孔501H，并且黑色矩阵501的孔501H可至少部分地被外涂层503的一部分填充。
参照图11B，形成在衬底100的凹部CP上的层，例如，缓冲层201、第一有机绝缘层211、第二有机绝缘层212和第三有机绝缘层213可分别包括与凹部CP重叠的孔201H、211H、212H和213H。衬底100的凹部CP和/或缓冲层201的孔201H、第一有机绝缘层211的孔211H、第二有机绝缘层212的孔212H和第三有机绝缘层213的孔213H可至少部分地被有机绝缘层填充。例如，有机封装层320的一部分可至少部分地填充衬底100的凹部CP和/或缓冲层201的孔201H、第一有机绝缘层211的孔211H、第二有机绝缘层212的孔212H和第三有机绝缘层213的孔213H。
第二发光二极管ED2的第二电极223可包括与衬底100的凹部CP重叠的孔223H。第一公共层222a和第二公共层222c中的每一个可与凹部CP重叠。例如，如图11B中所示，第一公共层222a可通过凹部CP与第一阻挡层102的上表面接触。
堤层215可包括与衬底100的凹部CP重叠的孔215H。因此，可改善第一透射区域TA1的透光率。
封装层300的第一无机封装层310和第二无机封装层330以及输入感测层40的第一绝缘层401和第二绝缘层403可与凹部CP重叠。光学功能层50的黑色矩阵501可包括与凹部CP重叠的孔501H，并且黑色矩阵501的孔501H可至少部分地被外涂层503的一部分填充。
图12是从垂直于图11A和图11B的衬底的方向观察的示意性地示出根据一些实施方式的显示面板的第一区域RA1的平面图。
参照图12，第二发光二极管ED2可布置在第一区域RA1中。例如，第二发光二极管ED2中的一些可形成组，并且多个组可彼此间隔开。参照图11A和图11B描述的衬底100的凹部CP可位于任一组的第二发光二极管ED2与另一组的第二发光二极管ED2之间。
由于电连接到第二发光二极管ED2的第二子像素电路布置在第一区域RA1中，因此电连接到第二子像素电路的线WL也可布置在第一区域RA1中。线WL可为信号线和电压线，诸如扫描线、数据线和驱动电压线。如图12中所示，线WL可在第一方向(例如，x方向)和第二方向(例如，y方向)上延伸。
第一区域RA1中的衬底100的凹部CP可与相邻的其它凹部CP间隔开。线WL可在两个相邻的凹部CP之间经过。
图13是根据一些实施方式的显示面板2的示出第二区域RA2和第二外围区域RAP2的剖面图。根据参照图10描述的实施方式，凹槽G定位在衬底100的上表面上，但根据图13中所示的实施方式，凹槽G可形成在衬底100中。
参照图13的第二区域RA2，衬底100可在第二区域RA2中包括孔100H。衬底100的孔100H可形成为从衬底100的上表面穿透底表面。例如，如图13中所示，彼此重叠的第一基础层101的孔101H'、第一阻挡层102的孔102H'、第二基础层103的孔103H'和第二阻挡层104的孔104H'可形成衬底100的孔100H。
参照图13的第二外围区域RAP2，在衬底100中可形成有至少一个凹槽G。凹槽G可完全围绕第二区域RA2，如以上参照图6A和图6B所述。根据一些实施方式，图13示出了第一凹槽1G、第二凹槽2G和第三凹槽3G，但根据本公开的实施方式不限于此。凹槽G的数量可不同地改变。
第一凹槽1G、第二凹槽2G和第三凹槽3G可布置为在一个方向，例如，在从第二外围区域RAP2朝向第二区域RA2的方向上彼此间隔开。第一凹槽1G、第二凹槽2G和第三凹槽3G可各自具有如以上参照图6A和图6B所描述的围绕第二区域RA2的闭环形状。
凹槽G可穿透包括在衬底100中的子层中的至少一个。凹槽G可具有凹陷到第二阻挡层104和第二基础层103中的形状。凹槽G，例如，第一凹槽1G、第二凹槽2G和第三凹槽3G可通过蚀刻去除第二阻挡层104和第二基础层103的部分来形成。图13示出了在用于形成凹槽G的蚀刻操作中，可在第二基础层103的厚度方向上去除第二基础层103的一部分，并且在这种情况下，凹槽G的底表面可位于第一阻挡层102的上表面上方，但根据本公开的实施方式不限于此。根据一些实施方式，凹槽G的底表面是第一阻挡层102的上表面。
凹槽G中的至少一个(例如，第一凹槽1G、第二凹槽2G和第三凹槽3G中的至少一个)可包括尖端PT。根据一些实施方式，如图13中所示，第一凹槽1G、第二凹槽2G和第三凹槽3G可各自具有底切形状。第一凹槽1G可在穿过第一凹槽1G的中心的虚拟垂直线的两侧中的每一侧上具有底切形状的剖面。类似地，第二凹槽2G和第三凹槽3G也可分别在穿过第二凹槽2G和第三凹槽3G的中心的虚拟垂直线的两侧中的每一侧上具有底切形状的剖面。底切形状可通过第二阻挡层104的尖端PT来实现。
第二阻挡层104和第二基础层103可包括不同的绝缘材料。第二阻挡层104和第二基础层103可具有不同的蚀刻选择性。替代性地，第二阻挡层104和第二基础层103可用不同的蚀刻气体蚀刻。由于上述材料差异和/或蚀刻气体差异，第二阻挡层104可具有朝向凹槽G的中心比第二基础层103的面对凹槽G的内侧表面更突出的尖端PT。
发光二极管的层中的包括有机材料的一些，例如，第一公共层222a和第二公共层222c可被包括尖端PT的凹槽G切割。第二电极223可被包括尖端PT的凹槽G切割。在这方面，图13示出了第一公共层222a和第二公共层222c以及第二电极223可各自分离成彼此被第一凹槽1G、第二凹槽2G和第三凹槽3G的尖端PT间隔开的多个部分。第一公共层222a和第二公共层222c的彼此间隔开的部分中的任一个可在与第一公共层222a和第二公共层222c的其它部分分离和间隔开的状态下位于第一凹槽1G、第二凹槽2G或第三凹槽3G的底表面上。第二电极223的彼此间隔开的部分中的任一个可在与第二电极223的其它部分分离和间隔开的状态下位于第一凹槽1G、第二凹槽2G或第三凹槽3G的底表面上。
除了上述凹槽G之外的至少一个分隔壁可位于第二外围区域RAP2中，并且在这方面，图13示出了第一分隔壁PW1和第二分隔壁PW2。第一凹槽1G可位于第一分隔壁PW1与第一显示区域DA1(参见图6A和图6B)之间。第二凹槽2G可位于第一分隔壁PW1与第二分隔壁PW2之间，并且第三凹槽3G可位于第二分隔壁PW2与衬底100的孔100H之间。
封装层300的第一无机封装层310可连续地覆盖凹槽G的内表面。有机封装层320可与第一凹槽1G重叠。第二无机封装层330可在其中未布置有机封装层320的区域中与第一无机封装层310接触。例如，第二无机封装层330可在第一分隔壁PW1与衬底100的孔100H之间的区域中与第一无机封装层310接触。
输入感测层40的第一绝缘层401和第二绝缘层403可定位在封装层300上。光学功能层50可定位在输入感测层40上。由于第二外围区域RAP2是一种非显示区域，因此黑色矩阵501可布置在第二外围区域RAP2中，并且外涂层503可定位在黑色矩阵501上。平坦化有机层450可位于输入感测层40的第一绝缘层401与第二绝缘层403之间。平坦化有机层450的一部分可与有机封装层320的一部分重叠。平坦化有机层450可通过与不重叠于有机封装层320的第三凹槽3G和/或第二分隔壁PW2重叠来将第二外围区域RAP2平坦化。
图14A至图14E是示出根据一些实施方式的形成显示面板的凹部和凹槽的操作的剖面图。为了描述的便利，图14A至图14E中的每一个示出了其中待形成凹部的第一区域RA1和其中待形成凹槽的第二外围区域RAP2。
参照图14A，制备衬底100。衬底100可包括第一基础层101、第一阻挡层102、第二基础层103和第二阻挡层104。可在衬底100上形成绝缘层。
参照图14A的第二外围区域RAP2，可在衬底100上形成缓冲层201、第一栅极绝缘层203、第一层间绝缘层205、第二层间绝缘层207、第二栅极绝缘层209、第三层间绝缘层210和第一有机绝缘层211。在第二外围区域RAP2中，可隔着下层120在下层120的两侧中的每一侧上布置金属虚设堆叠体110。金属虚设堆叠体110中的每一个可包括第一金属层111、位于第一金属层111下方的第二金属层112和位于第二金属层112下方的第三金属层113。第三金属层113可位于第一层间绝缘层205与第二层间绝缘层207之间，第二金属层112可位于第二栅极绝缘层209与第三层间绝缘层210之间，并且第一金属层111可位于第三层间绝缘层210与第一有机绝缘层211之间。
可在第二层间绝缘层207上形成下层120。下层120可在相同的操作中与以上参照图7描述的第三半导体层A3一起形成。
在下层120上形成第二栅极绝缘层209和第三层间绝缘层210，并且第二栅极绝缘层209和第三层间绝缘层210可分别包括与下层120重叠的孔209H和210H。下层120的上表面可分别通过第二栅极绝缘层209的孔209H和第三层间绝缘层210的孔210H与第一有机绝缘层211接触。
可在第一有机绝缘层211上形成金属图案层214。金属图案层214可通过在第一有机绝缘层211上形成整个金属材料层，并且然后通过使用掩模，诸如光致抗蚀剂将金属材料层图案化来形成。通过将金属材料层图案化，可在第一有机绝缘层211上形成彼此间隔开的金属图案层214。
可隔着下层120在下层120的两侧上分别布置两个相邻的金属图案层214。例如，两个相邻的金属图案层214可在第一分离区域IV1介于其间的情况下彼此间隔开。第一分离区域IV1对应于两个金属图案层214的端部之间的分离距离(例如，在水平方向上的分离距离)。第一有机绝缘层211的一部分(例如，与下层120重叠的部分)可通过第一分离区域IV1暴露。
每个金属图案层214可通过虚设接触孔211DCH与其下方的第一金属层111直接接触。通过金属图案层214与第一金属层111之间的接触，可阻挡可能通过第一有机绝缘层211行进的湿气。
参照图14A的第一区域RA1，可在衬底100上定位缓冲层201，并且缓冲层201可包括孔201H。作为衬底100的最上层的第二阻挡层104可包括孔104H。
第二阻挡层104的孔104H和缓冲层201的孔201H可在用于形成用于第一半导体层A1(参照图7)与电极或线之间的电连接的接触孔的操作和/或用于形成用于第三半导体层A3(参见图7)与电极或线之间的电连接的接触孔的操作中一起形成。可在缓冲层201上定位第一有机绝缘层211。
参照图14B，在第二外围区域RAP2和第一区域RA1中形成第二有机绝缘层212。第二有机绝缘层212可包括与第一分离区域IV1重叠的孔212P-H。第二有机绝缘层212的孔212P-H的宽度，例如，第二有机绝缘层212的隔着孔212P-H彼此间隔开的部分之间的第二分离区域IV2的宽度，可小于第一分离区域IV1的宽度。因此，彼此面对的金属图案层214中的每一个的侧表面214IS可被第二有机绝缘层212覆盖。
此后，在第二有机绝缘层212上形成掩模2000。掩模2000可为包括非光敏材料(例如，半导体材料)的硬掩模。例如，掩模2000可包括IGZO。
掩模2000可包括位于第二外围区域RAP2中的第一掩模部分2000a和第二掩模部分2000b。第一掩模部分2000a和第二掩模部分2000b可分别与彼此间隔开的金属图案层214重叠。第一掩模部分2000a与第二掩模部分2000b之间的第三分离区域IV3的宽度可大于第一分离区域IV1的宽度。
在第一区域RA1中，掩模2000可包括在缓冲层201的孔201H和第二阻挡层104的孔104H介于其间的情况下彼此间隔开的第三掩模部分2000c和第四掩模部分2000d。第三掩模部分2000c和第四掩模部分2000d可分别与第二阻挡层104的隔着孔104H彼此间隔开的部分重叠。第三掩模部分2000c和第四掩模部分2000d之间的分离区域可与第二阻挡层104的孔104H和缓冲层201的孔201H重叠。
参照图14C，可通过使用掩模2000来去除第二外围区域RAP2和第一区域RA1中的每一个中的有机绝缘层的一部分(第一去除操作)。根据第一去除操作，可在第二外围区域RAP2中形成具有底切形状的凹槽G，并且可在第一区域RA1中形成第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H。
在第二外围区域RAP2中，可在去除第一有机绝缘层211的定位在第一掩模部分2000a与第二掩模部分2000b之间的第三分离区域IV3下方的一部分的情况下形成凹槽G。当去除第一有机绝缘层211的一部分时，也可去除第二有机绝缘层212的不与第一掩模部分2000a和第二掩模部分2000b中的每一个重叠的一部分。在去除第一有机绝缘层211的一部分的情况下形成的凹槽G可分别与第二栅极绝缘层209的孔209H和第三层间绝缘层210的孔210H重叠。因此，可获得增加凹槽G的深度的效果。
当去除了第一有机绝缘层211的定位在金属图案层214下方的一部分时，金属图案层214的一部分可通过经过第一有机绝缘层211的内侧表面211IS和金属图案层214的下表面彼此相交的点mp而进一步朝向凹槽G的中心延伸。金属图案层214的经过上述点mp而进一步朝向凹槽G的中心延伸的部分对应于尖端PT。
在第一区域RA1中，在去除了定位在第三掩模部分2000c与第四掩模部分2000d之间的分离区域下方的第一有机绝缘层211的一部分和第二有机绝缘层212的一部分的情况下，可形成第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H。
参照图14D，可通过使用掩模2000来去除第一区域RA1中位于第二阻挡层104下方的第二基础层103的一部分(第二去除操作)。在第二去除操作中使用的气体也可注入第二外围区域RAP2中。然而，在第二外围区域RAP2中，由于存在作为蚀刻停止件的下层120，因此凹槽G的深度无法进一步增加，并且在去除第一区域RA1中的第二基础层103的一部分的情况下可包括第二基础层103的开口103OP。图14D示出了第二基础层103的开口103OP具有从第二基础层103的上表面穿透底表面的孔的形状，但根据一些实施方式，第二基础层103的开口103OP可为从第二基础层103的上表面向下表面凹进并且不穿过第二基础层103的底表面的盲孔的形状。
第二基础层103的开口103OP和第二阻挡层104的孔104H可形成衬底100的凹部CP。
参照图14E，去除掩模2000。在上述第一去除操作和第二去除操作中，将相同的蚀刻材料(例如，气体或类似物)提供到第一区域RA1和第二外围区域RAP2，但是下层120位于第二外围区域RAP2中，并且因此，凹槽G和凹部CP的底表面的位置可彼此不同。例如，从第一基础层101的上表面到凹槽G的底表面的第一垂直距离VD1可大于从第一基础层101的上表面到凹部CP的底表面的第二垂直距离VD2。
图15A至图15E是示出根据一些实施方式的形成显示面板的凹部和凹槽的操作的剖面图。
参照图15A，制备衬底100。衬底100可包括第一基础层101、第一阻挡层102、第二基础层103和第二阻挡层104。绝缘层可形成在衬底100上。
参照图15A的第二外围区域RAP2，缓冲层201可形成在衬底100上。参照图15A的第一区域RA1，缓冲层201、第一有机绝缘层211和第二有机绝缘层212可形成在衬底100上。换句话说，第一有机绝缘层211和第二有机绝缘层212可形成在第一区域RA1中，但可不形成在第二外围区域RAP2的至少一部分(例如，其中待形成有凹槽的区域)中。
此后，形成掩模2000。掩模2000可为包括非光敏材料(例如，半导体材料)的硬掩模。例如，掩模2000可包括IGZO。
掩模2000可在第二外围区域RAP2中包括彼此间隔开的第一掩模部分2000a和第二掩模部分2000b。掩模2000可在第一区域RA1中包括彼此间隔开的第三掩模部分2000c和第四掩模部分2000d。
参照图15B，可通过使用掩模2000来去除有机绝缘层的一部分(第一去除操作)。有机绝缘层的定位在掩模2000下方的一部分可通过第一去除操作去除。
例如，根据第一去除操作，第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H可形成在第一区域RA1中。相反，在第二外围区域RAP2中，由于在第一掩模部分2000a和第二掩模部分2000b下方没有有机绝缘层，因此没有待去除的有机绝缘层。
参照图15C，可通过使用掩模2000来去除无机绝缘层的一部分(第二去除操作)。在第二去除操作中，可去除第二外围区域RAP2和第一区域RA1中的每一个中的无机绝缘层的一部分。
参照第二外围区域RAP2，可在去除缓冲层201和第二阻挡层104中的每一个的与第一掩模部分2000a和第二掩模部分2000b之间的分离区域重叠的部分的情况下形成缓冲层201的孔210H”和第二阻挡层104的孔104H”。
参照第一区域RA1，可在去除缓冲层201和第二阻挡层104中的每一个的位于第一有机绝缘层211的孔211H和第二有机绝缘层212的孔212H下方的部分的情况下形成缓冲层201的孔201H和第二阻挡层104的孔104H。
参照图15D，可通过使用掩模2000来去除第二阻挡层104下方的层，例如，第二基础层103的一部分(第三去除操作)。通过第三去除操作，可在第二外围区域RAP2中形成具有底切形状的凹槽G，并且可在第一区域RA1中形成凹部CP。
参照第二外围区域RAP2，在去除第二基础层103的与第一掩模部分2000a和第二掩模部分2000b之间的分离区域重叠的部分的情况下形成凹槽G。
在去除具有与第二阻挡层104的蚀刻选择性不同的蚀刻选择性的第二基础层103的一部分的情况下，第二阻挡层104的一部分可通过经过第二基础层103的内侧表面103IS和第二阻挡层104的底表面彼此相交的点mp'而进一步朝向凹槽G的中心延伸。第二阻挡层104的通过经过上述点mp'朝向凹槽G的中心进一步延伸的部分对应于尖端PT。
参照第一区域RA1，可在去除第二基础层103的位于第一有机绝缘层211的孔211H、第二有机绝缘层212的孔212H、缓冲层201的孔201H和第二阻挡层104的孔104H下方的部分的情况下形成第二基础层103的开口103OP。
图15D示出了第二外围区域RAP2中形成在第二基础层103中的凹槽G和第一区域RA1中形成在第二基础层103中的开口103OP中的每一个从第二基础层103的上表面穿透底表面。根据一些实施方式，第二基础层103的开口103OP可具有从第二基础层103的上表面向下表面凹进并且不穿过第二基础层103的底表面的盲孔的形状。类似地，凹槽G也可形成为不穿过第二基础层103。
换句话说，图15D示出了凹槽G的底表面和凹部CP的底表面中的每一个与第一阻挡层102的上表面实质上相同，但根据本公开的实施方式不限于此。根据一些实施方式，凹槽G的底表面和凹部CP的底表面可各自布置为比第一阻挡层102的上表面更远离第一基础层101。
参照图15E，去除掩模2000。由于凹槽G和凹部CP在上述第三去除操作中一起形成，因此凹槽G和凹部CP的底表面可实质上相同。例如，从第一基础层101的上表面到凹槽G的底表面的第一垂直距离VD1'可实质上等于从第一基础层101的上表面到凹部CP的底表面的第二垂直距离VD2'。
根据一些实施方式，凹槽和凹部可同步地或同时形成，而无需添加使用掩模的工艺，从而减少了成本。根据一些实施方式，可将布置有部件的位置被用户识别最小化，并且可确保行进到部件或在部件中发生的波(例如，光或声音)可穿过的透射区域的面积。然而，这些效果仅是说明，并且根据本公开的实施方式的范围不限于此。
应理解，本文中描述的实施方式应仅在描述性意义上考虑，而不用于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照图对一个或多个实施方式进行了描述，但是本领域普通技术人员将理解，在不背离如由随附的权利要求书及其等同物限定的精神和范围的情况下，可在其中做出形式和细节上的各种改变。

Claims (30)

1.一种显示面板，包括：
衬底，所述衬底包括第一区域、与所述第一区域间隔开的第二区域以及围绕所述第一区域和所述第二区域的第一显示区域；
多个第一子像素电路，所述多个第一子像素电路位于所述第一显示区域中；
多个第一发光二极管，所述多个第一发光二极管位于所述第一显示区域中并且分别电连接到所述多个第一子像素电路；
多个第二发光二极管，所述多个第二发光二极管位于所述第一区域中；
多个第二子像素电路，所述多个第二子像素电路分别电连接到所述多个第二发光二极管；以及
凹槽，所述凹槽围绕所述第二区域并且具有底切形状，
其中，所述衬底包括第一基础层、位于所述第一基础层上的第一阻挡层、位于所述第一阻挡层上的第二基础层以及位于所述第二基础层上的第二阻挡层，
其中，所述衬底还包括：
第一凹部，所述第一凹部对应于所述第一区域中的两个相邻的所述第二发光二极管之间的区，并且具有凹陷到所述第二阻挡层和所述第二基础层中的形状；以及
孔，所述孔对应于所述第二区域，并且穿透所述第二阻挡层、所述第二基础层、所述第一阻挡层和所述第一基础层。
2.根据权利要求1所述的显示面板，其中，从所述第一基础层的上表面到所述凹槽的底表面的第一垂直距离等于或大于从所述第一基础层的所述上表面到所述第一凹部的底表面的第二垂直距离。
3.根据权利要求1所述的显示面板，其中，所述第一区域包括与所述衬底的所述第一凹部对应的透射区域。
4.根据权利要求1所述的显示面板，其中，从所述多个第二子像素电路之中选择的两个第二子像素电路中的一个第二子像素电路位于所述第一区域的第一侧上的第一外围区域中，并且所述两个第二子像素电路中的另一个第二子像素电路位于所述第一区域的第二侧上的第二外围区域中，所述第二侧与所述第一侧相对。
5.根据权利要求4所述的显示面板，其中，所述两个第二子像素电路中的所述一个第二子像素电路位于隔着所述第一区域与所述第二区域相对的一侧上，以及
所述两个第二子像素电路中的所述另一个第二子像素电路位于所述第一区域与所述第二区域之间。
6.根据权利要求4所述的显示面板，还包括：
第一导电总线，所述第一导电总线将所述两个第二子像素电路中的所述一个第二子像素电路与所述多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在第一方向上延伸；以及
第二导电总线，所述第二导电总线将所述两个第二子像素电路中的所述另一个第二子像素电路与所述多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在所述第一方向上延伸。
7.根据权利要求6所述的显示面板，其中，所述第一导电总线和所述第二导电总线中的每一个包括透射导电材料。
8.根据权利要求7所述的显示面板，其中，所述第一导电总线和所述第二导电总线中的任一个的一部分与所述第一凹部重叠。
9.根据权利要求1至8中的任一项所述的显示面板，其中，在所述第一区域中从所述衬底到所述多个第二发光二极管中的任一个的第一电极的第一高度小于在所述第一显示区域中从所述衬底到所述多个第一发光二极管中的任一个的第一电极的第二高度。
10.根据权利要求1至8中的任一项所述的显示面板，还包括：有机绝缘层，所述有机绝缘层位于所述衬底与所述第一区域中的所述多个第二发光二极管中的任一个的第一电极之间，
其中，所述有机绝缘层与所述衬底的所述第一凹部重叠。
11.根据权利要求1至8中的任一项所述的显示面板，其中，所述衬底还包括位于所述第一区域中并且与所述第一凹部间隔开的第二凹部。
12.一种制造显示面板的方法，所述显示面板包括：
第一显示区域，在所述第一显示区域中布置有多个第一发光二极管；
第一区域，在所述第一区域中布置有多个第二发光二极管；以及
第二区域，所述第二区域与所述第一区域间隔开，
所述方法包括：
制备包括第一基础层、位于所述第一基础层上的第一阻挡层、位于所述第一阻挡层上的第二基础层和位于所述第二基础层上的第二阻挡层的衬底，其中，所述多个第一发光二极管和所述多个第二发光二极管位于所述衬底上；
形成与所述第二区域的外围区域对应、围绕所述第二区域并且具有底切形状的凹槽；以及
形成与所述第一区域中的两个相邻的所述第二发光二极管之间的区对应并且具有凹陷到所述第二阻挡层和所述第二基础层中的形状的凹部，
其中，在所述凹槽的所述形成和所述凹部的所述形成中，使用由相同材料制成的掩模。
13.根据权利要求12所述的制造显示面板的方法，其中，所述掩模包括氧化铟镓锌。
14.根据权利要求12所述的制造显示面板的方法，其中，从所述第一基础层的上表面到所述凹槽的底表面的第一垂直距离等于或大于从所述第一基础层的所述上表面到所述凹部的底表面的第二垂直距离。
15.根据权利要求12所述的制造显示面板的方法，其中，所述凹部的所述形成包括：
形成穿透所述第二阻挡层的孔；以及
在所述第二基础层中形成与所述第二阻挡层的所述孔重叠的开口。
16.根据权利要求15所述的制造显示面板的方法，还包括：
形成在所述衬底与所述掩模之间的有机绝缘层；以及
在所述有机绝缘层上形成金属图案层，
其中，所述凹槽的所述形成包括通过使用所述掩模去除所述有机绝缘层的一部分，以及
所述金属图案层包括从所述有机绝缘层的其所述一部分被去除后的内侧表面与所述金属图案层的底表面彼此相交的点朝向所述凹槽突出的尖端。
17.根据权利要求16所述的制造显示面板的方法，还包括：形成位于所述有机绝缘层下方的下层。
18.根据权利要求15所述的制造显示面板的方法，其中，所述凹槽的所述形成包括：
形成穿透所述掩模下方的所述第二阻挡层的孔；以及
在所述第二基础层中形成与所述第二阻挡层的所述孔重叠的开口。
19.一种电子装置，包括：
显示面板，所述显示面板包括第一区域、与所述第一区域间隔开的第二区域以及围绕所述第一区域和所述第二区域的第一显示区域；
第一部件，所述第一部件对应于所述显示面板的所述第一区域并且位于所述显示面板的后表面上；以及
第二部件，所述第二部件对应于所述显示面板的所述第二区域并且位于所述显示面板的所述后表面上，
其中，所述显示面板包括：
衬底；
多个第一子像素电路，所述多个第一子像素电路位于所述衬底上并且位于所述第一显示区域中；
多个第一发光二极管，所述多个第一发光二极管位于所述第一显示区域中并且分别电连接到所述多个第一子像素电路；
多个第二发光二极管，所述多个第二发光二极管位于所述第一区域中；
多个第二子像素电路，所述多个第二子像素电路分别电连接到所述多个第二发光二极管；以及
凹槽，所述凹槽围绕所述第二区域并且具有底切形状，
其中，所述衬底包括第一基础层、位于所述第一基础层上的第一阻挡层、位于所述第一阻挡层上的第二基础层以及位于所述第二基础层上的第二阻挡层，
其中，所述衬底还包括：
第一凹部，所述第一凹部对应于所述第一区域中的两个相邻的所述第二发光二极管之间的区，并且具有凹陷到所述第二阻挡层和所述第二基础层中的形状；以及
孔，所述孔对应于所述第二区域，并且穿透所述第二阻挡层、所述第二基础层、所述第一阻挡层和所述第一基础层。
20.根据权利要求19所述的电子装置，其中，从所述第一基础层的上表面到所述凹槽的底表面的第一垂直距离等于或大于从所述第一基础层的所述上表面到所述第一凹部的底表面的第二垂直距离。
21.根据权利要求19所述的电子装置，其中，所述第一区域包括与所述衬底的所述第一凹部对应的透射区域。
22.根据权利要求19所述的电子装置，其中，从所述多个第二子像素电路之中选择的两个第二子像素电路中的一个第二子像素电路位于所述第一区域的第一侧上的第一外围区域中，并且所述两个第二子像素电路中的另一个第二子像素电路位于所述第一区域的第二侧上的第二外围区域中，所述第二侧与所述第一侧相对。
23.根据权利要求22所述的电子装置，其中，所述显示面板还包括：
第一导电总线，所述第一导电总线将所述两个第二子像素电路中的所述一个第二子像素电路与所述多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在第一方向上延伸；以及
第二导电总线，所述第二导电总线将所述两个第二子像素电路中的所述另一个第二子像素电路与所述多个第二发光二极管之中的对应的第二发光二极管彼此电连接并且在所述第一方向上延伸。
24.根据权利要求23所述的电子装置，其中，所述第一导电总线和所述第二导电总线中的每一个包括透射导电材料。
25.根据权利要求24所述的电子装置，其中，所述第一导电总线和所述第二导电总线中的任一个的一部分与所述第一凹部重叠。
26.根据权利要求19至25中的任一项所述的电子装置，其中，在所述第一区域中从所述衬底到所述多个第二发光二极管中的任一个的第一电极的第一高度小于在所述第一显示区域中从所述衬底到所述多个第一发光二极管中的任一个的第一电极的第二高度。
27.根据权利要求19至25中的任一项所述的电子装置，其中，所述显示面板还包括：有机绝缘层，所述有机绝缘层位于所述衬底与所述第一区域中的所述多个第二发光二极管中的任一个的第一电极之间，以及
所述有机绝缘层与所述衬底的所述第一凹部重叠。
28.根据权利要求19至25中的任一项所述的电子装置，其中，所述衬底还包括位于所述第一区域中并且与所述第一凹部间隔开的第二凹部。
29.根据权利要求19至25中的任一项所述的电子装置，其中，所述第一部件和所述第二部件中的每一个包括使用光的电子元件，并且所述第一部件的所述电子元件不同于所述第二部件的所述电子元件。
30.根据权利要求29所述的电子装置，其中，所述第一部件和所述第二部件中的每一个的所述电子元件包括传感器或相机。
CN202310988160.0A 2022-08-26 2023-08-08 显示面板、制造显示面板的方法和电子装置 Pending CN117637793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0107798 2022-08-26
KR1020220107798A KR20240029685A (ko) 2022-08-26 2022-08-26 표시 패널, 그 제조 방법 및 이를 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
CN117637793A true CN117637793A (zh) 2024-03-01

Family

ID=89998553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310988160.0A Pending CN117637793A (zh) 2022-08-26 2023-08-08 显示面板、制造显示面板的方法和电子装置

Country Status (3)

Country Link
US (1) US20240072015A1 (zh)
KR (1) KR20240029685A (zh)
CN (1) CN117637793A (zh)

Also Published As

Publication number Publication date
US20240072015A1 (en) 2024-02-29
KR20240029685A (ko) 2024-03-06

Similar Documents

Publication Publication Date Title
CN114335077A (zh) 显示面板、制造其的方法和使用其的电子设备
US20240065059A1 (en) Display panel and electronic device including same
US20230371307A1 (en) Display panel and display apparatus including the same
US20240072015A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20240215307A1 (en) Display panel and electronic apparatus including the same
US20230380231A1 (en) Display apparatus
CN221043676U (zh) 显示面板和电子设备
US20230200197A1 (en) Method of manufacturing display panel
CN218831213U (zh) 显示面板和包括该显示面板的电子装置
US20240126390A1 (en) Display panel and electronic apparatus including the same
CN220441194U (zh) 显示装置
US11474639B2 (en) Electronic device
US20230413622A1 (en) Display panel and electronic apparatus including the same
US20240079389A1 (en) Display panel and electronic apparatus including the same
EP4340572A1 (en) Display apparatus and method of manufacturing the same
US20240081094A1 (en) Display panel
US20240188342A1 (en) Display panel and electronic apparatus including the same
US20240188399A1 (en) Display apparatus and method of providing the same
US20240153925A1 (en) Display panel and electronic apparatus including the same
CN114649389A (zh) 显示面板
KR20240077581A (ko) 디스플레이 패널
KR20230143271A (ko) 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기
KR20230049817A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20230161320A (ko) 표시 장치
CN117794302A (zh) 显示装置以及制造该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication