CN117558628A - 一种igbt及其制造方法 - Google Patents
一种igbt及其制造方法 Download PDFInfo
- Publication number
- CN117558628A CN117558628A CN202410026318.0A CN202410026318A CN117558628A CN 117558628 A CN117558628 A CN 117558628A CN 202410026318 A CN202410026318 A CN 202410026318A CN 117558628 A CN117558628 A CN 117558628A
- Authority
- CN
- China
- Prior art keywords
- region
- ion implantation
- igbt
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims abstract description 78
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 23
- 229910001417 caesium ion Inorganic materials 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 13
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种IGBT及其制造方法，包括步骤：在衬底P型阱区表面离子注入五价元素，形成N+发射极区；在N+发射极区的表面刻蚀贯穿的沟槽；在沟槽的侧壁和底面沉积形成栅极氧化层，并填充多晶硅栅；在N+发射极区的表面沉积绝缘介质层，并涂覆光刻胶；通过孔光罩版对光刻胶进行曝光、显影，并进行绝缘介质层的刻蚀，形成孔开口区域；正面进行高能离子注入五价元素，形成CS离子注入区域；对孔开口区域的硅表面进行过刻蚀；正面进行离子注入三价元素，形成P+离子注入区域，并高温热扩散形成P+区域和CS区域。该方案能够在带有CS层的IGBT的制造过程中，减少光罩版的使用层数，从而在保证IGBT性能的同时，降低生产成本。
Description
技术领域
本发明涉及技术领域，尤指一种IGBT及其制造方法。
背景技术
IGBT（绝缘栅双极性晶体管）综合了电力晶体管（Giant Transistor—GTR）和电力场效应晶体管（Power MOSFET）的优点，具有良好的特性，应用广泛，家电、工业控制、新能源汽车、新能源发电等领域都会用到IGBT。在IGBT结构中增加载流子存储层（CS层）可以明显提高IGBT性能。但是，现有的IGBT制造工艺，每增加一层CS层，就需要对应增加1层CS层光罩版，光罩版的层数越多，对应的生产成本也越高。因此，针对带有CS层的IGBT，需要一种IGBT及其制造方法能够减少其制造过程中光罩版使用层数的工艺，实现既保障IGBT的性能，又能降低其生产成本。
发明内容
本发明的目的是提供一种IGBT及其制造方法，能够在带有CS层的IGBT的制造过程中，减少光罩版的使用层数，从而在保证IGBT性能的同时，降低生产成本。
本发明提供的技术方案如下：
本发明提供一种IGBT制造方法，包括步骤：
在衬底的P型阱区表面离子注入五价元素并进行高温热扩散，形成N+发射极区；
在所述N+发射极区的表面刻蚀贯穿所述N+发射极区和所述P型阱区的沟槽；
在所述沟槽的侧壁和底面沉积形成栅极氧化层，并填充多晶硅栅；
在所述N+发射极区的表面沉积绝缘介质层，并在所述绝缘介质层上涂覆光刻胶；
通过孔光罩版对所述光刻胶进行曝光、显影，并进行所述绝缘介质层的刻蚀，形成孔开口区域；
正面进行高能离子注入五价元素，形成CS离子注入区域；
对所述孔开口区域的硅表面进行过刻蚀；
正面进行离子注入三价元素，形成P+离子注入区域，并高温热扩散形成P+区域和CS区域；
刻蚀掉热扩散过程中形成的薄氧化层后进行正面金属填充。
通过在沟槽刻蚀前进行五价元素离子注入，并热扩散形成N+发射极区域，无需N+层光罩版，从而节省一层光罩版，且能够降低离子注入五价元素时对栅极氧化层的损伤；同时，利用孔刻蚀这一步的光刻胶和绝缘介质层一起作为CS注入阻挡层，通过在绝缘介质层刻蚀后，高能离子注入五价元素，能够再节省一层光罩版，且进一步避免CS层离子注入时对栅极氧化层的损伤、从而提高栅极氧化层的耐压能力以及长期可靠性；实现在带有CS层的IGBT的制造过程中，减少光罩版的使用层数，从而在保证IGBT性能的同时，降低生产成本。
在一些实施方式中，所述的在衬底的P型阱区表面注入五价元素并进行高温热扩散之前，还包括：
在N型Si衬底的N-区域表面离子注入三价元素并进行高温热扩散，形成P型区，将所述P型区作为IGBT的所述P型阱区；或，
在N型Si衬底的N-区域表面生长P型外延层，将所述P型外延层作为IGBT的所述P型阱区。
在一些实施方式中，所述的在所述沟槽的侧壁和底面沉积形成栅极氧化层，并填充多晶硅栅，具体包括：
通过气相沉积法在所述沟槽的侧壁和底面沉积SiO2形成所述栅极氧化层，并在所述栅极氧化层内填充多晶硅形成所述多晶硅栅；
所述栅极氧化层的顶面和所述多晶硅栅的顶面均与所述N+发射极区的顶面齐平。
在一些实施方式中，每一所述孔开口区域在竖直面上均位于相邻的两个所述沟槽之间，使每一所述CS离子注入区域均位于相邻的两个所述沟槽之间。
在一些实施方式中，所述正面进行高能离子注入五价元素，形成CS离子注入区域，具体包括：
正面进行一次高能离子注入五价元素，形成一个所述CS离子注入区域；或，
按照能量由高到低的顺序正面依次进行若干次高能离子注入五价元素，形成若干层所述CS离子注入区域。
通过多次如两次高能离子注入五价元素，形成若干层CS区域，能够使CS区域到P阱区域的过渡更缓和，优化CS层与P阱处的电场分布，提高器件的耐压能力。
在一些实施方式中，正面进行离子注入三价元素，形成P+离子注入区域后，高温热扩散形成所述P+区域和一个所述CS区域；或，
高温热扩散形成所述P+区域和若干个所述CS区域，所述CS区域与所述CS离子注入区域相对应。
在一些实施方式中，所述P+区域和所述CS区域的热扩散同步在同一氮气环境中进行。
在一些实施方式中，所述高温热扩散的温度不小于1100℃。
在一些实施方式中，所述光刻胶的厚度不小于4μm。
另外，本发明还提供一种IGBT，所述IGBT使用上述的IGBT制造方法进行制造。
根据本发明提供的一种IGBT及其制造方法，至少具有以下有益效果：
（1）该方案能够在带有CS层的IGBT的制造过程中，减少光罩版的使用层数，从而在保证IGBT性能的同时，降低生产成本；
（2）该方案能够降低离子注入五价元素时对栅极氧化层的损伤，提高栅极氧化层的耐压能力以及长期可靠性；
（3）通过多次如两次高能离子注入五价元素，形成若干层CS区域，能够使CS区域到P阱区域的过渡更缓和，优化CS层与P阱处的电场分布，提高器件的耐压能力。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本方案的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明实施例的整体流程示意图；
图2是本发明实施例的N型Si衬底的结构示意图；
图3是本发明实施例的带有P型外延层的N型Si衬底的结构示意图；
图4是本发明实施例的N型Si衬底的N-区域表面离子注入三价元素的示意图；
图5是本发明实施例的P型阱区表面离子注入五价元素的示意图；
图6是本发明实施例的沟槽设置示意图；
图7是本发明实施例的栅极氧化层和多晶硅栅设置示意图；
图8是本发明实施例的绝缘介质层和光刻胶设置示意图；
图9是本发明实施例的对光刻胶进行曝光、显影示意图；
图10是本发明实施例的孔开口区域设置示意图；
图11是本发明实施例的一次高能离子注入五价元素示意图；
图12是本发明实施例的两次高能离子注入五价元素示意图；
图13是本发明实施例的一次高能离子注入五价元素对应的硅表面过刻蚀示意图；
图14是本发明实施例的两次高能离子注入五价元素对应的硅表面过刻蚀示意图
图15是本发明实施例的一次高能离子注入五价元素对应的离子注入三价元素示意图；
图16是本发明实施例的两次高能离子注入五价元素对应的离子注入三价元素示意图；
图17是本发明实施例的一次高能离子注入五价元素对应的高温热扩散示意图；
图18是本发明实施例的两次高能离子注入五价元素对应的高温热扩散示意图；
图19是本发明实施例的一次高能离子注入五价元素对应的正面金属填充示意图；
图20是本发明实施例的两次高能离子注入五价元素对应的正面金属填充示意图。
图中标号：1-衬底；2.1-P型外延层；2.2-P型区；3-N+发射极区；4-沟槽；5-栅极氧化层；6-多晶硅栅；7-绝缘介质层；8-光刻胶；9.1-CS离子注入区域；9.2-CS区域；10.1-P+离子注入区域；10.2-P+区域；11-正面金属区域。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
IGBT（绝缘栅双极性晶体管）综合了电力晶体管（Giant Transistor—GTR）和电力场效应晶体管（Power MOSFET）的优点，具有良好的特性，广泛应用在家电、工业控制、新能源汽车、新能源发电等领域。在IGBT结构中增加载流子存储层（CS层）可以明显提高IGBT性能。但是，现有的IGBT制造工艺，每增加一层CS层，就需要对应增加1层CS层光罩版，光罩版的层数越多，对应的生产成本也越高，使得IGBT的性能和成本不能兼顾。
本申请提出一种IGBT制造工艺，通过优化现有的IGBT制造方法，能够在增加载流子存储层时，而不需要用到CS层光罩版，从而在提高IGBT的性能的同时降低其成本。下面将结合附图对该IGBT制造工艺进行具体描述。
在一个实施例中，参考说明书附图1，本发明提供一种IGBT制造方法，包括步骤：
S1、在衬底1的P型阱区表面离子注入五价元素并进行高温热扩散，形成N+发射极区3；
参考说明书附图2和3，本申请的衬底1通常为N型Si衬底，N型Si衬底可以设置P型外延层2.1，也可以不设置，本申请的IGBT制造工艺均可适用。
参考说明书附图5，本申请从P型阱区正面离子注入五价元素，再经过高温热扩散后形成IGBT的N+发射极区3。
S2、在N+发射极区3的表面刻蚀贯穿N+发射极区3和P型阱区的沟槽4；
参考说明书附图6，本申请设置IGBT的沟槽4时，是从正面对IGBT的N+发射极区3进行刻蚀，并贯穿N+发射极区3和P型阱区形成沟槽4。
现有技术中，N+发射极区域3通常是在沟槽栅刻蚀形成之后，利用N+层光罩版进行光刻后再离子注入五价元素、热扩散后形成；而本方案通过在沟槽刻蚀前进行五价元素（根据设计的N+层深度选择适合的5价元素，在此不做限制）离子注入，形成N+发射极区域3，从而能够节省一层N+层光罩版，也可降低原有技术中离子注入五价元素时对栅极氧化层的损伤。
S3、在沟槽的侧壁和底面沉积形成栅极氧化层5，并填充多晶硅栅6；
参考说明书附图7，在刻蚀沟槽4后，需要在沟槽的侧壁和底面采用沉积法形成栅极氧化层5，并在栅极氧化层5内填充多晶硅栅6。
S4、在N+发射极区3的表面沉积绝缘介质层7，并在绝缘介质层7上涂覆光刻胶8；
参考说明书附图8，在沟槽4的栅极氧化层5内填充完成多晶硅栅6后，先在N+发射极区3的表面沉积绝缘介质层7，再在绝缘介质层7上涂覆光刻胶8，光刻胶8的厚度不小于4μm。
S5、通过孔光罩版对光刻胶8进行曝光、显影，并进行绝缘介质层7的刻蚀，形成孔开口区域；
参考说明书附图9和10，当设置完成绝缘介质层7和光刻胶8后，为了形成开口，先通过孔光罩版对光刻胶8进行曝光、显影，使光刻胶8形成孔，再对绝缘介质层7进行刻蚀，形成与光刻胶8的孔对应的孔开口区域。
S6、正面进行高能离子注入五价元素，形成CS离子注入区域9.1；
参考说明书附图11和12，在形成孔开口区域后，通过正面进行高能离子注入五价元素，能够在衬底1内形成CS离子注入区域9.1。利用孔刻蚀这一步的光刻胶和绝缘介质层一起作为CS注入阻挡层，通过在绝缘介质层刻蚀后，高能离子注入五价元素，能够再节省一层光罩版，且进一步避免CS层离子注入时对栅极氧化层的损伤、从而提高栅极氧化层的耐压能力以及长期可靠性。
S7、对孔开口区域的硅表面进行过刻蚀；
参考说明书附图13和14，在形成CS离子注入区域9.1后，进一步需要对孔开口区域的硅表面进行过刻蚀。
S8、正面进行离子注入三价元素，形成P+离子注入区域10.1，并高温热扩散形成P+区域10.2和CS区域9.2；
参考说明书附图15至18，在对孔开口区域的硅表面进行过刻蚀后，再从正面进行离子注入三价元素，形成P+离子注入区域10.1，并高温热扩散形成P+区域10.2和CS区域9.2。
S9、刻蚀掉热扩散过程中形成的薄氧化层后进行正面金属填充。
参考说明书附图19和20，在形成P+区域10.2和CS区域9.2后，需要刻蚀掉高温热扩散过程中形成的薄氧化层，再进行正面金属填充，形成正面金属区域11；还根据设计需求，进行减薄、背面离子注入、背金等工艺。
通过在沟槽刻蚀前进行五价元素离子注入，并热扩散形成N+发射极区域，无需N+层光罩版，从而节省一层光罩版，且能够降低离子注入五价元素时对栅极氧化层的损伤；同时，利用孔刻蚀这一步的光刻胶和绝缘介质层一起作为CS注入阻挡层，通过在绝缘介质层刻蚀后，高能离子注入五价元素，能够再节省一层光罩版，且进一步避免CS层离子注入时对栅极氧化层的损伤、从而提高栅极氧化层的耐压能力以及长期可靠性；本方案能够实现在带有CS层的IGBT的制造过程中，减少光罩版的使用层数，从而在保证IGBT性能的同时，降低生产成本。
在一个具体实现方式中，在前述实施例的基础上，在衬底的P型阱区表面注入五价元素并进行高温热扩散之前，还包括：
在N型Si衬底的N-区域表面离子注入三价元素并进行高温热扩散，形成P型区2.2，将P型区2.2作为IGBT的P型阱区；或，
在N型Si衬底的N-区域表面生长P型外延层2.1，将P型外延层2.1作为IGBT的所述P型阱区。
参考说明书附图4，本申请的衬底1可以为N型Si衬底，也可以在N型Si衬底的表面设置P型外延层2.1，当衬底1为N型Si衬底时，直接在N型Si衬底的N-区域表面离子注入三价元素并进行高温热扩散，形成P型区2.2，并直接将P型区2.2作为IGBT的P型阱区；当衬底1为带有P型外延层2.1的N型Si衬底时，将P型外延层2.1作为IGBT的P型阱区。
在一个具体实现方式中，在前述实施例的基础上，在沟槽4的侧壁和底面沉积形成栅极氧化层5，并填充多晶硅栅6，具体包括：
通过气相沉积法在沟槽4的侧壁和底面沉积SiO2形成栅极氧化层5，并在栅极氧化层5内填充多晶硅形成多晶硅栅6。
气相沉积法（又称等离子体增强化学气相沉积，plasma enhanced chemicalvapor deposition，PECVD）是在沉积室利用辉光放电使其电离后在衬底上进行化学反应沉积的半导体薄膜材料制备和其他材料薄膜的制备方法。等离子体增强化学气相沉积是：在化学气相沉积中，激发气体，使其产生低温等离子体，增强反应物质的化学活性，从而进行外延的一种方法。该方法可在较低温度下形成固体膜。例如在一个反应室内将基体材料置于阴极上，通入反应气体至较低气压(1～600Pa)，基体保持一定温度，以某种方式产生辉光放电，基体表面附近气体电离，反应气体得到活化，同时基体表面产生阴极溅射，从而提高了表面活性。在表面上不仅存在着通常的热化学反应，还存在着复杂的等离子体化学反应。沉积膜就是在这两种化学反应的共同作用下形成的。
优选的，栅极氧化层5的顶面和多晶硅栅6的顶面均与N+发射极区3的顶面齐平，从而使得后续在N+发射极区3的表面沉积的绝缘介质层7能够紧贴栅极氧化层5或多晶硅栅6或N+发射极区3。
在一个具体实施方式中，在前述实施例的基础上，正面进行高能离子注入五价元素，形成CS离子注入区域9.1，具体包括：
正面进行一次高能离子注入五价元素，形成一个CS离子注入区域9.1；或，
按照能量由高到低的顺序正面依次进行若干次高能离子注入五价元素，形成若干层CS离子注入区域9.1。
通过多次如两次高能离子注入五价元素，形成若干层CS区域，能够使CS区域到P阱区域的过渡更缓和，优化CS层与P阱处的电场分布，提高器件的耐压能力。优先建议两次CS注入，也可选择一次CS注入，离子注入的能量、剂量根据设计的CS层深度和浓度来相应选择。
优选的，每一孔开口区域在竖直面上均位于相邻的两个沟槽4之间，使每一CS离子注入区域9.1均位于相邻的两个沟槽4之间。
针对高能离子注入五价元素的注入次数的不同，正面进行离子注入三价元素，形成P+离子注入区域10.1后，高温热扩散形成P+区域10.2和一个CS区域9.2；或，高温热扩散形成P+区域10.2和若干个CS区域9.2，CS区域9.2与CS离子注入区域9.1相对应。
优选的，P+区域10.2和CS区域9.2的热扩散同步在同一氮气环境中进行，且高温热扩散的温度不小于1100℃。
在一个实施例中，本发明还提供一种IGBT，IGBT使用上述的IGBT制造方法进行制造，该IGBT在制造过程中，能够减少光罩版的使用层数，从而在保证IGBT性能的同时，降低生产成本；且该IGBT能够降低离子注入五价元素时对栅极氧化层的损伤，提高栅极氧化层的耐压能力以及长期可靠性；同时，通过多次如两次高能离子注入五价元素，形成若干层CS区域，能够使CS区域到P阱区域的过渡更缓和，优化CS层与P阱处的电场分布，提高器件的耐压能力。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种IGBT制造方法，其特征在于，包括步骤：
在衬底的P型阱区表面离子注入五价元素并进行高温热扩散，形成N+发射极区；
在所述N+发射极区的表面刻蚀贯穿所述N+发射极区和所述P型阱区的沟槽；
在所述沟槽的侧壁和底面沉积形成栅极氧化层，并填充多晶硅栅；
在所述N+发射极区的表面沉积绝缘介质层，并在所述绝缘介质层上涂覆光刻胶；
通过孔光罩版对所述光刻胶进行曝光、显影，并进行所述绝缘介质层的刻蚀，形成孔开口区域；
正面进行高能离子注入五价元素，形成CS离子注入区域；
对所述孔开口区域的硅表面进行过刻蚀；
正面进行离子注入三价元素，形成P+离子注入区域，并高温热扩散形成P+区域和CS区域；
刻蚀掉热扩散过程中形成的薄氧化层后进行正面金属填充。
2.根据权利要求1所述的一种IGBT制造方法，其特征在于，所述的在衬底的P型阱区表面注入五价元素并进行高温热扩散之前，还包括：
在N型Si衬底的N-区域表面离子注入三价元素并进行高温热扩散，形成P型区，将所述P型区作为IGBT的所述P型阱区；或，
在N型Si衬底的N-区域表面生长P型外延层，将所述P型外延层作为IGBT的所述P型阱区。
3.根据权利要求1所述的一种IGBT制造方法，其特征在于，所述的在所述沟槽的侧壁和底面沉积形成栅极氧化层，并填充多晶硅栅，具体包括：
通过气相沉积法在所述沟槽的侧壁和底面沉积SiO2形成所述栅极氧化层，并在所述栅极氧化层内填充多晶硅形成所述多晶硅栅；
所述栅极氧化层的顶面和所述多晶硅栅的顶面均与所述N+发射极区的顶面齐平。
4.根据权利要求1所述的一种IGBT制造方法，其特征在于，每一所述孔开口区域在竖直面上均位于相邻的两个所述沟槽之间，使每一所述CS离子注入区域均位于相邻的两个所述沟槽之间。
5.根据权利要求1所述的一种IGBT制造方法，其特征在于，所述正面进行高能离子注入五价元素，形成CS离子注入区域，具体包括：
正面进行一次高能离子注入五价元素，形成一个所述CS离子注入区域；或，
按照能量由高到低的顺序正面依次进行若干次高能离子注入五价元素，形成若干层所述CS离子注入区域。
6.根据权利要求5所述的一种IGBT制造方法，其特征在于，正面进行离子注入三价元素，形成P+离子注入区域后，高温热扩散形成所述P+区域和一个所述CS区域；或，
高温热扩散形成所述P+区域和若干个所述CS区域，所述CS区域与所述CS离子注入区域相对应。
7.根据权利要求6所述的一种IGBT制造方法，其特征在于，所述P+区域和所述CS区域的热扩散同步在同一氮气环境中进行。
8.根据权利要求7所述的一种IGBT制造方法，其特征在于，所述高温热扩散的温度不小于1100℃。
9.根据权利要求1所述的一种IGBT制造方法，其特征在于，所述光刻胶的厚度不小于4μm。
10.一种IGBT，其特征在于，所述IGBT使用权利要求1-9任一项所述的IGBT制造方法进行制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410026318.0A CN117558628B (zh) | 2024-01-09 | 2024-01-09 | 一种igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410026318.0A CN117558628B (zh) | 2024-01-09 | 2024-01-09 | 一种igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117558628A true CN117558628A (zh) | 2024-02-13 |
| CN117558628B CN117558628B (zh) | 2024-04-05 |
Family
ID=89818823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410026318.0A Active CN117558628B (zh) | 2024-01-09 | 2024-01-09 | 一种igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117558628B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036074A (ja) * | 1999-07-19 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| KR20090023519A (ko) * | 2007-09-01 | 2009-03-05 | 고려대학교 산학협력단 | 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법 |
| CN106409895A (zh) * | 2016-06-27 | 2017-02-15 | 电子科技大学 | 一种绝缘栅双极晶体管及其制造方法 |
| CN107634094A (zh) * | 2017-08-29 | 2018-01-26 | 中山汉臣电子科技有限公司 | 一种绝缘栅双极性晶体管结构及其制造方法 |
| DE102021100184A1 (de) * | 2020-03-09 | 2021-09-09 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US20230090883A1 (en) * | 2021-09-23 | 2023-03-23 | University Of Electronic Science And Technology Of China | Three-dimensional carrier stored trench igbt and manufacturing method thereof |
| CN115985938A (zh) * | 2022-12-30 | 2023-04-18 | 电子科技大学 | 一种重离子注入型集成超结器件及制造方法 |
-
2024
- 2024-01-09 CN CN202410026318.0A patent/CN117558628B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036074A (ja) * | 1999-07-19 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| KR20090023519A (ko) * | 2007-09-01 | 2009-03-05 | 고려대학교 산학협력단 | 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법 |
| CN106409895A (zh) * | 2016-06-27 | 2017-02-15 | 电子科技大学 | 一种绝缘栅双极晶体管及其制造方法 |
| CN107634094A (zh) * | 2017-08-29 | 2018-01-26 | 中山汉臣电子科技有限公司 | 一种绝缘栅双极性晶体管结构及其制造方法 |
| DE102021100184A1 (de) * | 2020-03-09 | 2021-09-09 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US20230090883A1 (en) * | 2021-09-23 | 2023-03-23 | University Of Electronic Science And Technology Of China | Three-dimensional carrier stored trench igbt and manufacturing method thereof |
| CN115985938A (zh) * | 2022-12-30 | 2023-04-18 | 电子科技大学 | 一种重离子注入型集成超结器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117558628B (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879254A (en) | Method of manufacturing a DMOS | |
| CN105074874B (zh) | 用于形成太阳能电池的空间定位扩散区的掺杂剂的离子注入 | |
| KR100715267B1 (ko) | 스택형 반도체 장치 및 그 제조 방법 | |
| US20170263719A1 (en) | Method of manufacturing a semiconductor structure and semiconductor structure | |
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| CN112701151B (zh) | SiC MOSFET器件的制造方法及SiC MOSFET器件 | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| US6846744B1 (en) | Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| US6972232B2 (en) | Method of manufacturing a semiconductor device | |
| CN109326647A (zh) | 一种vdmos器件及其制作方法 | |
| US20060054940A1 (en) | Short channel insulated-gate static induction transistor and method of manufacturing the same | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| KR20010013955A (ko) | 전계-효과 반도체 소자의 제조 | |
| CN115117152A (zh) | 一种逆导型igbt器件及制备方法 | |
| CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| JP3059423B2 (ja) | 半導体装置の製造方法 | |
| CN117558628B (zh) | 一种igbt及其制造方法 | |
| CN111415997B (zh) | 一种mos结构沟槽二极管器件及其制造方法 | |
| CN109037074A (zh) | 一种晶体管的制作方法 | |
| CN117352548A (zh) | 一种ldmos器件及其制备方法 | |
| CN109390317A (zh) | 反熔丝结构及其形成方法、半导体器件 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN109119473A (zh) | 一种晶体管及其制作方法 | |
| US20040209433A1 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |