CN117542802A - 一种多层芯片封装基板制作方法及封装方法 - Google Patents

一种多层芯片封装基板制作方法及封装方法 Download PDF

Info

Publication number
CN117542802A
CN117542802A CN202311601414.5A CN202311601414A CN117542802A CN 117542802 A CN117542802 A CN 117542802A CN 202311601414 A CN202311601414 A CN 202311601414A CN 117542802 A CN117542802 A CN 117542802A
Authority
CN
China
Prior art keywords
layer
preparing
substrate
target area
photosensitive insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311601414.5A
Other languages
English (en)
Inventor
申广
祁山
何懿德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Rewo Micro Semiconductor Technology Co ltd
Original Assignee
Shenzhen Rewo Micro Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Rewo Micro Semiconductor Technology Co ltd filed Critical Shenzhen Rewo Micro Semiconductor Technology Co ltd
Priority to CN202311601414.5A priority Critical patent/CN117542802A/zh
Publication of CN117542802A publication Critical patent/CN117542802A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本申请提供了一种多层芯片封装基板制作方法及封装方法，S1、在基板表面依次制备紫外解胶层和第一种子层；S2、在第一种子层表面制备第一电路层；S3、在第一电路层的第一表面制备带有第一目标区域的感光绝缘层，并在第一目标区域内制备电极；S4、在电极表面制备第二种子层，并在第二种子层表面制备带有第二目标区域的第二电路层；S5、在第二目标区域内制备感光绝缘层；S6、重复预设次数的S4和S5，得到目标层数的预制载板；S7、去除紫外解胶层和第一种子层，并在第一电路层的第二表面制备带有第三目标区域的感光绝缘层，得到目标封装基板。本申请直接电镀生长铜线路，无需在基板上热压、覆铜和刻蚀，减少基板的制备步骤和难度。

Description

一种多层芯片封装基板制作方法及封装方法
技术领域
本申请涉及封装基板领域，特别是一种多层芯片封装基板制作方法及封装方法。
背景技术
在芯片封装中，基板(也称为载板或者载体板)是一个非常重要的组成部分。基板的主要作用是提供一个平台，使得芯片能够与外部设备进行物理和电气连接。
基板上的导电路径(通常是铜线)为芯片与外部设备之间提供了电气连接。这些连接可以是电源、信号或者地线。传统基板的制备需要多个步骤，包括热压、覆铜、刻蚀等，具体为在基板上热压等工艺做一层覆铜板，再把铜层刻蚀出线路。每个步骤都需要精确的控制，增加了生产的复杂性和难度，刻蚀过程中可能会出现精度问题，导致线路的宽度和间距不准确，影响电路的性能。以及在热压和刻蚀过程中，如果控制不当，可能会导致基板的损坏，影响产品的可靠性。
发明内容
鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分地解决所述问题的一种多层芯片封装基板制作方法及封装方法，包括：
一种多层芯片封装基板制作方法，包括步骤：
S1、在第一基板表面依次制备紫外解胶层和第一种子层；
S2、通过增材制造方式在所述第一种子层表面制备第一电路层；
S3、在所述第一电路层的第一表面制备带有第一目标区域的感光绝缘层，并通过增材制造方式在所述第一目标区域内制备电极；其中，所述电极与所述第一电路层的预设区域导通；
S4、在所述电极表面制备第二种子层，并通过增材制造方式在所述第二种子层表面制备带有第二目标区域的第二电路层；
S5、在所述第二目标区域内制备感光绝缘层；
S6、重复预设次数的步骤S4和S5，得到目标层数的预制载板；
S7、去除所述紫外解胶层和所述第一种子层，并在所述第一电路层的第二表面制备带有第三目标区域的感光绝缘层，得到目标封装基板。
进一步地，所述通过增材制造方式在所述第一种子层表面制备第一电路层的步骤，包括：
在所述第一种子层的表面涂覆光刻胶，并进行曝光和显影，使需要制备所述第一电路层对应的区域露出；
通过增材制造方式在对应的区域制备所述第一电路层；
将所述光刻胶去除。
进一步地，所述第一电路层的第一表面制备带有第一目标区域的感光绝缘层，并通过增材制造方式在所述第一目标区域内制备电极的步骤，包括：
在所述第一电路层的第一表面铺设所述感光绝缘层，并进行曝光和显影，使所述感光绝缘层内的第一目标区域露出；
通过增材制造方式在所述第一目标区域使所述电极从所述第一电路层表面生长至所述感光绝缘层的高度；其中，所述电极与所述第一电路层的预设区域导通。
进一步地，所述通过增材制造方式在所述第二种子层表面制备带有第二目标区域的第二电路层的步骤，包括：
在所述第二种子层表面涂覆光刻胶，在所述光刻胶对应的区域设置光罩，并进行曝光；
通过显影去除未被固化的所述光刻胶，使需要制备所述第二电路层的区域露出；其中，所述第二目标区域为被固化的光刻胶对应的区域；
在露出的区域制备所述第二电路层。
进一步地，所述在所述第二目标区域内制备感光绝缘层的步骤，包括：
去除所述第二目标区域内的第二种子层和被固化的光刻胶；
在所述第二目标区域内制备所述感光绝缘层。
进一步地，所述去除所述紫外解胶层和所述第一种子层，并在所述第一电路层的第二表面制备带有第三目标区域的感光绝缘层，得到目标封装基板的步骤，包括：
在第二基板表面制备紫外解胶层，并将所述第一基板的第二电路层与所述第二基板的紫外解胶层胶联；
去除所述第一基板及第一基板表面的紫外解胶层和第一种子层；
在所述第一电路层的第二表面铺设所述感光绝缘层，并进行曝光和显影，使所述感光绝缘层内的第三目标区域露出，得到所述目标封装基板。
进一步地，所述在所述第一电路层的第二表面铺设所述感光绝缘层，并进行曝光和显影，使所述感光绝缘层内的第三目标区域露出，得到所述目标封装基板的步骤，包括：
在所述第一电路层的第二表面涂覆感光绝缘层，形成光敏掩膜层并进行曝光，形成所述第三目标区域；
通过显影去除所述第三目标区域的所述光敏掩膜层，露出部分所述第一电路层，得到所述目标封装基板。
进一步地，所述第一种子层或所述第二种子层的制备方式包括蒸发、溅射、涂覆、电镀或化学镀。
进一步地，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。
一种芯片封装基板的封装方法，所述芯片封装基板依据上述的多层芯片封装基板制作方法制备得到，包括步骤；
将芯片放置于目标封装基板的第三目标区域表面，并在所述芯片的周侧和目标封装基板的周侧用封装胶制备封装外壳；其中，所述芯片的电极朝向所述第三目标区域内的第一电路层；
将所述封装胶烘干固化；
去除第二基板和第二基板表面的紫外解胶层，切割得到目标封装件。
本申请具有以下优点：
在本申请的实施例中，相对于传统基板的制备过程复杂、精度低的问题，本申请提供了载板电路层和载板电极及两面绝缘层制备的解决方案，具体为：S1、在第一基板表面依次制备紫外解胶层和第一种子层；S2、通过增材制造方式在所述第一种子层表面制备第一电路层；S3、在所述第一电路层的第一表面制备带有第一目标区域的感光绝缘层，并通过增材制造方式在所述第一目标区域内制备电极；其中，所述电极与所述第一电路层的预设区域导通；S4、在所述电极表面制备第二种子层，并通过增材制造方式在所述第二种子层表面制备带有第二目标区域的第二电路层；S5、在所述第二目标区域内制备感光绝缘层；S6、重复预设次数的步骤S4和S5，得到目标层数的预制载板；S7、去除所述紫外解胶层和所述第一种子层，并在所述第一电路层的第二表面制备带有第三目标区域的感光绝缘层，得到目标封装基板。本申请直接电镀生长出一层铜线路，无需在基板上热压、覆铜再刻蚀出线路，减少基板的制备步骤，降低制备难度，提高了生产精度和产品的可靠性。
附图说明
为了更清楚地说明本申请的技术方案，下面将对本申请的描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种多层芯片封装基板制作方法的步骤流程图；
图2是本申请一实施例提供的一种多层芯片封装基板制作方法的单层电路层制备工艺流程图；
图3是本申请一实施例提供的一种多层芯片封装基板制作方法的电极制备工艺流程图；
图4是本申请一实施例提供的一种多层芯片封装基板制作方法的多层电路层制备工艺流程图；
图5是本申请一实施例提供的一种多层芯片封装基板制作方法的目标封装基板的制备工艺流程图；
图6是本申请一实施例提供的一种芯片封装基板的封装方法的工艺流程图。
说明书附图中的附图标记如下：
1、第一基板；2、紫外解胶层；3、第一种子层；4、光刻胶；5、第一电路层；6、感光绝缘层；7、电极；8、第二种子层；9、第二电路层；10、第二基板；11、芯片；12、封装胶。
具体实施方式
为使本申请的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细地说明。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参照图1，示出了本申请一实施例提供的一种多层芯片封装基板制作方法；
所述方法包括：
S1、在第一基板1表面依次制备紫外解胶层2和第一种子层3；
S2、通过增材制造方式在所述第一种子层3表面制备第一电路层5；
S3、在所述第一电路层5的第一表面制备带有第一目标区域的感光绝缘层6，并通过增材制造方式在所述第一目标区域内制备电极7；其中，所述电极7与所述第一电路层5的预设区域导通；
S4、在所述电极7表面制备第二种子层8，并通过增材制造方式在所述第二种子层8表面制备带有第二目标区域的第二电路层9；
S5、在所述第二目标区域内制备感光绝缘层6；
S6、重复预设次数的步骤S4和S5，得到目标层数的预制载板；
S7、去除所述紫外解胶层2和所述第一种子层3，并在所述第一电路层5的第二表面制备带有第三目标区域的感光绝缘层6，得到目标封装基板。
在本申请的实施例中，相对于传统基板的制备过程复杂、精度低的问题，本申请提供了载板电路层和载板电极及两面绝缘层制备的解决方案，具体为：S1、在第一基板1表面依次制备紫外解胶层2和第一种子层3；S2、通过增材制造方式在所述第一种子层3表面制备第一电路层5；S3、在所述第一电路层5的第一表面制备带有第一目标区域的感光绝缘层6，并通过增材制造方式在所述第一目标区域内制备电极7；其中，所述电极7与所述第一电路层5的预设区域导通；S4、在所述电极7表面制备第二种子层8，并通过增材制造方式在所述第二种子层8表面制备带有第二目标区域的第二电路层9；S5、在所述第二目标区域内制备感光绝缘层6；S6、重复预设次数的步骤S4和S5，得到目标层数的预制载板；S7、去除所述紫外解胶层2和所述第一种子层3，并在所述第一电路层5的第二表面制备带有第三目标区域的感光绝缘层6，得到目标封装基板。本申请直接电镀生长出一层铜线路，无需在基板上热压、覆铜再刻蚀出线路，减少基板的制备步骤，降低制备难度，提高了生产精度和产品的可靠性。
下面，将对本示例性实施例中一种多层芯片封装基板制作方法作进一步的说明。
如所述步骤S1所述，在第一基板1表面依次制备紫外解胶层2和第一种子层3。
作为一种示例，参照图2，芯片载板单层电路铜层制备的前置流程，先取一块玻璃基板，对该玻璃基板进行检验和表面处理。首先，检查第一基板1是否有明显的缺陷，如划痕、破损、污渍等；其次，检验第一基板1的电气性能(如电阻、电容、电感等)和机械性能(如基板的硬度和厚度)是否符合设计要求，然后取合规的玻璃基板进行表面处理，如清洗、抛光、镀层等，以提高基板的表面质量和耐腐蚀性。
对第一基板1表面处理完毕后，开始在玻璃基板表面制备紫外解胶层2，再在紫外解胶层2表面通过蒸发、溅射、涂覆、电镀或化学镀的方式制备第一种子层3。在微电子制造中，紫外解胶层2被用作光阻，可以通过紫外线照射后产生化学反应，从而改变其性质。这种性质的改变可以用来形成电路图案。种子层主要用于电镀过程中。第一种子层3则通常是一层非常薄的金属层，它的主要作用是为电镀过程提供一个“种子”或者说是起始点。在种子层3上进行电镀，可以确保新生长的金属层有良好的附着力和连续性。
如所述步骤S2所述，通过增材制造方式在所述第一种子层3表面制备第一电路层5。
在本发明一实施例中，可以结合下列描述进一步说明步骤S2所述“通过增材制造方式在所述第一种子层3表面制备第一电路层5”的具体过程。
S21、在所述第一种子层3的表面涂覆光刻胶4，并进行曝光和显影，使需要制备所述第一电路层5对应的区域露出。
作为一种示例，参照图2，在所述第一种子层3的表面涂覆光刻胶4，在所述光刻胶4的所述第一电路层5对应的区域设置光罩，使光刻胶4形成光敏掩膜层，并进行曝光，通过显影去除对应位置的所述光刻胶4，使需要制备所述第一电路层5对应的区域露出。具体地，在所述第一种子层3的表面涂覆光刻胶4，并在光刻胶4的对应位置设置光罩，从光罩的方向采用曝光和显影制程将电镀的图形显现出来，显影后先将未发生光聚合反应的光刻胶4(即被光罩罩住位置的光刻胶)经电浆清洗，以避免因残留的光阻或异物造成电镀缺陷，完成此道程序后即进入后续步骤中的金属电镀程序。
S22、通过增材制造方式在对应的区域制备所述第一电路层5。
需要说明的是，增材制造(Additive Manufacturing，AM)又称3D打印，是以数字模型文件为基础，通过软件与数控系统将专用的金属材料、非金属材料或医用生物材料，按照挤压、烧结、熔融、光固化、喷射等方式逐层堆积，制造出实体物品的制造技术。具体地，本申请中涉及的增材制造方式可以是化学气相沉积、物理气相沉积、原子层沉积、电镀和化学镀中的一种或几种。
作为一种示例，采用增材制造的方法，在显影后的区域，在第一种子层3表面对应位置制备所述第一电路层5，使第一电路层5生长至光刻胶4表面的位置。在金属电镀过程中，操作参数包括电流密度、镀液流量以及镀液温度等，不同的操作参数组合具有不同的电镀速率，本实施例中可根据实际情况选择操作参数。电镀程序完成后，去除所述感光材料，并再次以电浆清洗的方式将表面残留的感光材料移除。
S23、将所述光刻胶4去除。
作为一种示例，通过去胶剂去除第一种子层3表面的光刻胶4，并再次对该基板进行表面处理和质量检验。
如所述步骤S3所述，在所述第一电路层5的第一表面制备带有第一目标区域的感光绝缘层6，并通过增材制造方式在所述第一目标区域内制备电极7；其中，所述电极7与所述第一电路层5的预设区域导通。
在本发明一实施例中，可以结合下列描述进一步说明步骤S3所述“在所述第一电路层5的第一表面制备带有第一目标区域的感光绝缘层6，并通过增材制造方式在所述第一目标区域内制备电极7；其中，所述电极7与所述第一电路层5的预设区域导通”的具体过程。
S31、在所述第一电路层5的第一表面铺设所述感光绝缘层6，并进行曝光和显影，使所述感光绝缘层6内的第一目标区域露出。
在本实施例中，在所述第一电路层5的第一表面涂覆感光绝缘层6，形成光敏掩膜层并进行曝光，形成所述第一目标区域；通过显影去除对应位置的所述光敏掩膜层，露出所述第一目标区域。
作为一种示例，参照图3，检验电路基板的品质，检验合格后，在所述第一电路层5的第一表面涂覆感光绝缘材料，并在感光绝缘层6的第一目标区域设置光罩，从光罩的方向采用曝光和显影制程将电镀的图形显现出来，显影后先将未发生光聚合反应的感光绝缘材料(即被光罩罩住的感光绝缘材料，也即所述感光绝缘层6的第一目标区域内的感光绝缘材料)经电浆清洗，以避免因残留的光阻或异物造成电镀缺陷，完成此道程序后即进入电极制备程序。显影后，露出的第一目标区域内的第一电路层5，并进行表面清洗。
S32、通过增材制造方式在所述第一目标区域使所述电极7从所述第一电路层5表面生长至所述感光绝缘层6的高度；其中，所述电极7与所述第一电路层5的预设区域导通。
需要说明的是，本实施例的涉及的增材制造方式可以是化学气相沉积、物理气相沉积、原子层沉积、电镀和化学镀中的一种或几种。
作为一种示例，参照图3，采用增材制造的方法，在感光绝缘层6的第一目标区域内生长电极7至感光绝缘层6的高度，所述电极7与所述第一电路层5的预设区域导通。此时，所述第一电路层5的第一表面和所述电极7的两侧均设有所述感光绝缘层6。
如所述步骤S4所述，在所述电极表面制备第二种子层8，并通过增材制造方式在所述第二种子层8表面制备带有第二目标区域的第二电路层9。
在本发明一实施例中，可以结合下列描述进一步说明步骤S4所述“在所述电极表面制备第二种子层8，并通过增材制造方式在所述第二种子层8表面制备带有第二目标区域的第二电路层9”的具体过程。
S41、在所述第二种子层8表面涂覆光刻胶4，在所述光刻胶4对应的区域设置光罩，并进行曝光。
作为一种示例，如图4所示，在所述电极7的表面通过蒸发、溅射、涂覆、电镀或化学镀的方式，制备一层第二种子层8。在所述第二种子层8的表面涂覆光刻胶4，在所述光刻胶4对应的位置设置光罩。其中，设置光罩的位置为后续制备第二电路层9的位置。
S42、通过显影去除未被固化的所述光刻胶4，使需要制备所述第二电路层9的区域露出；其中，所述第二目标区域为被固化的光刻胶4对应的区域。
作为一种示例，从光罩的方向采用曝光和显影制程将电镀的图形显现出来，显影后先将未发生光聚合反应的光刻胶4(即被光罩罩住位置的光刻胶，后续在该位置继续制备第二电路层9；也即，第二目标区域外的光刻胶4)经电浆清洗，使需要制备所述第二电路层9对应的区域露出，以避免因残留的光阻或异物造成电镀缺陷，完成此道程序后即进入后续步骤中的金属电镀程序。
S43、在露出的区域制备所述第二电路层9。
如图4所示，采用增材制造的方法，在显影后的区域，在第二种子层8表面对应位置制备所述第二电路层9，使第二电路层9生长至光刻胶4表面的位置。
如所述步骤S5所述，在所述第二目标区域内制备感光绝缘层6。
在本发明一实施例中，可以结合下列描述进一步说明步骤S5所述“在所述第二目标区域内制备感光绝缘层6”的具体过程。
S51、去除所述第二目标区域内的第二种子层8和被固化的光刻胶4。
作为一种示例，如图4所示，通过去胶剂将剩余已固化的光刻胶4去除，并将固化的光刻胶4对应位置的第二种子层8去除，使第二目标区域露出。
S52、在所述第二目标区域内制备所述感光绝缘层6。
作为一种示例，在露出的第二目标区域内制备感光绝缘层6。
如所述步骤S6所述，重复预设次数的步骤S4和S5，得到目标层数的预制载板。
作为一种示例，重复步骤S4和S5，即可得到所需要层数的预制基板。
如所述步骤S7所述，去除所述紫外解胶层2和所述第一种子层3，并在所述第一电路层5的第二表面制备带有第三目标区域的感光绝缘层6，得到目标封装基板。
在本发明一实施例中，可以结合下列描述进一步说明步骤S7所述“去除所述紫外解胶层2和所述第一种子层3，并在所述第一电路层5的第二表面制备带有第三目标区域的感光绝缘层6，得到目标封装基板”的具体过程。
S71、在第二基板10表面制备紫外解胶层2，并将所述第一基板1的电极7与所述第二基板10的紫外解胶层2胶联。
作为一种示例，参照图5，以单层电路层的基板为示意图，另取一块玻璃基板，同样对该基板进行检验和表面处理。首先，检查第二基板10是否有明显的缺陷，如划痕、破损、污渍等；其次，检验基板的电气性能(如电阻、电容、电感等)和机械性能(如基板的硬度和厚度)是否符合设计要求，然后取合规的玻璃基板进行表面处理，如清洗、抛光、镀层等，以提高基板的表面质量和耐腐蚀性。
表面处理完毕后，在第二基板10表面制备紫外解胶层2。然后将第一基板1翻转，使第一基板1的电极7朝向第二基板10的紫外解胶层2进行胶联。
S72、去除所述第一基板1及第一基板1表面的紫外解胶层2和第一种子层3。
作为一种示例，用紫外灯照射第一基板1的玻璃面，将第一基板1与第一电路层5解连，随后去除原本第一基板1表面的紫外解胶层2和第一种子层3，使第一电路层5的第二表面露出。
S73、在所述第一电路层5的第二表面铺设所述感光绝缘层2，并进行曝光和显影，使所述感光绝缘层2内的第三目标区域露出，得到所述目标封装基板。
在本实施例中，在所述第一电路层5的第二表面涂覆感光绝缘层6，形成光敏掩膜层并进行曝光，形成所述第三目标区域；通过显影去除所述第三目标区域的所述光敏掩膜层，露出部分所述第一电路层5，得到所述目标封装基板。
作为一种示例，参照图5，在所述第一电路层5的第二表面涂覆感光绝缘材料，并在感光绝缘材料的对应位置放置光罩，使感光绝缘材料形成光敏掩膜层，并进行曝光和显影，使第三目标区域露出，用于在第三目标区域内放置芯片11，使芯片11的两个电极与第三目标区域内的两个第一电路层5分别形成电连接，然后进行封装。具体地，在所述第一电路层5的第二表面涂覆感光绝缘材料，并在感光绝缘材料的对应位置设置光罩，从光罩的方向采用曝光和显影制程将电镀的图形显现出来，显影后先将未发生光聚合反应的感光绝缘材料(即被光罩罩住位置的感光绝缘材料，也即感光绝缘层内第三目标区域的感光绝缘材料)经电浆清洗，以避免因残留的光阻或异物造成电镀缺陷。
最后对制备好的目标封装基板进行表面处理和品质检验。
实施例1
如图2所示，为芯片载板单层电路层的制备流程：
1、检验第一基板1，并对第一基板1进行表面处理；
2、在第一基板1表面制备紫外解胶层2；
3、在紫外解胶层2表面制备第一种子层3；
4、在第一种子层3表面涂覆光刻胶4；
5、在光刻胶4上设置光罩，并进行曝光和显影；
6、在显影后的区域制备第一电路层5；
7、除去光刻胶4并进行表面处理，并进行品质检验。
实施例2
如图3所示和图4所示，为载板底部电极及多层电路层的制备流程；
1、检验电路基板品质；
2、在第一电路层5周侧和表面涂覆感光绝缘层6；
3、在感光绝缘层6表面设置光罩；
4、进行曝光和显影，露出底部第一电路层5并表面处理；
5、在露出的区域制备电极7至感光绝缘层6的高度；
6、在电极7表面制备第二种子层8；
7、在第二种子层8表面涂覆光刻胶4；
8、在光刻胶4表面设置光罩，并进行曝光和显影；
9、在显影后的区域制备第二电路层9；
10、除去光刻胶4和显影区域的第二种子层8；
11、在原光刻胶4的位置制备感光绝缘层6。
实施例3
如图5所示，为目标封装基板的制备流程(以单层电路层的基板为例)：
1、制备第二基板10的紫外解胶层2；
2、将第一基板1的第一电路层5与第二基板10的紫外解胶层2进行胶联；
3、用紫外灯照射第一基板1的玻璃面；
4、将第一基板1与第一电路层5解联；
5、除去第一种子层3；
6、在第一电路层5的第二表面涂覆感光绝缘层6；
7、在感光绝缘层6表面，两个第一电路层5之间的位置设置光罩；
8、曝光和显影，使第一电路层5的部分露出，得到目标封装基板。
本申请还提供一种上述的多层芯片封装基板的封装方法，所述多层芯片封装基板依据上述的多层芯片封装基板制作方法制备得到，包括步骤：
将芯片11放置于目标封装基板的第三目标区域表面，并在所述芯片11的周侧和目标封装基板的周侧用封装胶12制备封装外壳；其中，所述芯片11的电极朝向所述第三目标区域内的第一电路层5；
将所述封装胶12烘干固化；
去除第二基板10和第二基板10表面的紫外解胶层2，切割得到目标封装件。
作为一种示例，参照图6，以单层电路层的基板为例，将芯片11的电极朝向封装基板第三目标区域放置，使芯片11电极与第一电路层5形成电连接，然后采用封装胶12将第二基板10和芯片11进行封装，烘干所述封装胶12，形成封装胶层。通过紫外灯照射玻璃基板的玻璃面，将第二基板10解联，并去除紫外解胶层2，最后切割得到目标封装件。
实施例4
如图6所示，为封装基板的封装流程(以单层电路层的基板为例)：
1、将芯片11放置于封装基板表面，使芯片11的两个电极分别朝向封装基板的两个第一电路层5；
2、在基板和芯片11周侧涂覆封装胶12；
3、从第二基板10的玻璃面进行紫外灯照射；
4、去除第二基板10和紫外解胶层2，切割后得到目标封装件。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种多层芯片封装基板制作方法及封装方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种多层芯片封装基板制作方法，其特征在于，包括步骤：
S1、在第一基板表面依次制备紫外解胶层和第一种子层；
S2、通过增材制造方式在所述第一种子层表面制备第一电路层；
S3、在所述第一电路层的第一表面制备带有第一目标区域的感光绝缘层，并通过增材制造方式在所述第一目标区域内制备电极；其中，所述电极与所述第一电路层的预设区域导通；
S4、在所述电极表面制备第二种子层，并通过增材制造方式在所述第二种子层表面制备带有第二目标区域的第二电路层；
S5、在所述第二目标区域内制备感光绝缘层；
S6、重复预设次数的步骤S4和S5，得到目标层数的预制载板；
S7、去除所述紫外解胶层和所述第一种子层，并在所述第一电路层的第二表面制备带有第三目标区域的感光绝缘层，得到目标封装基板。
2.根据权利要求1所述的多层芯片封装基板制作方法，其特征在于，所述通过增材制造方式在所述第一种子层表面制备第一电路层的步骤，包括：
在所述第一种子层的表面涂覆光刻胶，并进行曝光和显影，使需要制备所述第一电路层对应的区域露出；
通过增材制造方式在对应的区域制备所述第一电路层；
将所述光刻胶去除。
3.根据权利要求1所述的多层芯片封装基板制作方法，其特征在于，所述第一电路层的第一表面制备带有第一目标区域的感光绝缘层，并通过增材制造方式在所述第一目标区域内制备电极的步骤，包括：
在所述第一电路层的第一表面铺设所述感光绝缘层，并进行曝光和显影，使所述感光绝缘层内的第一目标区域露出；
通过增材制造方式在所述第一目标区域使所述电极从所述第一电路层表面生长至所述感光绝缘层的高度；其中，所述电极与所述第一电路层的预设区域导通。
4.根据权利要求1所述的多层芯片封装基板制作方法，其特征在于，所述通过增材制造方式在所述第二种子层表面制备带有第二目标区域的第二电路层的步骤，包括：
在所述第二种子层表面涂覆光刻胶，在所述光刻胶对应的区域设置光罩，并进行曝光；
通过显影去除未被固化的所述光刻胶，使需要制备所述第二电路层的区域露出；其中，所述第二目标区域为被固化的光刻胶对应的区域；
在露出的区域制备所述第二电路层。
5.根据权利要求4所述的多层芯片封装基板制作方法，其特征在于，所述在所述第二目标区域内制备感光绝缘层的步骤，包括：
去除所述第二目标区域内的第二种子层和被固化的光刻胶；
在所述第二目标区域内制备所述感光绝缘层。
6.根据权利要求1所述的多层芯片封装基板制作方法，其特征在于，所述去除所述紫外解胶层和所述第一种子层，并在所述第一电路层的第二表面制备带有第三目标区域的感光绝缘层，得到目标封装基板的步骤，包括：
在第二基板表面制备紫外解胶层，并将所述第一基板的第二电路层与所述第二基板的紫外解胶层胶联；
去除所述第一基板及第一基板表面的紫外解胶层和第一种子层；
在所述第一电路层的第二表面铺设所述感光绝缘层，并进行曝光和显影，使所述感光绝缘层内的第三目标区域露出，得到所述目标封装基板。
7.根据权利要求6所述的多层芯片封装基板制作方法，其特征在于，所述在所述第一电路层的第二表面铺设所述感光绝缘层，并进行曝光和显影，使所述感光绝缘层内的第三目标区域露出，得到所述目标封装基板的步骤，包括：
在所述第一电路层的第二表面涂覆感光绝缘层，形成光敏掩膜层并进行曝光，形成所述第三目标区域；
通过显影去除所述第三目标区域的所述光敏掩膜层，露出部分所述第一电路层，得到所述目标封装基板。
8.根据权利要求1所述的多层芯片封装基板制作方法，其特征在于，所述第一种子层或所述第二种子层的制备方式包括蒸发、溅射、涂覆、电镀或化学镀。
9.根据权利要求1所述的多层芯片封装基板制作方法，其特征在于，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。
10.一种多层芯片封装基板的封装方法，所述多层芯片封装基板依据权利要求1-9任一项所述的多层芯片封装基板制作方法制备得到，其特征在于，包括步骤；
将芯片放置于目标封装基板的第三目标区域表面，并在所述芯片的周侧和目标封装基板的周侧用封装胶制备封装外壳；其中，所述芯片的电极朝向所述第三目标区域内的第一电路层；
将所述封装胶烘干固化；
去除第二基板和第二基板表面的紫外解胶层，切割得到目标封装件。
CN202311601414.5A 2023-11-27 2023-11-27 一种多层芯片封装基板制作方法及封装方法 Pending CN117542802A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311601414.5A CN117542802A (zh) 2023-11-27 2023-11-27 一种多层芯片封装基板制作方法及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311601414.5A CN117542802A (zh) 2023-11-27 2023-11-27 一种多层芯片封装基板制作方法及封装方法

Publications (1)

Publication Number Publication Date
CN117542802A true CN117542802A (zh) 2024-02-09

Family

ID=89782087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311601414.5A Pending CN117542802A (zh) 2023-11-27 2023-11-27 一种多层芯片封装基板制作方法及封装方法

Country Status (1)

Country Link
CN (1) CN117542802A (zh)

Similar Documents

Publication Publication Date Title
CN100392725C (zh) 带电路的悬浮支架基板的制造方法
US20060204904A1 (en) Metal mask and manufacturing method thereof
JP3995253B2 (ja) 感光性ポリイミドパターンの形成方法及び該パターンを有する電子素子
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
CN109041425B (zh) 一种cof双面柔性基板精细线路的制作方法及其产品
CN110430697B (zh) 一种新型多层精细线路板的制作方法
CN117276454A (zh) 一种微型发光芯片键合的方法及芯片键合件
CN113163626A (zh) 一种超薄印制电路板的制作方法
TWI482549B (zh) 印刷電路板之製造方法
CN106816425A (zh) 线路板结构及其制作方法
CN107910438B (zh) 一种高频段声表面波器件电极的制备方法
CN117542802A (zh) 一种多层芯片封装基板制作方法及封装方法
JP5175779B2 (ja) 配線回路基板の製造方法
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
CN117577541A (zh) 一种芯片封装基板制作方法及封装方法
CN105430925A (zh) 厚铜线路板制作方法
TW201729658A (zh) 超微間距測試介面板及其製造方法
CN102548243B (zh) 制作电路板凸点的方法、系统及电路板
CN107689321B (zh) 图案化光阻的形成方法及其结构
KR101538046B1 (ko) 세라믹 소자 제조방법 및 세라믹 소자
CN107666771A (zh) 线路板结构
CN112186103B (zh) 一种电阻结构及其制作方法
JP5225353B2 (ja) 配線用基板の製造方法
JP6494716B2 (ja) 回路基板およびその製造方法
JP2003014781A (ja) プローブ基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication