CN117524883A - 具有3c晶型碳化硅的mosfet及其制备方法、芯片 - Google Patents
具有3c晶型碳化硅的mosfet及其制备方法、芯片 Download PDFInfo
- Publication number
- CN117524883A CN117524883A CN202311847729.8A CN202311847729A CN117524883A CN 117524883 A CN117524883 A CN 117524883A CN 202311847729 A CN202311847729 A CN 202311847729A CN 117524883 A CN117524883 A CN 117524883A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- silicon carbide
- forming
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 76
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 239000013078 crystal Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 25
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 16
- 210000000746 body region Anatomy 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000002210 silicon-based material Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本申请属于功率器件技术领域，提供了一种具有3C晶型碳化硅的MOSFET及其制备方法、芯片，其中，漏极层、N型衬底层以及N型漂移层层叠设置，且N型漂移层设置为凹形结构，通过在N型漂移层的凹槽内形成锗层然后以锗层作为缓冲层形成3C晶型的碳化硅材料，并通过向碳化硅材料中注入N型掺杂离子形成碳化硅漂移层，可以利用3C晶型的碳化硅材料提高器件的临界击穿电压，从而在保持击穿电压不变的情况下减小N型漂移区的厚度，实现降低器件导通电阻的目的。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种具有3C晶型碳化硅的MOSFET及其制备方法、芯片。
背景技术
超结MOSFET（Super Junction Metal-Oxide-Semiconductor Field-EffectTransistor，SJ MOSFET）是解决普通MOSFET硅极限问题的有效手段，其在N型漂移区中引入纵向排列的P柱，利用N柱和P柱的横向电场耦合效应可显著提高器件的击穿电压（BV）。
然而，由于硅极限，如果需要在保持较高的击穿电压的情况下进一步降低导通电阻仍然存在困难。SJ MOSFET的导通电阻主要是N型漂移区的电阻，降低N型漂移区的电阻主要有两种方式，一是增加N型漂移区的掺杂浓度，二是降低N型漂移区的厚度。如何在保持高击穿电压的条件下，降低SJ MOSFET的导通电阻，实现低的导通损耗仍是当前的研究热点。
发明内容
为了解决上述技术问题，本申请实施例提供了一种具有3C晶型碳化硅的MOSFET及其制备方法、芯片，可以解决目前的超结MOSFET存在的无法同时兼顾低导通电阻和高击穿电压的问题。
本申请实施例第一方面提供了一种具有3C晶型碳化硅的MOSFET的制备方法，所述具有3C晶型碳化硅的MOSFET的制备方法包括：
在硅基底上外延生长硅材料并注入N型掺杂离子形成N型衬底，继续在所述N型衬底上外延沉积单晶硅材料形成单晶硅层，并注入N型掺杂离子形成N型漂移层；
在所述N型漂移层上刻蚀形成第一沟槽以使所述N型漂移层为凹形，并在所述第一沟槽表面形成锗层；
在所述第一沟槽内外延沉积3C晶型的碳化硅材料，并向所述碳化硅材料中注入N型掺杂离子形成碳化硅漂移层；其中，所述碳化硅漂移层与所述N型漂移层之间由所述锗层连接；
通过离子注入工艺在所述N型漂移层两侧形成第一P柱、第二P柱，并在所述第一P柱上形成第一P型体区，在所述第二P柱上形成第二P型体区；
在所述第一P型体区上形成第一N型源区，在所述第二P型体区上形成第二N型源区；
在所述N型漂移层上以及所述第一P型体区、所述第二P型体区、所述第一N型源区、所述第二N型源区上的部分区域形成栅极介质层；
在所述栅极介质层上形成栅极多晶硅，并继续形成栅极介质层，以包裹所述栅极多晶硅；
形成与所述第一N型源区和所述第二N型源区接触的源极，并形成通过通孔与所述栅极多晶硅接触的栅极；
在所述N型衬底的背面形成漏极。
在一个实施例中，所述制备方法还包括：在所述第一P柱与所述第一P型体区之间形成第一绝缘介质层，在所述第二P柱与所述第二P型体区之间形成第二绝缘介质层。
在一个实施例中，所述制备方法还包括：在所述第一P柱与所述第一P型体区之间形成第一绝缘介质层，在所述第二P柱与所述第二P型体区之间形成第二绝缘介质层，包括：
采用注氧隔离技术在所述第一P柱上形成第一氧化硅层，在所述第二P柱上形成第二氧化硅层。
在一个实施例中，所述第一绝缘介质层的厚度为1um-3um，和/或者，所述第二绝缘介质层的厚度为1um-3um。
在一个实施例中，所述锗层的厚度为0.1um-1um。
在一个实施例中，所述碳化硅漂移层的厚度与所述N型漂移层的厚度的比例为3:7至9:1之间。
在一个实施例中，所述第一P型体区的宽度在所述第一P柱向所述第一N型源区的方向上逐渐增加。
在一个实施例中，所述第二P型体区的宽度在所述第二P柱向所述第二N型源区的方向上逐渐增加。
本申请实施例第二方面还提供了一种具有3C晶型碳化硅的MOSFET，所述具有3C晶型碳化硅的MOSFET由上述任一项实施例所述的制备方法制备。
本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的制备方法制备的具有3C晶型碳化硅的MOSFET。
本申请实施例的有益效果：通过在N型漂移层的凹槽内形成锗层然后以锗层作为缓冲层形成3C晶型的碳化硅材料，并通过向碳化硅材料中注入N型掺杂离子形成碳化硅漂移层，可以利用3C晶型的碳化硅材料提高器件的临界击穿电压，从而在保持击穿电压不变的情况下减小N型漂移区的厚度，实现降低器件导通电阻的目的。
附图说明
图1是本申请实施例提供的具有3C晶型碳化硅的MOSFET的制备方法的流程示意图；
图2是本申请实施例提供的在N型衬底层上形成N型漂移层、锗层的示意图；
图3是本申请实施例提供的形成第一P柱、第二P柱以及碳化硅漂移层后的示意图；
图4是本申请实施例提供的第一P型体区、第二P型体区后的示意图；
图5是本申请实施例提供的形成栅极介质层、栅极多晶硅层的示意图；
图6是本申请实施例提供的形成源极和漏极后的示意图;
图7是本申请实施例提供的具有3C晶型碳化硅的MOSFET的一种结构示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是一个或一个以上，除非另有明确具体的限定。
超结MOSFET（Super Junction Metal-Oxide-Semiconductor Field-EffectTransistor，SJMOSFET）是解决普通MOSFET硅极限问题的有效手段，其在N型漂移区中引入纵向排列的P柱，利用N柱和P柱的横向电场耦合效应可显著提高器件的击穿电压（BV）。基于这一原理，SJMOSFET可以在保持高BV不变的前提下，增大N漂移区的掺杂浓度，从而来降低器件导通电阻。然而，如果需要在保持击穿电压的情况下进一步降低导通电阻仍然存在困难。SJMOSFET的导通电阻主要是N型漂移区的电阻，降低N型漂移区的电阻主要有两种方式，一是增加N型漂移区的掺杂浓度，二是降低N型漂移区的厚度，目前这两种方式均会同时导致SJMOSFET的击穿电压的下降。
为了解决上述技术问题，本申请实施例提供了一种具有3C晶型碳化硅的MOSFET的制备方法，参见图1所示，本实施例中的具有3C晶型碳化硅的MOSFET的制备方法包括步骤S100至步骤S900。
在步骤S100中，结合图2所示，在硅基底上外延生长硅材料并注入N型掺杂离子形成N型衬底，继续在所述N型衬底120上外延沉积单晶硅材料形成单晶硅层，并注入N型掺杂离子形成N型漂移层131。
在本实施例中，结合图2所示，可以硅基底上外延生长硅材料，并对外延的硅材料进行N型掺杂离子形成N型衬底120，并在N型衬底120上继续外延沉积单晶硅材料形成单晶硅层，并注入N型掺杂离子形成N型漂移层131。
在步骤S200中，在所述N型漂移层131上刻蚀形成第一沟槽以使所述N型漂移层为凹形，并在所述第一沟槽134表面形成锗层133。
在本实施例中，结合图2所示，在N型漂移层131上通过刻蚀工艺在其中央区域形成第一沟槽134，使得N型漂移层131为凹形结构，为了提高3C晶型碳化硅材料与N型漂移层131之间的界面质量，可以在第一沟槽134的表面形成锗层133。
在步骤S300中，在所述第一沟槽134内外延沉积3C晶型的碳化硅材料，并向所述碳化硅材料中注入N型掺杂离子形成碳化硅漂移层。
在本实施例中，结合图3所示，可以在第一沟槽134采用外延生长工艺沉积3C晶型的碳化硅材料，并向该3C晶型的碳化硅材料中注入N型掺杂离子，从而形成碳化硅漂移层132。
在一个实施例中，可以通过低压化学气相沉积工艺外延沉积3C晶型的碳化硅材料，然后采用化学机械平坦化处理将凹形的N型漂移层131的侧部上方的碳化硅材料进行打磨去除，然后再一次向整个器件的正面注入N型掺杂离子，使得N型掺杂离子注入至3C晶型的碳化硅材料中，形成碳化硅漂移层132。
3C晶型碳化硅材料是一种具有立方晶格的结构，其中硅原子和碳原子以1:1的比例组成。3C晶型碳化硅晶体具有与硅相近的晶体结构，可以与硅材料实现良好的晶体质量匹配，在本实施例中，为了避免直接在硅材料上外延生长3C晶型碳化硅材料造成漂移区内缺陷较多的问题，可以在第一沟槽134表面形成锗层133。
在步骤S400中，通过离子注入工艺在所述N型漂移层两侧形成第一P柱、第二P柱，并在所述第一P柱上形成第一P型体区，在所述第二P柱上形成第二P型体区。
在本实施例中，如图4所示，通过离子注入工艺在N型漂移层131两侧注入P型掺杂离子形成第一P柱121、第二P柱122，然后继续外延生长沉积硅材料形成硅层，并对硅层采用离子注入工艺注入N型掺杂离子，从而形成N型漂移层131，并在N型漂移层131的两侧注入P型掺杂离子形成第一P柱121和第二P柱122。
在一个实施例中，如图4所示，第一P柱121和第二P柱122分别形成于N型漂移层131的两侧，且第一P柱121和第二P柱122中P型掺杂离子的注入能量与N型漂移层131中N型掺杂离子的注入能量相同，此时，第一P柱121与N型衬底120之间的界面、第二P柱122与N型衬底120之间的界面、N型漂移层131与N型衬底120之间的界面可以位于同一水平线。
在本实施例中，如图4所示，继续外延沉积硅层，并对新外延的硅层注入N型掺杂离子，并对新外延的硅层的两侧注入P型掺杂离子，从而在第一绝缘介质层210上形成第一P型体区310，在第二绝缘介质层220上形成第二P型体区320，同时刻蚀去除第一P型体区310和第二P型体区320之间的硅层，继续外延沉积3C晶型的碳化硅材料，并对器件的正面进行化学机械平坦化处理使得碳化硅漂移层132的上表面与第一P型体区310和第二P型体区320的上表面齐平。
在一个实施例中，刻蚀去除第一P型体区310和第二P型体区320之间的硅层后可以在形成的沟槽表面继续生长锗层作为硅材料和碳化硅材料之间的缓冲层。
在步骤S500中，在第一P型体区上形成第一N型源区，在第二P型体区上形成第二N型源区。
在本实施例中，如图5所示，通过在第一P型体区310上的部分注入N型掺杂离子，从而在第一P型体区310上形成第一N型源区410，通过在第二P型体区320上的部分注入N型掺杂离子，从而在第二P型体区320上形成第二N型源区420。
在步骤S600中，在N型漂移层上以及第一P型体区、第二P型体区、第一N型源区、第二N型源区上的部分区域形成栅极介质层。
在步骤S700中，在栅极介质层上形成栅极多晶硅，并继续形成栅极介质层，以包裹栅极多晶硅。
如图5所示，在N型漂移层上以及第一P型体区、第二P型体区、第一N型源区、第二N型源区上的部分区域沉积栅极介质材料形成栅极介质层520，并在沉积的栅极介质材料的中央区域刻蚀沟槽以填充多晶硅材料从而形成栅极多晶硅530，然后继续沉积栅极介质材料形成包裹栅极多晶硅530的栅极介质层520。
在一个实施例中，栅极介质材料可以为氧化硅材料，步骤S700中，在沉积的栅极介质材料的中央区域刻蚀沟槽以填充多晶硅材料从而形成栅极多晶硅530，然后可以对栅极多晶硅530进行氧化，从而形成包裹栅极多晶硅530的栅极介质层520。
在步骤S800中，形成与第一N型源区和第二N型源区接触的源极，并形成通过通孔与栅极多晶硅接触的栅极。
在步骤S900中，在N型衬底的背面形成漏极。
在本实施例中，如图6所示，可以通过沉积金属材料的方式形成与第一N型源区310和第二N型源区接触的源极510，并对N型衬底120的背面进行打磨，以沉积漏极金属材料，在N型衬底120的背面形成漏极110。
在具体应用中，可以通过在栅极介质层520上刻蚀形成通孔然后沉积金属材料的方式在通孔内填充金属形成金属连接线，形成与栅极多晶硅530接触的栅极。
在本实施例中，通过在栅极介质层520与N型漂移层131之间引入3C晶型的碳化硅材料形成碳化硅漂移层132，可以利用3C晶型的碳化硅材料具有高临界击穿电压的特性，保持器件具有较高的击穿电压的基础上，减小N型漂移区（碳化硅漂移层132、N型漂移层131的厚度之和）的厚度，降低N型漂移区的电阻，从而降低器件导通电阻，达到降低器件的功耗的目的。
在一个实施例中，锗层133的厚度为0.1um-1um。
在一个实施例中，碳化硅漂移层132的厚度与N型漂移层131的厚度的比例为3:7至9:1之间。
在一个实施例中，在步骤S400中，通过离子注入工艺在所述N型漂移层131两侧形成第一P柱121、第二P柱122后，在第一P柱121上形成第一绝缘介质层210，在第二P柱122上形成第二绝缘介质层220，然后在第一绝缘介质层210上形成第一P型体区310，在第二绝缘介质层220上形成第二P型体区320。
在本实施例中，如图7所示，第一绝缘介质层210设置于第一P柱121和第一P型体区310之间，第二绝缘介质层220设置于第二P柱122和第二P型体区320之间。在具体应用中，可以采用掩膜掩盖N型漂移层131，从而在第一P柱121和第二P柱122上分别形成第一绝缘介质层210和第二绝缘介质层220。
在一个实施例中，第一绝缘介质层210和第二绝缘介质层220可以为氮化硅，此时可以通过沉积氮化硅材料的方式在第一P柱121上形成薄薄的一层氮化硅层作为第一绝缘介质层210，通过沉积氮化硅材料的方式在第二P柱122上形成薄薄的一层氮化硅层作为第二绝缘介质层220。
在一个实施例中，第一绝缘介质层210和第二绝缘介质层220可以为氧化硅，可以采用注氧隔离技术在第一P柱121上形成第一氧化硅层作为第一绝缘介质层210，在第二P柱122上形成第二氧化硅层作为第二绝缘介质层220。
在一个具体应用实施例中，可以第一P柱121和第二P柱122上注入氧离子并经高温退火制备绝缘体上硅材料，具体的，先将一定能量、高剂量氧注入单晶硅中，为防止硅在注入过程中非晶化，在注入过程需要将第一P柱121和第二P柱122加热，以使其需要保持一定温度，注入完成后将整个器件在高温下退火，减少或消除注入产生的缺陷，并形成界面陡直的二氧化硅埋层。
在一些实施例中，第一绝缘介质层210呈几字形结构。
在本实施例中，第一绝缘介质层210呈几字形结构，可以通过刻蚀，在第一P柱121的上表面刻蚀多个第一沟槽，然后通过向第一P柱121上注入氧离子并经高温退火制备绝缘体上硅材料，此时形成的绝缘体上硅材料呈几字形结构。
在一些实施例中，多个第一沟槽中相邻的第一沟槽的宽度相同。
在一些实施例中，多个第一沟槽中相邻的第一沟槽的宽度和该第一沟槽与N型漂移层131之间的距离呈负相关关系，即越靠近N型漂移层131，该第一沟槽的宽度就越大。
在一些实施例中，第一绝缘介质层210呈波浪状结构。
在一些实施例中，第二绝缘介质层220呈几字形结构。
在本实施例中，第二绝缘介质层220呈几字形结构，可以通过刻蚀，在第二P柱122的上表面刻蚀多个第二沟槽，然后通过向第二P柱122上注入氧离子并经高温退火制备绝缘体上硅材料，此时形成的绝缘体上硅材料呈几字形结构。
在一些实施例中，多个第二沟槽中相邻的第二沟槽的宽度相同。
在一些实施例中，多个第二沟槽中相邻的第二沟槽的宽度和该第二沟槽与N型漂移层131之间的距离呈负相关关系，即越靠近N型漂移层131，该第二沟槽的宽度就越大。
在一些实施例中，第二绝缘介质层220呈波浪状结构。
在一个实施例中，第一P型体区310的宽度大于第一绝缘介质层210的宽度。
在一个实施例中，第二P型体区320的宽度大于第二绝缘介质层220的宽度。
在本实施例中，通过设置第一P型体区310的宽度大于第一绝缘介质层210的宽度，设置第二P型体区320的宽度大于第二绝缘介质层220的宽度，可以避免第一绝缘介质层210、第二绝缘介质层220伸入至N型漂移层131中，对N型漂移层131在正常工作的情况下产生的电流发生干扰。
在一些实施例中，第一绝缘介质层210的厚度为1um-3um。
在一些实施例中，第二绝缘介质层220的厚度为1um-3um。
在一些实施例中，第一P柱121和第二P柱122的高度相同。
在一个实施例中，第一P型体区310的宽度在第一P柱121向第一N型源区410的方向上逐渐增加。
在一个实施例中，在第一P柱121向第一N型源区410的方向上，第一P型体区310的宽度由与第一绝缘介质层210相同的宽度逐渐增加，可以使得导通电流只走由第一P型体区310经碳化硅漂移层132、N型漂移层131到N型衬底120这一个路径。
在一些实施例中，在第二P柱122向第二N型源区420的方向上，第二P型体区320的宽度由与第二绝缘介质层220相同的宽度逐渐增加，可以使得导通电流只走由第二P型体区经碳化硅漂移层132、N型漂移层131到N型衬底120这一个路径。
在一些实施例中，第一P型体区310与N型漂移层131之间的界面为弧形结构，第二P型体区320与N型漂移层131之间的界面为弧形结构。
在本实施例中，通过实施例中的第一绝缘介质层210、第二绝缘介质层220的结构设计，可以显著降低具有3C晶型碳化硅的MOSFET内的体二极管的反向恢复电流，优化具有3C晶型碳化硅的MOSFET的反向恢复特性。
具体的，通过在第一P型体区310与第一P柱121之间形成第一绝缘介质层210，在第二P型体区320与第二P柱122之间形成第二绝缘介质层220可改变具有3C晶型碳化硅的MOSFET内体二极管反向导通时电流的流通路径，该第一绝缘介质层210可阻断由第一P型体区310经第一P柱121向N型衬底120的电流，该第二绝缘介质层220可阻断由第二P型体区320经第二P柱122到N型衬底120的电流，使导通电流只走由第一P型体区310、第二P型体区320经碳化硅漂移层132、N型漂移层131到N型衬底120这一个路径。因此，本实施例中的设计可减少第一P柱121和N型衬底120之间以及第二P柱122和N型衬底120之间PN结边界处积累的少子电荷，从而减少P型体区、P柱、N型衬底这一路径的反向恢复电流，起到降低整个器件反向恢复电流的目的。
本申请实施例还提供了一种具有3C晶型碳化硅的MOSFET，具有3C晶型碳化硅的MOSFET由上述任一项实施例的制备方法制备。
本申请实施例还提供了一种芯片，包括如上述任一项实施例所述的制备方法制备的具有3C晶型碳化硅的MOSFET。
在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个具有3C晶型碳化硅的MOSFET，该具有3C晶型碳化硅的MOSFET可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的具有3C晶型碳化硅的MOSFET。
在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和具有3C晶型碳化硅的MOSFET组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请实施例的有益效果：通过在N型漂移层的两侧分别形成第一P柱和第二P柱，用以提高器件的击穿电压，并在第一P型体区与第一P柱之间形成第一绝缘介质层，在第二P型体区与第二P柱之间形成第二绝缘介质层，可以显著降低器件内体二极管的反向恢复电流，降低器件在电路中的功耗损失。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区、器件的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的掺杂区、器件完成，即将器件置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。实施例中的各掺杂区、器件可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各掺杂区、器件的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各掺杂区可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述具有3C晶型碳化硅的MOSFET的制备方法包括：
在硅基底上外延生长硅材料并注入N型掺杂离子形成N型衬底，继续在所述N型衬底上外延沉积单晶硅材料形成单晶硅层，并注入N型掺杂离子形成N型漂移层；
在所述N型漂移层上刻蚀形成第一沟槽以使所述N型漂移层为凹形，并在所述第一沟槽表面形成锗层；
在所述第一沟槽内外延沉积3C晶型的碳化硅材料，并向所述碳化硅材料中注入N型掺杂离子形成碳化硅漂移层；其中，所述碳化硅漂移层与所述N型漂移层之间由所述锗层连接；
通过离子注入工艺在所述N型漂移层两侧形成第一P柱、第二P柱，并在所述第一P柱上形成第一P型体区，在所述第二P柱上形成第二P型体区；
在所述第一P型体区上形成第一N型源区，在所述第二P型体区上形成第二N型源区；
在所述N型漂移层上以及所述第一P型体区、所述第二P型体区、所述第一N型源区、所述第二N型源区上的部分区域形成栅极介质层；
在所述栅极介质层上形成栅极多晶硅，并继续形成栅极介质层，以包裹所述栅极多晶硅；
形成与所述第一N型源区和所述第二N型源区接触的源极，并形成通过通孔与所述栅极多晶硅接触的栅极；
在所述N型衬底的背面形成漏极。
2.如权利要求1所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述制备方法还包括：在所述第一P柱与所述第一P型体区之间形成第一绝缘介质层，在所述第二P柱与所述第二P型体区之间形成第二绝缘介质层。
3.如权利要求2所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述制备方法还包括：在所述第一P柱与所述第一P型体区之间形成第一绝缘介质层，在所述第二P柱与所述第二P型体区之间形成第二绝缘介质层，包括：
采用注氧隔离技术在所述第一P柱上形成第一氧化硅层，在所述第二P柱上形成第二氧化硅层。
4.如权利要求2所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述第一绝缘介质层的厚度为1um-3um，和/或者，所述第二绝缘介质层的厚度为1um-3um。
5.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述锗层的厚度为0.1um-1um。
6.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述碳化硅漂移层的厚度与所述N型漂移层的厚度的比例为3:7至9:1之间。
7.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述第一P型体区的宽度在所述第一P柱向所述第一N型源区的方向上逐渐增加。
8.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法，其特征在于，所述第二P型体区的宽度在所述第二P柱向所述第二N型源区的方向上逐渐增加。
9.一种具有3C晶型碳化硅的MOSFET，其特征在于，所述具有3C晶型碳化硅的MOSFET由权利要求1-8任一项所述的具有3C晶型碳化硅的MOSFET的制备方法制备。
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的制备方法制备的具有3C晶型碳化硅的MOSFET。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311847729.8A CN117524883B (zh) | 2023-12-29 | 2023-12-29 | 具有3c晶型碳化硅的mosfet及其制备方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311847729.8A CN117524883B (zh) | 2023-12-29 | 2023-12-29 | 具有3c晶型碳化硅的mosfet及其制备方法、芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117524883A true CN117524883A (zh) | 2024-02-06 |
| CN117524883B CN117524883B (zh) | 2024-04-19 |
Family
ID=89756981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311847729.8A Active CN117524883B (zh) | 2023-12-29 | 2023-12-29 | 具有3c晶型碳化硅的mosfet及其制备方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117524883B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123914A (ja) * | 2007-11-15 | 2009-06-04 | Fuji Electric Device Technology Co Ltd | 逆耐圧を有するスイッチング用半導体装置 |
| CN102165594A (zh) * | 2008-09-29 | 2011-08-24 | 飞兆半导体公司 | 在金属衬底上的半导体异质结构中具有应变沟道的功率mosfet |
| US20170018634A1 (en) * | 2011-10-26 | 2017-01-19 | Anvil Semiconductors Limited | 3C-SiC IGBT |
| US20230060866A1 (en) * | 2021-08-26 | 2023-03-02 | IceMos Technology Limited | Semiconductor Device and Method of Forming Radiation Hardened Substantially Defect Free Silicon Carbide Substrate |
-
2023
- 2023-12-29 CN CN202311847729.8A patent/CN117524883B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123914A (ja) * | 2007-11-15 | 2009-06-04 | Fuji Electric Device Technology Co Ltd | 逆耐圧を有するスイッチング用半導体装置 |
| CN102165594A (zh) * | 2008-09-29 | 2011-08-24 | 飞兆半导体公司 | 在金属衬底上的半导体异质结构中具有应变沟道的功率mosfet |
| US20170018634A1 (en) * | 2011-10-26 | 2017-01-19 | Anvil Semiconductors Limited | 3C-SiC IGBT |
| US20230060866A1 (en) * | 2021-08-26 | 2023-03-02 | IceMos Technology Limited | Semiconductor Device and Method of Forming Radiation Hardened Substantially Defect Free Silicon Carbide Substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117524883B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR100957584B1 (ko) | 트렌치 ｍｏｓｆｅｔ 디바이스 및 이 디바이스를 형성하는 방법 | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| JP4907828B2 (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
| US20010026989A1 (en) | Low voltage power MOSFET device and process for its manufacture | |
| US8487368B2 (en) | Low voltage power MOSFET device and process for its manufacture | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN116230774B (zh) | 一种非对称碳化硅槽栅mosfet及其制造方法 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| US8088662B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| CN117524883B (zh) | 具有3c晶型碳化硅的mosfet及其制备方法、芯片 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN117497421B (zh) | 具有隔绝结构的超结mosfet及其制备方法、芯片 | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 | |
| CN117497602B (zh) | 一种分离栅沟槽型mosfet及其制备方法、芯片 | |
| CN114496802B (zh) | Ldmosfet器件的制作方法及ldmosfet器件 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 | |
| CN114899103B (zh) | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 | |
| CN116825824B (zh) | 碳化硅与硅异质结的ldmos器件及制造方法 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |