CN117426153A - 显示基板和显示装置 - Google Patents

Abstract

本公开提供一种显示基板和显示装置。所述显示基板，包括：基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括：驱动晶体管和补偿晶体管，所述补偿晶体管的第一极与所述驱动晶体管第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述补偿晶体管包括有源层和栅极，补偿晶体管的有源层包括沟道部分；所述显示基板还包括：像素界定层和多个遮挡图形，至少部分所述遮挡图形位于所述像素界定层与补偿晶体管的栅极之间，所述遮挡图形在所述基底上的正投影，与对应的补偿晶体管的沟道部分在所述基底上的正投影至少部分交叠。

Description

显示基板和显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种显示基板和显示装置。

背景技术

近年来，随着显示行业的迅速发展，刚性的液晶屏幕逐渐的不能满足人们需求，因此，以柔性著称的有机发光二极管显示器应运而生。有机发光二极管显示器在具有良好柔韧性的同时，还具有轻薄、功耗低、响应速度快、视角宽等优点，被广泛应用于各个领域。

发明内容

本公开的目的在于提供一种显示基板和显示装置。

为了实现上述目的，本公开提供如下技术方案：

本公开的第一方面提供一种显示基板，包括：基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路和发光元件，所述子像素驱动电路包括：

驱动晶体管和补偿晶体管，所述补偿晶体管包括有源层和栅极，所述补偿晶体管的有源层包括第一极、第二极以及连接所述第一极和所述第二极的沟道部分，所述驱动晶体管包括有源层和栅极，所述驱动晶体管的有源层包括第一极、第二极以及连接该第一极和该第二极的沟道部分；

所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述驱动晶体管用于驱动所述发光元件发光；

所述显示基板还包括：像素界定层和多个遮挡图形，至少部分所述遮挡图形位于所述像素界定层与所述补偿晶体管的栅极之间，所述遮挡图形在所述基底上的正投影，与对应的所述补偿晶体管的沟道部分在所述基底上的正投影至少部分交叠。

可选的，所述补偿晶体管的沟道部分包括第一沟道子部和第二沟道子部； 所述第一沟道子部与所述补偿晶体管的第二极耦接；

所述遮挡图形在所述基底上的正投影，与对应的所述第一沟道子部在所述基底上的正投影至少部分交叠。

可选的，沿第二方向所述遮挡图形的长度在1微米至20微米之间，所述第一沟道子部被所述遮挡图形覆盖的部分在第二方向上的长度大于或等于0.5微米。

可选的，所述遮挡图形与对应的所述第一沟道子部在所述基底上的正投影的交叠面积与所述第一沟道子部的面积的比值为0.025至1之间。

可选的，所述显示基板还包括沿远离所述基底的方向依次层叠设置于所述基底上的半导体层，第一导体层，第二导体层，第一源漏金属层，第二源漏金属层和像素界定层；所述补偿晶体管的有源层位于所述半导体层，所述补偿晶体管的栅极位于所述第一导体层。

可选的，所述显示基板还包括多条电源线，所述遮挡图形与所述电源线耦接。

可选的，所述遮挡图形与所述电源线形成为一体结构，所述电源线位于所述显示基板中的第二源漏金属层。

可选的，所述电源线包括沿第一方向延伸的至少部分，所述电源线沿第一方向延伸的至少部分在基底上的正投影与所述驱动晶体管的沟道部分在基底上的正投影至少部分交叠；所述遮挡图形沿第二方向突出于所述电源线，所述第二方向与所述第一方向相交。

可选的，所述显示基板还包括多个屏蔽图形，所述屏蔽图形分别与对应的遮挡图形和所述电源线耦接。

可选的，所述补偿晶体管的有源层还包括第一沟道子部，第二沟道子部和沟道连接部分，所述沟道连接部分分别与所述第一沟道子部和所述第二沟道子部耦接；

所述屏蔽图形在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。

可选的，所述遮挡图形在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。

可选的，所述屏蔽图形在所述基底上的正投影，与对应的遮挡图形在所述基底上的正投影具有交叠区域，所述屏蔽图形与所述遮挡图形在所述交叠区域通过过孔耦接，所述沟道连接部分在所述基底上的正投影的至少部分位于该交叠区域。

可选的，所述屏蔽图形位于所述显示基板中的第二导体层，所述遮挡图形位于所述显示基板中的第一源漏金属层。

可选的，所述显示基板还包括多条第一初始化信号线，所述遮挡图形与所述第一初始化信号线耦接。

可选的，所述子像素驱动电路还包括第一导电连接部和第一复位晶体管；所述第一导电连接部分别与所述第一初始化信号线，所述遮挡图形和所述第一复位晶体管的第一极耦接；所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接。

可选的，所述遮挡图形与其耦接的所述第一导电连接部形成为一体结构，所述第一导电连接部位于所述显示基板中的第一源漏金属层。

可选的，所述补偿晶体管的有源层还包括第一沟道子部，第二沟道子部和沟道连接部分，所述沟道连接部分分别与所述第一沟道子部和所述第二沟道子部耦接；

所述第一初始化信号线在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。

可选的，所述第一初始化信号线包括主体部和突出部，所述主体部沿第二方向延伸，所述突出部沿第一方向突出于所述主体部；

所述突出部在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。

可选的，所述显示基板包括多条电源线，多条发光控制线，多条栅线，多条数据线，多条复位线，多条第一初始化信号线和多条第二初始化信号线；

所述子像素驱动电路还包括：存储电容，第一复位晶体管，数据写入晶体管，电源控制晶体管，发光控制晶体管和第二复位晶体管；

所述第一复位晶体管的栅极与对应的复位线耦接，所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接，所述第一复位晶体管的第二 极与所述驱动晶体管的栅极耦接；

所述数据写入晶体管的栅极与对应的栅线耦接，所述数据写入晶体管的第一极与对应的数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；

所述电源控制晶体管的栅极与对应的发光控制线耦接，所述电源控制晶体管的第一极与对应的电源线耦接，所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接；

所述发光控制晶体管的栅极与对应的发光控制线耦接，所述发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述发光控制晶体管的第二极与对应的发光元件耦接；

所述第二复位晶体管的栅极与对应的复位线耦接，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接，所述第二复位晶体管的第二极与对应的发光元件耦接；

所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接。

基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。

附图说明

此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：

图1为本公开实施例提供的子像素驱动电路的电路结构图；

图2为本公开实施例提供的子像素的第一布局示意图；

图3为图2中去除阳极层的布局示意图；

图4为图3中沿A1A2方向的截面示意图；

图5为图2中半导体层的布局示意图；

图6为图2中第一导体层的布局示意图；

图7为图2中第二导体层的布局示意图；

图8为图2中层间绝缘层上形成过孔的布局示意图；

图9为图2中第一源漏金属层的布局示意图；

图10为图2中钝化层上形成过孔的布局示意图；

图11为图2中第一平坦层上形成过孔的布局示意图；

图12为图2中第二源漏金属层的布局示意图；

图13为图2中第二平坦层上形成过孔的布局示意图；

图14为图2中ITO1层和第二平坦层过孔以及第三平坦层过孔的布局示意图；

图15为图2中ITO2层和第四平坦层过孔的布局示意图；

图16为图2中ITO3和第四平坦层过孔和第五平坦层过孔的布局示意图；

图17为图2中第二源漏金属层至阳极层的布局示意图；

图18为本公开实施例提供的子像素的第二布局示意图；

图19为图18中去除阳极层的布局示意图；

图20为图19中去除第二源漏金属层的布局示意图；

图21为图20中沿B1B2方向的截面示意图；

图22为图18中第一源漏金属层的布局示意图；

图23为本公开实施例提供的子像素的第三布局示意图；

图24为图23中去除阳极层的布局示意图；

图25为图24中沿C1C2方向的截面示意图；

图26为图24中去除第二源漏金属层的布局示意图；

图27为图23中第二导体层的布局示意图；

图28为图23中第一源漏金属层的布局示意图；

图29为图3中X1部分的放大示意图；

图30为图19中X2部分的放大示意图；

图31为图24中X3部分的放大示意图。

具体实施方式

为了进一步说明本公开实施例提供的显示基板和显示装置，下面结合说 明书附图进行详细描述。

有机发光二极管显示面板中，一般包括子像素驱动电路，子像素驱动电路中与驱动晶体管连接的其它晶体管的性能，能够直接影响驱动晶体管耦接的N1节点的电压稳定，而N1节点的电压稳定性对显示面板的显示品质至关重要，如果其它晶体管漏电过大，显示面板则会出现残像，闪烁(flicker)等不良现象。因此，如何保证与驱动晶体管耦接的其它晶体管的性能，成为亟待解决的技术问题。

本公开提供了一种显示基板，所述显示基板包括：基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括：驱动晶体管和补偿晶体管，所述补偿晶体管的第一极与所述驱动晶体管第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述补偿晶体管包括沟道部分；所述显示基板还包括：阳极层，所述阳极层在所述基底上的正投影，与对应的所述补偿晶体管的沟道部分在所述基底上的正投影至少部分交叠。

经研究发现，补偿晶体管是影响N1节点的关键晶体管，补偿晶体管的漏电特性直接影响着N1节点电压的稳定性，因此，本公开提供的显示基板中，通过设置所述阳极层在所述基底上的正投影，与对应的所述补偿晶体管的沟道部分在所述基底上的正投影至少部分交叠，实现了阳极层对补偿晶体管的沟道部分的遮挡，减小了补偿晶体管由于沟道部分受到阳光照射而产生的光致漏电问题，降低了补偿晶体管由于漏电对N1节点电压稳定性产生的影响。

但是上述显示基板还存在如下不足：

(一)、显示产品采用tandem EL器件结构时，搭配了像素隔离柱。在相邻子像素间的像素界定层上开槽，设置像素隔离柱的情况下，子像素间像素界定层开槽处阳极的存在将直接导致不该发光的地方发光，产生不良；若像素界定层开槽避开阳极遮挡补偿晶体管的位置，则隔离柱的范围过小，不能很好的实现相邻子像素的隔离作用。需要说明，Tandem EL指的是串联式发光器件；目前亮度较低的器件一般采用单层发光器件结构，为了提升亮度和寿命，可将器件叠层做成串联器件，由单层发光变为多层发光，可以提升发光亮度，在相同亮度下可显著提升器件寿命。

(二)、当显示产品的分辨率提高时，用同一行像素的阳极遮挡对应的一行子像素驱动电路中的补偿晶体管的沟道时，存在阳极space不满足工艺能力要求的情况，如果采用阳极遮盖补偿晶体管的沟道，会存在相邻阳极短接的情况，或者出现显示区域边界附近的补偿晶体管缺少遮挡的问题；特别是在显示产品采用FDC技术时，因存在像素横、纵方向压缩，阳极space严重不足无法满足使用阳极对补偿晶体管的沟道进行遮挡。

(三)、在垂直于显示基板的衬底的方向上，阳极与补偿晶体管的沟道之间的距离较远，采用阳极遮挡补偿晶体管的沟道，存在阳极的遮光能力较弱，光衍射对沟道的影响范围较大的问题。

(四)、阳极的材质一般为层叠设置的ITO/Ag/ITO,具有高反射率的性质。使用阳极遮光时通常阳极的面积要增大，对于对外界光透过率有一定要求的屏下指纹识别显示产品，使用阳极对补偿晶体管的沟道遮光，显示产品的透过率较低，不利于实现指纹识别功能。

基于上述问题的存在，请参阅图1至图4，图5，图12，图18至图31，本公开实施例提供了一种显示基板，包括：基底50和设置于所述基底50上的多个子像素，所述子像素包括子像素驱动电路和发光元件，所述子像素驱动电路包括：

驱动晶体管T3和补偿晶体管T2，所述补偿晶体管T2包括有源层21和栅极，所述补偿晶体管的有源层21包括第一极、第二极以及连接所述第一极和所述第二极的沟道部分；所述驱动晶体管T3包括有源层22和栅极，所述驱动晶体管T3的有源层22包括第一极、第二极以及连接该第一极和该第二极的沟道部分；

所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极耦接；所述驱动晶体管T3用于驱动所述发光元件发光；

所述显示基板还包括：像素界定层和多个遮挡图形30，至少部分所述遮挡图形30位于所述像素界定层与所述补偿晶体管T2的栅极之间，所述遮挡图形30在所述基底50上的正投影，与对应的所述补偿晶体管的沟道部分(例如：第一沟道子部210)在所述基底50上的正投影至少部分交叠。

示例性的，所述显示基板包括多个子像素，所述多个子像素包括的多个子像素驱动电路呈阵列分布。所述多个子像素驱动电路划分为多行子像素驱动电路和多列子像素驱动电路。所述多行子像素驱动电路沿第一方向排列，每行子像素驱动电路包括沿第二方向排列的多个子像素驱动电路。所述多列子像素驱动电路沿第二方向排列，每列子像素驱动电路包括沿第一方向排列的多个子像素驱动电路。示例性的，所述第一方向和所述第二方向相交。例如：所述第一方向包括纵向，所述第二方向包括横向。

示例性的，所述子像素包括子像素驱动电路和发光元件。所述子像素驱动电路与所述发光元件的阳极耦接，用于为发光元件提供驱动信号，驱动发光元件发光。

示例性的，上述子像素驱动电路可以采用7T1C(即7个晶体管和一个电容)，但不仅限于此。

示例性的，所述补偿晶体管T2的沟道部分在所述基底50上的正投影，与所述补偿晶体管的栅极在所述基底50上的正投影至少部分交叠，所述补偿晶体管T2的第一极和第二极在所述基底50上的正投影，与所述补偿晶体管T2的栅极在所述基底50上的正投影均不交叠，所述补偿晶体管T2的第一极和第二极的导电性能优于所述补偿晶体管T2的沟道部分。

示例性的，所述驱动晶体管T3的沟道部分在所述基底50上的正投影，与所述驱动晶体管的栅极在所述基底50上的正投影至少部分交叠，所述驱动晶体管T3的第一极和第二极在所述基底50上的正投影，与所述驱动晶体管T2的栅极在所述基底50上的正投影均不交叠，所述驱动晶体管T3的第一极和第二极的导电性能优于所述驱动晶体管T3的沟道部分。

示例性的，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极的耦接处形成N1节点。

示例性的，所述显示基板还包括像素界定层，所述像素界定层能够界定出多个像素开口区，所述显示基板还包括发光功能层，所述发光功能层的至少部分形成与所述像素开口区内。

示例性的，在制作所述显示基板时，先形成所述遮挡层，然后在所述遮 挡层背向所述基底50的一侧制作所述像素界定层。

示例性的，所述遮挡图形30在所述基底50上的正投影，与对应的所述补偿晶体管T2的沟道部分在所述基底50上的正投影至少部分交叠。示例性的，所述遮挡图形30在所述基底50上的正投影，完全覆盖对应的所述补偿晶体管T2的沟道部分在所述基底50上的正投影。

根据上述显示基板的具体结构可知，本公开实施例提供的显示基板能够实现如下技术效果：

效果一：所述遮挡图形30位于所述像素界定层与所述补偿晶体管T2的栅极之间，不会影响像素隔离柱的设计，能够在保证子像素间像素隔离柱范围最大化的同时，实现对补偿晶体管T2的沟道部分的良好遮挡，有效保证了N1节点电压的稳定性。

效果二：当显示产品的分辨率提高时，利用所述遮挡图形30对补偿晶体管T2的沟道部分的遮挡，不会对阳极space产生影响，避免了相邻阳极短接的情况，解决了显示区域边界附近的补偿晶体管T2缺少遮挡的问题；在显示产品采用FDC技术时，即使存在像素横、纵方向压缩，同样能够保证阳极space需求。

效果三：所述补偿晶体管T2的沟道部分位于所述补偿晶体管T2的栅极与所述基底50之间，所述遮挡图形30位于所述像素界定层与所述补偿晶体管T2的栅极之间，这样在垂直于所述基底50的方向上，所述遮挡图形30与所述补偿晶体管T2的沟道部分之间具有较短的距离，通过设置所述遮挡图形30在所述基底50上的正投影，与对应的所述补偿晶体管T2的沟道部分在所述基底50上的正投影至少部分交叠，能够对所述补偿晶体管T2的沟道部分形成有效遮挡，降低了光衍射对补偿晶体管T2的沟道部分的影响范围。

效果四：利用所述遮挡图形30对所述补偿晶体管T2的沟道部分进行遮挡，避免了增加阳极的面积，对于对外界光透过率有一定要求的屏下指纹识别显示产品，使用所述遮挡图形30对补偿晶体管T2的沟道部分遮光，保证了显示产品的透过率，有利于实现指纹识别功能。

效果五：利用所述遮挡图形30对所述补偿晶体管T2的沟道部分进行遮挡，减小了补偿晶体管T2由于沟道部分受到阳光照射而产生的光致漏电问 题，降低了补偿晶体管T2由于漏电对N1节点电压稳定性产生的影响。

请参阅图1至图4，图5，图12，图18至图31，在一些实施例中，所述补偿晶体管T2的沟道部分包括第一沟道子部210和第二沟道子部211；所述第一沟道子部210与所述补偿晶体管T2的第二极耦接；

所述遮挡图形30在所述基底50上的正投影，与对应的所述第一沟道子部210在所述基底50上的正投影至少部分交叠。

示例性的，所述补偿晶体管T2包括双栅晶体管，其包括第一沟道子部210，第二沟道子部211。所述补偿晶体管的有源层21还包括沟道连接部分，所述沟道连接部分用于连接所述第一沟道子部210和所述第二沟道子部211。

示例性的，所述第一沟道子部210更靠近所述补偿晶体管T2的第二极，所述第二沟道子部211更靠近所述补偿晶体管T2的第一极。

示例性的，所述第一沟道子部210更靠近所述补偿晶体管T2的第二极，即所述第一沟道子部210更靠近所述N1节点，对所述N1节点的稳定性影响较大。

示例性的，所述遮挡图形30在所述基底50上的正投影，与对应的所述第一沟道子部210在所述基底50上的正投影至少部分交叠。示例性的，所述遮挡图形30在所述基底50上的正投影，覆盖对应的所述第一沟道子部210在所述基底50上的正投影。示例性的，所述遮挡图形30在所述基底50上的正投影的面积，大于所述第一沟道子部210在所述基底50上的正投影的面积。

示例性的，所述遮挡图形30在所述基底50上的正投影，与对应的所述第二沟道子部211在所述基底50上的正投影至少部分交叠。示例性的，所述遮挡图形30在所述基底50上的正投影，覆盖对应的所述第二沟道子部211在所述基底50上的正投影。示例性的，所述遮挡图形30在所述基底50上的正投影的面积，大于所述第二沟道子部211在所述基底50上的正投影的面积。

上述实施例提供的显示基板中，通过设置所述遮挡图形30在所述基底50上的正投影，与对应的所述第一沟道子部210在所述基底50上的正投影至少部分交叠，减小了补偿晶体管T2由于沟道部分受到阳光照射而产生的光致漏电问题，降低了补偿晶体管T2由于漏电对N1节点电压稳定性产生的影响。

在一些实施例中，沿第二方向所述遮挡图形30的长度在1微米至20微米之间，所述第一沟道子部210被所述遮挡图形30覆盖的部分在第二方向上的长度大于或等于0.5微米。

上述实施例提供的显示基板中，通过设置沿第二方向所述遮挡图形30的长度在1微米至20微米之间，所述第一沟道子部210被所述遮挡图形30覆盖的部分在第二方向上的长度大于或等于0.5微米，减小了补偿晶体管T2由于沟道部分受到阳光照射而产生的光致漏电问题，降低了补偿晶体管T2由于漏电对N1节点电压稳定性产生的影响。

在一些实施例中，设置所述遮挡图形30与对应的所述第一沟道子部210在所述基底上的正投影的交叠面积与所述第一沟道子部210的面积的比值为0.025至1之间。

上述设置方式减小了补偿晶体管T2由于沟道部分受到阳光照射而产生的光致漏电问题，降低了补偿晶体管T2由于漏电对N1节点电压稳定性产生的影响。

在一些实施例中，所述显示基板还包括沿远离所述基底50的方向依次层叠设置于所述基底50上的半导体层，第一导体层，第二导体层，第一源漏金属层，第二源漏金属层和像素界定层；所述补偿晶体管T2的有源层21位于所述半导体层，所述补偿晶体管的栅极位于所述第一导体层。

如图12，图26和图28所示，在一些实施例中，所述显示基板还包括多条电源线VDD，所述遮挡图形30与所述电源线VDD耦接。

示例性的，所述电源线VDD包括沿所述第一方向延伸的至少部分，所述多条电源线VDD沿所述第二方向排列。所述多条电源线VDD与所述多列子像素驱动电路一一对应，所述电源线VDD与其对应的一列子像素驱动电路中的各子像素驱动电路分别耦接。

示例性的，所述电源线VDD用于传输具有稳定电压的电源信号。

上述实施例提供的显示基板中，通过设置所述遮挡图形30与所述电源线VDD耦接，使得所述遮挡图形30不仅能够遮挡所述补偿晶体管T2的沟道部分，提升所述N1节点的稳定性，还使得所述遮挡图形30具有稳定的电位，能够避免其它信号波动时耦合导致补偿晶体管T2的特性波动。

如图12所示，在一些实施例中，设置所述遮挡图形30与所述电源线VDD形成为一体结构，所述电源线VDD位于所述显示基板中的第二源漏金属层。

上述设置方式不仅使得所述遮挡图形30具有与所述电源线VDD相同的稳定电位，还保证了所述遮挡图形30能够与所述电源线VDD在同一次构图工艺中同时，简化显示基板的制作工艺流程的同时，保证所述遮挡图形30与所述电源线VDD之间电连接的信赖性和稳定性。

如图12所示，在一些实施例中，设置所述电源线VDD包括沿第一方向延伸的至少部分，所述电源线VDD沿第一方向延伸的至少部分在基底50上的正投影与所述驱动晶体管T3的沟道部分在基底50上的正投影至少部分交叠；所述遮挡图形30沿第二方向突出于所述电源线VDD，所述第二方向与所述第一方向相交。

上述设置方式能够最大限度的降低所述电源线VDD和所述遮挡图形30占用的布局空间，有效降低所述电源线VDD和所述遮挡图形30的布局难度。

如图12所示，在一些实施例中，所述遮挡图形50与所述电源线VDD位于所述显示基板中的第二源漏金属层，即所述遮挡图形30采用所述显示基板中的第二源漏金属层制作。

所述显示基板中的第二源漏金属层位于所述像素界定层和所述基底50之间，且所述第二源漏金属层采用不透光的金属材质，采用所述第二源漏金属层制作所述遮挡图形30，能够保证所述遮挡图形30对所述补偿晶体管T2的沟道部分的遮挡效果，有效降低补偿晶体管T2的沟道部分受到正面光衍射或侧向光反射导致的光漏电效应，从而保持了所述N1节点电压的稳定性，降低了显示残像和闪烁等不良发生的风险。

如图23至图28，图31所示，在一些实施例中，设置所述显示基板还包括多个屏蔽图形31，所述屏蔽图形31分别与对应的遮挡图形30和所述电源线VDD耦接。

示例性的，所述遮挡图形30可以与所述电源线VDD同层同材料设置，所述屏蔽图形31可以与所述电源线VDD异层设置。

示例性的，所述遮挡图形30也可以与所述电源线VDD异层设置。

上述设置方式能够在保证所述遮挡图形30不会与周边导电结构发生短 路的情况下，降低所述遮挡图形30和所述电源线VDD的布局难度。

如图23至图28，图31所示，在一些实施例中，所述补偿晶体管T2的有源层21还包括第一沟道子部210，第二沟道子部211和沟道连接部分；所述沟道连接部分分别与所述第一沟道子部210和所述第二沟道子部211耦接；

所述屏蔽图形31在所述基底50上的正投影，与对应的沟道连接部分在所述基底50上的正投影至少部分交叠。

示例性的，所述沟道连接部分与所述第一沟道子部210和所述第二沟道子部211形成为一体结构。所述沟道连接部分的导电性能优于所述第一沟道子部210和所述第二沟道子部211。

示例性的，所述屏蔽图形31在所述基底50上的正投影，覆盖对应的沟道连接部分在所述基底50上的正投影。

上述实施例提供的显示基板中，通过设置所述屏蔽图形31在所述基底50上的正投影，与对应的沟道连接部分在所述基底50上的正投影至少部分交叠，使得所述屏蔽图形31对所述沟道连接部分具有屏蔽作用，能够保证所述沟道连接部分的稳定性，从而有利于提升所述补偿晶体管T2的稳定性和所述N1节点的电压稳定性。

如图23至图28所示，图31，在一些实施例中，设置所述遮挡图形30在所述基底50上的正投影，与对应的沟道连接部分在所述基底50上的正投影至少部分交叠。

示例性的，所述遮挡图形30在所述基底50上的正投影，覆盖对应的沟道连接部分在所述基底50上的正投影。

上述设置方式使得所述遮挡图形30对所述沟道连接部分具有屏蔽作用，能够保证所述沟道连接部分的稳定性，从而有利于提升所述补偿晶体管T2的稳定性和所述N1节点的电压稳定性。

如图26所示，在一些实施例中，所述屏蔽图形31在所述基底50上的正投影，与对应的遮挡图形30在所述基底50上的正投影具有交叠区域，所述屏蔽图形31与所述遮挡图形30在所述交叠区域通过过孔Via0耦接，所述沟道连接部分在所述基底50上的正投影的至少部分位于上述交叠区域。

示例性的，所述屏蔽图形31在所述基底50上的正投影，与对应的电源 线VDD在所述基底50上的正投影具有交叠区域，所述屏蔽图形31与所述电源线VDD在该交叠区域通过过孔耦接，以使所述屏蔽图形31具有稳定的电位。

上述实施例提供的显示基板中，通过设置所述沟道连接部分在所述基底50上的正投影的至少部分位于上述交叠区域，有利于降低所述屏蔽图形31和所述遮挡图形30占用的布局空间，降低所述屏蔽图形31和所述遮挡图形30的布局难度。

如图23至图28，图31所示，在一些实施例中，设置所述屏蔽图形31位于所述显示基板中的第二导体层，所述遮挡图形30位于所述显示基板中的第一源漏金属层；即所述屏蔽图形31采用所述显示基板中的第二导体层制作，所述遮挡图形30采用所述显示基板中的第一源漏金属层制作。

示例性的，所述电源线VDD和所述遮挡图形30均采用所述显示基板中的第一源漏金属层制作。

上述设置方式使得所述遮挡图形30和所述电源线VDD之间通过所述屏蔽图形31跳线连接，保证连接性能的同时，降低了布局难度。

如图18至图22所示，在一些实施例中，设置所述显示基板还包括多条第一初始化信号线Vinit1，所述遮挡图形30与所述第一初始化信号线Vinit1耦接。

示例性的，所述遮挡图形30包括沿所述第一方向延伸的至少部分。

上述设置方式使得所述遮挡图形30不仅能够遮挡所述补偿晶体管T2的沟道部分，提升所述N1节点的稳定性，还使得所述遮挡图形30具有与第一初始化信号相同的稳定的电位，能够避免其它信号波动时耦合导致补偿晶体管T2的特性波动。

如图18至图22所示，在一些实施例中，所述子像素驱动电路还包括第一导电连接部11和第一复位晶体管T1；所述第一导电连接部11分别与所述第一初始化信号线Vinit1，所述遮挡图形30和所述第一复位晶体管T1的第一极耦接；所述第一复位晶体管T1的第二极与所述驱动晶体管T3的栅极耦接。

示例性的，所述第一导电连接部11包括沿所述第二方向延伸的至少部分。

示例性的，所述第一导电连接部11在所述基底50上的正投影，与所述第一初始化信号线Vinit1在所述基底50上的正投影存在交叠区域，所述第一导电连接部11与所述第一初始化信号线Vinit1在该交叠区域通过过孔耦接。所述第一导电连接部11在所述基底50上的正投影，与所述第一复位晶体管T1的第二极在所述基底50上的正投影存在交叠区域，所述第一导电连接部11与所述第一复位晶体管T1的第二极在该交叠区域通过过孔耦接。

上述设置方式能够最大限度的降低所述第一导电连接部11，所述第一初始化信号线Vinit1和所述第一复位晶体管T1占用的布局空间，降低了显示基板的布局难度。

如图18至图22所示，在一些实施例中，设置所述遮挡图形30与其耦接的所述第一导电连接部11形成为一体结构，所述第一导电连接部11位于所述显示基板中的第一源漏金属层。

上述设置方式使得所述遮挡图形30能够与所述第一导电连接部11在同一次构图工艺中形成，有利于简化显示基板的制作工艺流程。

如图18至图22，图30所示，在一些实施例中，所述遮挡图形30和所述第一导电连接部11位于所述显示基板中的第一源漏金属层，即所述遮挡图形30和所述第一导电连接部11采用所述显示基板中的第一源漏金属层制作。

示例性的，所述遮挡图形30采用所述显示基板中的第一源漏金属层制作，所述电源线VDD和所述数据线DA均采用所述第二源漏金属层制作。

所述遮挡图形30采用所述第一源漏金属层或者第二源漏金属层制作，能够实现上述效果一至效果五。

如图18至图22，图30所示，在一些实施例中，设置所述补偿晶体管T2的有源层21还包括第一沟道子部210，第二沟道子部211和沟道连接部分；所述沟道连接部分分别与所述第一沟道子部210和所述第二沟道子部211耦接；

所述第一初始化信号线Vinit1在所述基底50上的正投影，与对应的沟道连接部分在所述基底50上的正投影至少部分交叠。

示例性的，所述第一初始化信号线Vinit1在所述基底50上的正投影，覆盖对应的沟道连接部分在所述基底50上的正投影。

上述设置方式使得所述第一初始化信号线Vinit1对所述沟道连接部分具有屏蔽作用，能够保证所述沟道连接部分的稳定性，从而有利于提升所述补偿晶体管T2的稳定性和所述N1节点的电压稳定性。

如图2至图5，图7所示，在一些实施例中，设置所述第一初始化信号线Vinit1包括主体部Vinit10和突出部Vinit11，所述主体部Vinit10沿第二方向延伸，所述突出部Vinit11沿第一方向突出于所述主体部Vinit10；

所述突出部Vinit11在所述基底50上的正投影，与对应的沟道连接部分在所述基底50上的正投影至少部分交叠。

示例性的，所述主体部Vinit10与所述突出部Vinit11形成为一体结构。

上述设置方式不仅使得所述第一初始化信号线Vinit1对所述沟道连接部分具有屏蔽作用，能够保证所述沟道连接部分的稳定性，有利于提升所述补偿晶体管T2的稳定性和所述N1节点的电压稳定性；而且，有利于降低显示基板的布局难度。

如图1至图17所示，在一些实施例中，所述显示基板包括多条电源线VDD，多条发光控制线EM，多条栅线GA，多条数据线DA，多条复位线Rst1，多条第一初始化信号线Vinit1和多条第二初始化信号线Vinit2；

所述子像素驱动电路还包括：存储电容，第一复位晶体管T1，数据写入晶体管T4，电源控制晶体管T5，发光控制晶体管T6和第二复位晶体管T7；

所述第一复位晶体管T1的栅极与对应的复位线Rst1耦接，所述第一复位晶体管T1的第一极与对应的所述第一初始化信号线Vinit1耦接，所述第一复位晶体管T1的第二极与所述驱动晶体管T3的栅极耦接；

所述数据写入晶体管T4的栅极与对应的栅线GA耦接，所述数据写入晶体管T4的第一极与对应的数据线DA耦接，所述数据写入晶体管T4的第二极与所述驱动晶体管T3的第一极耦接；

所述电源控制晶体管T5的栅极与对应的发光控制线EM耦接，所述电源控制晶体管T5的第一极与对应的电源线VDD耦接，所述电源控制晶体管T5的第二极与所述驱动晶体管T3的第一极耦接；

所述发光控制晶体管T6的栅极与对应的发光控制线EM耦接，所述发光控制晶体管T6的第一极与所述驱动晶体管T3的第二极耦接，所述发光控制 晶体管T6的第二极与对应的发光元件耦接；

所述第二复位晶体管T7的栅极与对应的复位线Rst1/Rst2耦接，所述第二复位晶体管T7的第一极与对应的第二初始化信号线Vinit2耦接，所述第二复位晶体管T7的第二极与对应的发光元件耦接。

所述存储电容Cst的第一极板Cst1与所述驱动晶体管T3的栅极T3-g耦接，所述存储电容Cst的第二极板Cst2与对应的电源线VDD耦接。

示例性的，所述多条发光控制线EM与多行子像素驱动电路一一对应，所述发光控制线EM与对应的一行子像素驱动电路中的各子像素驱动电路分别耦接。所述发光控制线EM包括沿所述第二方向延伸的至少部分。

示例性的，所述多条栅线GA与多行子像素驱动电路一一对应，所述栅线GA与对应的一行子像素驱动电路中的各子像素驱动电路分别耦接。所述栅线GA包括沿所述第二方向延伸的至少部分。

示例性的，所述多条数据线DA与多列子像素驱动电路一一对应，所述数据线DA与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接。所述数据线DA包括沿所述第一方向延伸的至少部分。

示例性的，所述多条复位线Rst1与多行子像素驱动电路一一对应，所述复位线Rst1与对应的一行子像素驱动电路中的各子像素驱动电路分别耦接。所述子像素驱动电路中的第二复位晶体管T7的栅极与沿第一方向相邻的下一个子像素驱动电路耦接的复位线Rst1耦接。所述复位线Rst1包括沿所述第二方向延伸的至少部分。

示例性的，所述多条第一初始化信号线Vinit1与所述多行子像素驱动电路一一对应，所述第一初始化信号线Vinit1与对应的一行子像素驱动电路中的各子像素驱动电路分别耦接。所述多条第一初始化信号线Vinit1包括沿所述第二方向延伸的至少部分。

示例性的，所述多条第二初始化信号线Vinit2与所述多行子像素驱动电路一一对应，所述第二初始化信号线Vinit2与对应的一行子像素驱动电路中的各子像素驱动电路分别耦接。所述多条第二初始化信号线Vinit2包括沿所述第二方向延伸的至少部分。

更详细地说，所述子像素驱动电路包括第一复位晶体管T1，补偿晶体管 T2，驱动晶体管T3，数据写入晶体管T4，电源控制晶体管T5，发光控制晶体管T6，第二复位晶体管T7和存储电容Cst。

上述结构的子像素驱动电路在工作时，每个工作周期均包括复位时段、写入补偿时段和发光时段。

在所述复位时段，复位线Rst输入的复位信号处于有效电平，第一复位晶体管T1导通，由第一初始化信号膜层Vinit1传输的第一初始化信号输入至驱动晶体管T3的栅极T3-g，使得前一帧保持在驱动晶体管T3上的栅源电压Vgs被清零，实现对驱动晶体管T3的栅极T3-g复位。

在写入补偿时段，所述复位信号处于非有效电平，第一复位晶体管T1截止，栅线GA输入的栅极扫描信号处于有效电平，控制补偿晶体管T2和数据写入晶体管T4导通，数据线DA写入数据信号，并经所述数据写入晶体管T4传输至驱动晶体管T3的第一极，同时，补偿晶体管T2和数据写入晶体管T4导通，使得驱动晶体管T3形成为二极管结构，因此通过补偿晶体管T2、驱动晶体管T3和数据写入晶体管T4配合工作，实现对驱动晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制驱动晶体管T3的栅极T3-g电位最终达到Vdata+Vth，其中，Vdata代表数据信号电压值，Vth代表驱动晶体管T3的阈值电压。沿第一方向相邻的下一条复位线Rst2输入的复位信号处于有效电平，控制第二复位晶体管T7导通，将第二初始化信号线Vinit2输入的第二初始化信号输入至发光元件EL的阳极，对阳极进行初始化，控制发光元件EL不发光。示例性的，当前行子像素驱动电路对应的栅线GA与沿第一方向相邻的下一行子像素驱动电路对应的复位线Rst2输入相同的信号。

在发光时段，发光控制线EM写入的发光控制信号处于有效电平，控制电源控制晶体管T5和发光控制晶体管T6导通，使得由电源线VDD传输的电源信号输入至驱动晶体管T3的第一极，同时由于驱动晶体管T3的栅极T3-g保持在Vdata+Vth，使得驱动晶体管T3导通，驱动晶体管T3对应的栅源电压为Vdata+Vth-VDD，其中VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极，驱动对应的发光元件EL发光。发光元件EL的阴极接入负电源信号VSS。

上述实施例提供的显示基板中包括：沿远离所述基底的方向依次层叠设置于所述基底50上的半导体层，第一栅绝缘层GI1，第一导体层，第二栅绝缘层GI2，第二导体层，层间绝缘层ILD，第一源漏金属层，第一平坦层PLN1，第二源漏金属层，第二平坦层PLN2，ITO1层，第三平坦层PLN3，ITO2层，第四平坦层PLN4，ITO3层，第五平坦层，阳极层40，像素界定层，发光功能层，阴极层和封装层。所述显示基板中也可以包括钝化层。

需要说明，图13为图2中第二平坦层上形成过孔的布局示意图；图14为图2中ITO1层和第二平坦层过孔以及第三平坦层过孔的布局示意图；图15为图2中ITO2层和第四平坦层过孔的布局示意图；图16为图2中ITO3层和第四平坦层过孔和第五平坦层过孔的布局示意图。

如图14至图17所示，图14中ITO1层形成图形能够通过图13中的过孔，实现与第二源漏金属层中的导电结构电连接。图14中ITO1层形成图形能够通过第三平坦层过孔与图15中的ITO2层形成的相应图形电连接。图15中ITO2层形成的图形能够通过第四平坦层过孔与图16中ITO3层形成的相应图形电连接。图16中ITO3层形成的图形能够与图17中示意的阳极层40耦接。

如图5所示，所述半导体层用于形成：所述第一复位晶体管T1包括的第一复位有源层20，所述补偿晶体管T2包括的有源层21，所述驱动晶体管T3包括的有源层22，所述数据写入晶体管T4包括数据写入有源层23，所述电源控制晶体管T5包括的电源控制有源层24，所述发光控制晶体管T6包括的发光控制有源层25，所述第二复位晶体管T7包括的第二复位有源层26，以及一些导电结构。

如图6所示，所述第一导体层用于形成：所述复位线Rst，所述栅线GA和所述发光控制线EM，以及各晶体管的栅极。

如图7和图27所示，所述第二导体层用于形成：所述第一初始化信号线Vinit1，所述第二初始化信号线Vinit2，屏蔽图形31，以及所述存储电容Cst的第二极板Cst2。

如图12所示，所述第二源漏金属层用于形成：遮挡图形30，所述电源线VDD，数据线DA和所述第七导电连接部17。

如图9所示，所述第一源漏金属层用于形成：第一导电连接部11，第二 导电连接部12，第三导电连接部13，第四导电连接部14，第五导电连接部15和第六导电连接部。所述第一导电连接部11用于耦接所述第一复位晶体管T1的第一极和所述第一初始化信号线Vinit1。所述第二导电连接部12用于耦接上述第二复位晶体管T7的第一极与所述第二初始化信号线Vinit2。所述第三导电连接部13用于耦接所述数据写入晶体管T4的第一极和所述数据线DA。所述第四导电连接部14用于耦接所述驱动晶体管T3的栅极T3-g和所述补偿晶体管T2的第二极。第五导电连接部15用于耦接所述发光控制晶体管T6的第二极和第七导电连接部17。第六导电连接部16用于耦接所述电源控制晶体管T5的第一极和电源线VDD。

如图19和图22所示，所述第一源漏金属层用于形成：遮挡图形30，第一导电连接部11，第二导电连接部12，第三导电连接部13，第四导电连接部14，第五导电连接部15和第六导电连接部16。

如图28所示，所述第一源漏金属层用于形成：电源线VDD，遮挡图形30，第一导电连接部11，第二导电连接部12，第三导电连接部13，第四导电连接部14，第五导电连接部15。如图24所示，所述第二源漏金属层用于形成：数据线DA和所述第七导电连接部17。

本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。

需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。

上述实施例提供的显示基板能够实现如下技术效果：

效果一：所述遮挡图形30位于所述像素界定层与所述补偿晶体管T2的栅极之间，不会影响像素隔离柱的设计，能够在保证子像素间像素隔离柱范围最大化的同时，实现对补偿晶体管T2的沟道部分的良好遮挡，有效保证了N1节点电压的稳定性。

效果二：当显示产品的分辨率提高时，利用所述遮挡图形30对补偿晶体管T2的沟道部分的遮挡，不会对阳极space产生影响，避免了相邻阳极短接的情况，解决了显示区域边界附近的补偿晶体管T2缺少遮挡的问题；在显示产品采用FDC技术时，即使存在像素横、纵方向压缩，同样能够保证阳极 space需求。

效果三：所述补偿晶体管T2的沟道部分位于所述补偿晶体管T2的栅极与所述基底50之间，所述遮挡图形30位于所述像素界定层与所述补偿晶体管T2的栅极之间，这样在垂直于所述基底50的方向上，所述遮挡图形30与所述补偿晶体管T2的沟道部分之间具有较短的距离，通过设置所述遮挡图形30在所述基底50上的正投影，与对应的所述补偿晶体管T2的沟道部分在所述基底50上的正投影至少部分交叠，能够对所述补偿晶体管T2的沟道部分形成有效遮挡，降低了光衍射对补偿晶体管T2的沟道部分的影响范围。

效果四：利用所述遮挡图形30对所述补偿晶体管T2的沟道部分进行遮挡，避免了增加阳极的面积，对于对外界光透过率有一定要求的屏下指纹识别显示产品，使用所述遮挡图形30对补偿晶体管T2的沟道部分遮光，保证了显示产品的透过率，有利于实现指纹识别功能。

效果五：利用所述遮挡图形30对所述补偿晶体管T2的沟道部分进行遮挡，减小了补偿晶体管T2由于沟道部分受到阳光照射而产生的光致漏电问题，降低了补偿晶体管T2由于漏电对N1节点电压稳定性产生的影响。

本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。

需要说明，信号线沿X方向延伸是指：信号线包括主要部分和与所述主要部分连接的次要部分，所述主要部分是线、线段或条形状体，所述主要部分沿X方向延展，且所述主要部分沿X方向延展的长度大于次要部分沿其它方向伸展的长度。

需要说明的是，本公开实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本公开各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 对各步骤的先后变化也在本公开的保护范围之内。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1. 一种显示基板，包括：基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路和发光元件，所述子像素驱动电路包括：

   驱动晶体管和补偿晶体管，所述补偿晶体管包括有源层和栅极，所述补偿晶体管的有源层包括第一极、第二极以及连接所述第一极和所述第二极的沟道部分，所述驱动晶体管包括有源层和栅极，所述驱动晶体管的有源层包括第一极、第二极以及连接该第一极和该第二极的沟道部分；

   所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述驱动晶体管用于驱动所述发光元件发光；

   所述显示基板还包括：像素界定层和多个遮挡图形，至少部分所述遮挡图形位于所述像素界定层与所述补偿晶体管的栅极之间，所述遮挡图形在所述基底上的正投影，与对应的所述补偿晶体管的沟道部分在所述基底上的正投影至少部分交叠。
2. 根据权利要求1所述的显示基板，其中，所述补偿晶体管的沟道部分包括第一沟道子部和第二沟道子部；所述第一沟道子部与所述补偿晶体管的第二极耦接；

   所述遮挡图形在所述基底上的正投影，与对应的所述第一沟道子部在所述基底上的正投影至少部分交叠。
3. 根据权利要求2所述的显示基板，其中，沿第二方向所述遮挡图形的长度在1微米至20微米之间，所述第一沟道子部被所述遮挡图形覆盖的部分在第二方向上的长度大于或等于0.5微米。
4. 根据权利要求2所述的显示基板，其中，所述遮挡图形与对应的所述第一沟道子部在所述基底上的正投影的交叠面积与所述第一沟道子部的面积的比值为0.025至1之间。
5. 根据权利要求1～4所述的显示基板，其中，所述显示基板还包括沿远离所述基底的方向依次层叠设置于所述基底上的半导体层，第一导体层，第二导体层，第一源漏金属层，第二源漏金属层和像素界定层；所述补偿晶体 管的有源层位于所述半导体层，所述补偿晶体管的栅极位于所述第一导体层。
6. 根据权利要求5中任一项所述的显示基板，其中，所述显示基板还包括多条电源线，所述遮挡图形与所述电源线耦接。
7. 根据权利要求6所述的显示基板，其中，所述遮挡图形与所述电源线形成为一体结构，所述电源线位于所述显示基板中的第二源漏金属层。
8. 根据权利要求6所述的显示基板，其中，所述电源线包括沿第一方向延伸的至少部分，所述电源线沿第一方向延伸的至少部分在基底上的正投影与所述驱动晶体管的沟道部分在基底上的正投影至少部分交叠；所述遮挡图形沿第二方向突出于所述电源线，所述第二方向与所述第一方向相交。
9. 根据权利要求6所述的显示基板，其中，所述显示基板还包括多个屏蔽图形，所述屏蔽图形分别与对应的遮挡图形和所述电源线耦接。
10. 根据权利要求9所述的显示基板，其中，所述补偿晶体管的有源层还包括第一沟道子部，第二沟道子部和沟道连接部分，所述沟道连接部分分别与所述第一沟道子部和所述第二沟道子部耦接；

    所述屏蔽图形在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。
11. 根据权利要求10所述的显示基板，其中，所述遮挡图形在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。
12. 根据权利要求11所述的显示基板，其中，所述屏蔽图形在所述基底上的正投影，与对应的遮挡图形在所述基底上的正投影具有交叠区域，所述屏蔽图形与所述遮挡图形在所述交叠区域通过过孔耦接，所述沟道连接部分在所述基底上的正投影的至少部分位于该交叠区域。
13. 根据权利要求9所述的显示基板，其中，所述屏蔽图形位于所述显示基板中的第二导体层，所述遮挡图形位于所述显示基板中的第一源漏金属层。
14. 根据权利要求5所述的显示基板，其中，所述显示基板还包括多条第一初始化信号线，所述遮挡图形与所述第一初始化信号线耦接。
15. 根据权利要求14所述的显示基板，其中，所述子像素驱动电路还包括第一导电连接部和第一复位晶体管；所述第一导电连接部分别与所述第一 初始化信号线，所述遮挡图形和所述第一复位晶体管的第一极耦接；所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接。
16. 根据权利要求15所述的显示基板，其中，所述遮挡图形与其耦接的所述第一导电连接部形成为一体结构，所述第一导电连接部位于所述显示基板中的第一源漏金属层。
17. 根据权利要求14所述的显示基板，其中，所述补偿晶体管的有源层还包括第一沟道子部，第二沟道子部和沟道连接部分，所述沟道连接部分分别与所述第一沟道子部和所述第二沟道子部耦接；

    所述第一初始化信号线在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。
18. 根据权利要求17所述的显示基板，其中，所述第一初始化信号线包括主体部和突出部，所述主体部沿第二方向延伸，所述突出部沿第一方向突出于所述主体部；

    所述突出部在所述基底上的正投影，与对应的沟道连接部分在所述基底上的正投影至少部分交叠。
19. 根据权利要求1所述的显示基板，其中，所述显示基板包括多条电源线，多条发光控制线，多条栅线，多条数据线，多条复位线，多条第一初始化信号线和多条第二初始化信号线；

    所述子像素驱动电路还包括：存储电容，第一复位晶体管，数据写入晶体管，电源控制晶体管，发光控制晶体管和第二复位晶体管；

    所述第一复位晶体管的栅极与对应的复位线耦接，所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接；

    所述数据写入晶体管的栅极与对应的栅线耦接，所述数据写入晶体管的第一极与对应的数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；

    所述电源控制晶体管的栅极与对应的发光控制线耦接，所述电源控制晶体管的第一极与对应的电源线耦接，所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接；

    所述发光控制晶体管的栅极与对应的发光控制线耦接，所述发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述发光控制晶体管的第二极与对应的发光元件耦接；

    所述第二复位晶体管的栅极与对应的复位线耦接，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接，所述第二复位晶体管的第二极与对应的发光元件耦接；

    所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接。
20. 一种显示装置，包括如权利要求1～19中任一项所述的显示基板。