CN117425352A - 半导体器件、电子设备 - Google Patents
半导体器件、电子设备 Download PDFInfo
- Publication number
- CN117425352A CN117425352A CN202211635323.9A CN202211635323A CN117425352A CN 117425352 A CN117425352 A CN 117425352A CN 202211635323 A CN202211635323 A CN 202211635323A CN 117425352 A CN117425352 A CN 117425352A
- Authority
- CN
- China
- Prior art keywords
- transistor
- channel
- semiconductor device
- magnetic tunnel
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000013473 artificial intelligence Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 102100035420 DnaJ homolog subfamily C member 1 Human genes 0.000 description 2
- 101000804122 Homo sapiens DnaJ homolog subfamily C member 1 Proteins 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本申请公开了一种半导体器件、电子设备，涉及半导体技术领域，所述半导体器件包括多个存储单元；每个存储单元包括一个磁性隧道结和至少一个晶体管；磁性隧道结和晶体管通过所述晶体管的漏极连接；所述晶体管包括：竖向延伸且横向环绕状的沟道、环绕状的栅氧化层、竖向延伸的栅极、竖向延伸的源极和竖向延伸的漏极；所述沟道的内侧设置所述栅氧化层；所述栅氧化层内侧填充有所述栅极；所述漏极和所述源极分别位于所述沟道的外侧沿着横向间隔设置且位于所述外侧的相对的两侧。可有效解决MRAM写入大电流问题，减少存储功耗。另外，可多层堆叠，利于3D集成，可节省面积，具有成本优势。
Description
技术领域
本申请涉及半导体技术领域，尤指一种半导体器件、电子设备。
背景技术
磁性随机存取存储器(MRAM:Magnetic Random Access Memory)使用磁遂道结(MTJ:Magnetic Tunnel Junction)存储数据。一个MTJ包括被介电层隔开的固定层和自由层。固定层和自由层的相对取向决定MTJ的电阻。如果固定层和自由层以同一方向定向，则MTJ具有低电阻。如果固定层和自由层以相反的方向定向，则MTJ具有高电阻。
磁性随机存取存储器是一种基于自旋电子学的新型信息存储器件，具有极快的开关速度、近乎为零的泄漏功耗、极高的可靠性等显著优点，是实现存算一体化技术的理想器件之一，但其大电流的需求特性阻碍了这类存储器的应用。
发明内容
本申请提供了一种半导体器件、电子设备，可有效解决MRAM写入大电流问题，减少存储功耗。另外，可多层堆叠，利于3D集成，可节省面积，具有成本优势。
本申请提供的所述半导体器件包括多个存储单元；
每个存储单元包括一个磁性隧道结和至少一个晶体管；磁性隧道结和晶体管通过所述晶体管的漏极连接；
所述晶体管包括：竖向延伸且横向环绕状的沟道、环绕状的栅氧化层、竖向延伸的栅极、竖向延伸的源极和竖向延伸的漏极；所述沟道的内侧设置所述栅氧化层；所述栅氧化层内侧填充有所述栅极；所述漏极和所述源极分别位于所述沟道的外侧沿着横向间隔设置且位于所述外侧的相对的两侧。
在一种示例性的实施例中，所述沟道沿着垂直方向延伸的轮廓线为直线。
在一种示例性的实施例中，所述沟道为沿着垂直方向延伸的管状或筒状。
在一种示例性的实施例中，所述沟道为筒状，所述磁性隧道结位于所述筒状的开口相对的一侧。
在一种示例性的实施例中，所述晶体管为N型晶体管或P型晶体管。
在一种示例性的实施例中，位于同一行的相邻两个存储单元中的所述晶体管相邻，且相邻两个晶体管的所述源极共用同一个源极，各晶体管的漏极分别与两个磁性隧道结连接，所述源极与一条源线连接。
在一种示例性的实施例中，位于同一行的各存储单元中，各栅极共用一条字线，且所述字线与所述磁性隧道结位于所述沟道的不同侧，所述字线与所述源线位于同一侧的不同层。
在一种示例性的实施例中，每个磁性隧道结与一条位线连接，位于同一列的存储单元的各磁性隧道结共用一条位线，所述位线与所述字线位于所述沟道的不同侧。
本申请提供的一种电子设备，包括上述任一实施例所述的半导体器件。
示例性的，所述电子设备包括智能电话、计算机、平板电脑、人工智能、可穿戴设备或智能移动终端。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例的半导体器件的立体结构示意图；
图2为本申请实施例的第一种半导体器件的垂直剖面图；
图3为本申请实施例的第二种半导体器件的垂直剖面图；
图4为本申请实施例的第三种半导体器件的垂直剖面图；
图5为本申请实施例的第四种半导体器件的垂直剖面图；
图6为本申请实施例的图2所示半导体器件的逻辑电路图；
图7为本申请实施例的图2所示MTJ的工作原理图；
图8为本申请实施例的图2所示半导体器件的工作原理图。
具体实施方式
图1为本申请实施例的半导体器件的立体结构示意图，如图1所示，所述半导体器件包括多个存储单元；
每个存储单元包括一个磁性隧道结和至少一个晶体管；磁性隧道结和晶体管通过所述晶体管的漏极连接；
所述晶体管包括：竖向延伸且横向环绕状的沟道、环绕状的栅氧化层、竖向延伸的栅极、竖向延伸的源极和竖向延伸的漏极；所述沟道的内侧设置所述栅氧化层；所述栅氧化层内侧填充有所述栅极；所述漏极和所述源极分别位于所述沟道的外侧沿着横向间隔设置且位于所述外侧的相对的两侧。
其中，所述晶体管可以采用基于金属氧化物半导体作为沟道的材料的沟道，且沟道长度方向为横向的半导体存储器件结构。所述晶体管具有一次性垂直堆叠集成、低漏电、刷新时间短等优点，并且源极和漏极和沟道在竖向的长度可以调节在横向的膜层厚度可调节，能够增大器件的电流，为磁性隧道结(MTJ)提供所需的大电流。进一步的，为了实现器件微缩还可以通过堆叠多个晶体管并联后与磁性隧道结串联以兼顾器件微缩和大的驱动电流。
所述沟道是薄膜金属氧化物半导体材料的沟道。半导体材料可以包括含有In、Ga、Zn等金属中的至少之一的金属氧化物半导体材料，比如，铟镓锌氧化物(IGZO)，铟锡氧化物(ITO)，铟锌氧化物(IZO)等。栅氧化层的材料为高K介质材料，高K介质材料可以为氧化硅、氧化铝、氧化铪等材料。
在一种示例性的实施例中，所述沟道沿着垂直方向延伸的轮廓线为直线。
下面以半导体器件包括一个晶体管一个MTJ为例说明，但本申请保护的范围不限于一个晶体管，可以是n个晶体管在垂直方向堆叠。
本申请全文所述的竖直方向为垂直衬底的方向。竖直环绕为竖直方向延伸且在横向环绕。
例如图2所示的本申请实施例的第一种半导体器件的垂直剖面图。图2中该半导体器件包括2个存储单元。一个存储单元包括竖向堆叠设置的一个磁性隧道结120和一个晶体管100。
在竖向方向上，晶体管在磁性隧道结的上方或下方。晶体管100包括竖向延伸的漏极10、沟道11、环绕状的栅氧化层12、竖向延伸的栅极13和竖向延伸的源极14。另一个存储单元包括竖向堆叠设置的一个磁性隧道结220和一个晶体管200。晶体管200包括漏极20、沟道21、环绕栅氧化层22、栅极23和源极14。晶体管100和晶体管200分别与一个源极连接，不同晶体管的源极可以是独立的或共用源极14。晶体管100的沟道11为竖向延伸且横向环绕状的沟道，晶体管100的环绕状的栅氧化层12为竖向环绕状的栅氧化层。晶体管200的沟道21为延伸且横向环绕状的沟道，晶体管200的环绕状的栅氧化层22为竖向环绕状的栅氧化层。所述沟道沿着垂直方向延伸的轮廓线为直线。
又例如图3所示的本申请实施例的第一种半导体器件的垂直剖面图。图3中，该半导体器件包括2个存储单元。一个存储单元包括竖向堆叠设置的一个磁性隧道结120和一个晶体管100。在竖向方向上，晶体管在磁性隧道结的下方。晶体管100包括漏极10、沟道11、环绕状的栅氧化层12、栅极13和源极14。另一个存储单元包括竖向堆叠设置的一个磁性隧道结220和一个晶体管200。晶体管200包括漏极20、沟道21、环绕状的栅氧化层22、栅极23和源极14。晶体管100和晶体管200共用源极14。晶体管100的沟道11为竖向延伸且横向环绕状的沟道，晶体管100的环绕状的栅氧化层12为竖向环绕状的栅氧化层。晶体管200的沟道21为竖向延伸且横向环绕状的沟道，晶体管200的环绕状的栅氧化层22为竖向环绕状的栅氧化层。所述沟道沿着垂直方向延伸的轮廓线为直线。
在一种示例性的实施例中，所述沟道为沿着垂直方向延伸的管状或筒状。
在一种示例性的实施例中，所述沟道为筒状，所述磁性隧道结位于所述筒状的开口相对的一侧。
例如图4所示的本申请实施例的第三种半导体器件的垂直剖面图。图4中该半导体器件包括2个存储单元。一个存储单元包括竖向堆叠设置的一个磁性隧道结120和一个晶体管100。在竖向方向上，晶体管在磁性隧道结的上方。晶体管100包括漏极10、沟道11、环绕状的栅氧化层12、栅极13和源极14。另一个存储单元包括竖向堆叠设置的一个磁性隧道结220和一个晶体管200。晶体管200包括漏极20、沟道21、环绕状的栅氧化层22、栅极23和源极14。晶体管100和晶体管200共用源极14。晶体管100的沟道11为竖向延伸且横向环绕状的沟道，晶体管100的环绕状的栅氧化层12为竖向环绕状的栅氧化层。晶体管200的沟道21为竖向延伸且横向环绕状的沟道，晶体管200的环绕状的栅氧化层22为竖向环绕状的栅氧化层。所述沟道为沿着垂直方向延伸的筒状。所述磁性隧道结位于所述筒状的开口相对的一侧。
图5为本申请实施例的第四种半导体器件的垂直剖面图。以图5为例，该半导体器件包括2个存储单元。一个存储单元包括竖向堆叠设置的一个磁性隧道结120和一个晶体管100。在竖向方向上，晶体管在磁性隧道结的下方。晶体管100包括漏极10、沟道11、环绕状的栅氧化层12、栅极13和源极14。另一个存储单元包括竖向堆叠设置的一个磁性隧道结220和一个晶体管200。晶体管200包括漏极20、沟道21、环绕状的栅氧化层22、栅极23和源极14。晶体管100和晶体管200共用源极14。图3中的晶体管为NMOS管。晶体管100的沟道11为延伸且横向环绕状的沟道，晶体管100的环绕状的栅氧化层12为竖向环绕状的栅氧化层。晶体管200的沟道21为延伸且横向环绕状的沟道，晶体管200的环绕栅氧化层22为竖向环绕状的栅氧化层。所述沟道11或21为沿着垂直方向延伸的筒状。所述磁性隧道结位于所述筒状的开口相对的一侧。
图6为本申请实施例的图2所示半导体器件的逻辑电路图。所述半导体器件中的晶体管T1的栅极与晶体管T2的栅极共同接入同一字线WL，晶体管T1的栅极与晶体管T2的源极共同接入同一源线SL，磁性隧道结MTJ1的一端与晶体管T1的漏极连接，磁性隧道结MTJ1的另一端与位线BL1连接，磁性隧道结MTJ2的一端与晶体管T2的漏极连接，磁性隧道结MTJ2的另一端与位线BL2连接。
图2-5中的晶体管为NMOS管。
在一种示例性的实施例中，所述晶体管为N型晶体管或P型晶体管。
在一种示例性的实施例中，位于同一行的相邻两个存储单元中的所述晶体管相邻，且相邻两个晶体管的所述源极共用同一个源极，各晶体管的漏极分别与两个磁性隧道结连接，所述源极与一条源线连接。
在一种示例性的实施例中，位于同一行的各存储单元中，各栅极共用一条字线，且所述字线与所述磁性隧道结位于所述沟道的不同侧，所述字线与所述源线位于同一侧的不同层。
在一种示例性的实施例中，每个磁性隧道结与一条位线连接，位于同一列的存储单元的各磁性隧道结共用一条位线，所述位线与所述字线位于所述沟道的不同侧。
本申请实施例可通过增加源极和漏极竖向的厚度(也可以通过减少栅极横向的厚度)增大电流的优势，为MTJ提供所需的大电流。PCAA与MTJ构成1T1MTJ的存储单元结构，不必像电容一样漏电需要刷新，节省了存储功耗；所占面积为6F2，提高了集成密度；在速度、面积、写入次数和功耗方面能够达到较好的折中。
下面以由一个MTJ与一个NMOS存取晶体管串联构成的1T1MTJ结构的存储单元为例来说明本申请实施例的半导体器件的操作原理。
晶体管的漏极与MTJ(MTJ为STT-MTJ)连接，晶体管的源极与源线(Source Line，SL)连接，晶体管的栅极与字线(Word Line，WL)连接。以电流从位线(Bit Line，BL)至SL方向为电流正方向。当流过MTJ的电流Icell大于MTJ磁化翻转阈值电流Ic0时，对MTJ执行写“0”操作，写“0”完成后MTJ电阻减小，因此流过MTJ的电流Icell增大。当流过MTJ的电流Icell小于负的MTJ磁化翻转阈值电流时，对MTJ执行写“1”操作，写“1”完成后MTJ电阻增大，因此流过MTJ的电流Icell减小。例如图7、图8所示。即：正电流时，写入电流大于阈值电流，则写“0”操作，之后MTJ电阻变小，流过MTJ的电流变大。反电流时，写入电流大于阈值电流，则写“1”操作，之后MTJ电阻变大，流过MTJ的电流变小。BL至SL方向为电流正方向，SL至BL方向为电流反方向。
对于如图2所示的2个存储单元，共用SL和WL。进行写控制时，WL打开(即对于NMOS管加高的正电压，对于PMOS管加高的负电压)，WL打开后，SL是有电位的(即源线上有电压)，2个MTJ各自的BL控制对各自的MTJ写0或1。
进行读控制时，BL的电压变高，SL的电压变低，读取存储单元数据时，需将其电阻信息转换为电流信号(或电压信号)与参考电流(或参考电压)一同传输至灵敏放大器进行对比。
本申请提供了一种半导体器件，可有效解决MRAM写入大电流问题，并且节省面积，可多层堆叠，利于3D集成，减少存储功耗，具有成本优势。
本申请还提供了一种电子设备，所述电子设备包括智能电话、计算机、平板电脑、人工智能、可穿戴设备或智能移动终端。
所述电子设备包括本申请实施例提供的半导体器件。
一些实施例中，所述半导体器件包括多个存储单元；
每个存储单元包括磁性隧道结和至少一个晶体管；所述磁性隧道结和所述晶体管通过所述晶体管的漏极连接；
所述晶体管包括：竖向延伸且横向环绕状的沟道、环绕状的栅氧化层、竖向延伸的栅极、竖向延伸的源极和竖向延伸的漏极；所述沟道的内侧设置所述栅氧化层；所述栅氧化层内侧填充有所述栅极；所述漏极和所述源极分别位于所述沟道的外侧沿着横向间隔设置且位于所述外侧的相对的两侧。
在一种示例性的实施例中，所述沟道沿着垂直方向延伸的轮廓线为直线。
在一种示例性的实施例中，所述沟道为沿着垂直方向延伸的管状或筒状。
在一种示例性的实施例中，所述沟道为筒状，所述磁性隧道结位于所述筒状的开口相对的一侧。
在一种示例性的实施例中，所述晶体管为N型晶体管或P型晶体管。
在一种示例性的实施例中，位于同一行的相邻两个存储单元中的所述晶体管相邻，且相邻两个晶体管的所述源极共用，各晶体管的漏极分别与两个磁性隧道结连接，所述源极与一条源线连接。
在一种示例性的实施例中，位于同一行的各存储单元中，各栅极共用一条字线，且所述字线与所述磁性隧道结位于所述沟道的不同侧，所述字线与所述源线位于同一侧的不同层。
在一种示例性的实施例中，每个磁性隧道结与一条位线连接，位于同一列的存储单元的各磁性隧道结共用一条位线，所述位线与所述字线位于所述沟道的不同侧。
本申请提供了一种半导体器件、电子设备，可有效解决MRAM写入大电流问题，并且节省面积，可多层堆叠，利于3D集成，减少存储功耗，具有成本优势。
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (10)
1.一种半导体器件，其特征在于，
所述半导体器件包括多个存储单元；
每个存储单元包括磁性隧道结和至少一个晶体管；所述磁性隧道结和所述晶体管通过所述晶体管的漏极连接；
所述晶体管包括：竖向延伸且横向环绕状的沟道、环绕状的栅氧化层、竖向延伸的栅极、竖向延伸的源极和竖向延伸的漏极；所述沟道的内侧设置所述栅氧化层；所述栅氧化层内侧填充有所述栅极；所述漏极和所述源极分别位于所述沟道的外侧沿着横向间隔设置且位于所述外侧的相对的两侧。
2.如权利要求1所述的半导体器件，其特征在于，
所述沟道沿着垂直方向延伸的轮廓线为直线。
3.如权利要求1所述的半导体器件，其特征在于，
所述沟道为沿着垂直方向延伸的管状或筒状。
4.如权利要求3所述的半导体器件，其特征在于，
所述沟道为筒状，所述磁性隧道结位于所述筒状的开口相对的一侧。
5.如权利要求1所述的半导体器件，其特征在于，
所述晶体管为N型晶体管或P型晶体管。
6.如权利要求1所述的半导体器件，其特征在于，
位于同一行的相邻两个存储单元中的所述晶体管相邻，且相邻两个晶体管的所述源极共用，各晶体管的漏极分别与两个磁性隧道结连接，所述源极与一条源线连接。
7.如权利要求6所述的半导体器件，其特征在于，
位于同一行的各存储单元中，各栅极共用一条字线，且所述字线与所述磁性隧道结位于所述沟道的不同侧，所述字线与所述源线位于同一侧的不同层。
8.如权利要求7所述的半导体器件，其特征在于，
每个磁性隧道结与一条位线连接，位于同一列的存储单元的各磁性隧道结共用一条位线，所述位线与所述字线位于所述沟道的不同侧。
9.一种电子设备，其特征在于，
包括权利要求1-8任一项所述的半导体器件。
10.根据权利要求9所述的电子设备，其特征在于，所述电子设备包括智能电话、计算机、平板电脑、人工智能、可穿戴设备或智能移动终端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211635323.9A CN117425352A (zh) | 2022-12-19 | 2022-12-19 | 半导体器件、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211635323.9A CN117425352A (zh) | 2022-12-19 | 2022-12-19 | 半导体器件、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117425352A true CN117425352A (zh) | 2024-01-19 |
Family
ID=89525296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211635323.9A Pending CN117425352A (zh) | 2022-12-19 | 2022-12-19 | 半导体器件、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117425352A (zh) |
-
2022
- 2022-12-19 CN CN202211635323.9A patent/CN117425352A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950301B2 (en) | Two transistor, one resistor non-volatile gain cell memory and storage element | |
| US9536583B2 (en) | Magnetic memory, spin element, and spin MOS transistor | |
| KR101932909B1 (ko) | 반도체 메모리 장치 및 반도체 장치 | |
| US11017843B2 (en) | Thin film transistors for memory cell array layer selection | |
| US9147456B2 (en) | Magnetic random access memory using magnetoresistive element, diode, and transistor | |
| WO2018111215A1 (en) | One transistor and ferroelectric fet based memory cell | |
| KR20140113024A (ko) | 저항 변화 메모리 장치 및 그 구동방법 | |
| US20110249487A1 (en) | Semiconductor memory device and semiconductor device | |
| US20100210095A1 (en) | Polarity dependent switch for resistive sense memory | |
| TWI751669B (zh) | 具有雙電晶體垂直記憶體單元及共板之記憶體裝置 | |
| Huang et al. | Vertical Channel-All-Around (CAA) IGZO FET under 50 nm CD with High Read Current of 32.8 μA/μm (V th+ 1 V), Well-performed Thermal Stability up to 120℃ for Low Latency, High-density 2T0C 3D DRAM Application | |
| KR20220149304A (ko) | 단순한 셀 구성을 갖는 불휘발성 연상기억장치 및 그 동작방법 | |
| EP3958319B1 (en) | Memory, forming method therefor and control method therefor | |
| US20230030585A1 (en) | Memory device having 2-transistor vertical memory cell and shared channel region | |
| WO2020139761A1 (en) | Memory device having 2-transistor vertical memory cell | |
| WO2019245687A1 (en) | A high density negative differential resistance based memory | |
| WO2022261827A1 (zh) | 存储器及其制造方法 | |
| CN108807413B (zh) | 使用垂直型鳍式场效晶体管的超高密度随机存储器架构 | |
| CN117425352A (zh) | 半导体器件、电子设备 | |
| WO2022252099A1 (zh) | 磁性随机存储器及其控制方法、电子设备 | |
| CN113744776B (zh) | 存储器电路及其数据写入和读取方法、存储器、电子设备 | |
| CN116206643B (zh) | 动态随机存储单元、存储器、存储装置及读取方法 | |
| US20230091204A1 (en) | Semiconductor device and semiconductor storage device | |
| US20240049475A1 (en) | Magnetic memory | |
| US11238912B1 (en) | Magnetoresistive random-access memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |