CN116206643B - 动态随机存储单元、存储器、存储装置及读取方法 - Google Patents
动态随机存储单元、存储器、存储装置及读取方法 Download PDFInfo
- Publication number
- CN116206643B CN116206643B CN202210880274.9A CN202210880274A CN116206643B CN 116206643 B CN116206643 B CN 116206643B CN 202210880274 A CN202210880274 A CN 202210880274A CN 116206643 B CN116206643 B CN 116206643B
- Authority
- CN
- China
- Prior art keywords
- read
- storage
- transistor
- dynamic random
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 10
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 210000004027 cell Anatomy 0.000 description 66
- 239000011701 zinc Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本申请实施例提供了一种动态随机存储单元、存储器、存储装置及读取方法。该动态随机存储单元包括写入晶体管和读取晶体管，写入晶体管包括与写入字线电连接的第一主栅极、与写入位线电连接的第一极以及与存储节点电连接的第二极；读取晶体管包括与存储节点电连接的第二主栅极、与读取字线电连接的第三极和与读取位线电连接的第四极；写入晶体管和/或读取晶体管包括与存储节点电连接的背栅极。本实施例中，利用背栅极与主栅极、沟道等构成存储电容，利用存储电容的稳压特性提升存储节点的电位的稳定性；并且存储节点的电位的稳定性提升使得动态随机存储单元的刷新频率降低，从而降低存储装置的功耗。
Description
技术领域
本申请涉及存储技术领域，具体而言，本申请涉及一种动态随机存储单元、存储器、存储装置及读取方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器的应用日益广泛。
DRAM存储器包括多个存储单元，现有的存储单元中较为常用的结构之一是包括一个写入晶体管和一个读取晶体管，即2T结构。但由于晶体管不可避免的漏电问题及耦合效应，因此2T结构的存储单元中存储节点中的存储数据的稳定性需要提升。
发明内容
本申请针对现有方式的缺点，提出一种动态随机存储单元、存储器、存储装置及读取方法，用以解决现有2T结构的动态随机处理器存在的存储数据的稳定性需要提升的技术问题。
第一个方面，本申请实施例提供了一种动态随机存储单元，所述动态随机存储单元包括：
写入晶体管，包括与写入字线电连接的第一主栅极、与写入位线电连接的第一极以及与存储节点电连接的第二极；
读取晶体管，包括与所述存储节点电连接的第二主栅极、与读取字线电连接的第三极和与读取位线电连接的第四极；
所述写入晶体管和/或所述读取晶体管包括与所述存储节点电连接的背栅极。
可选地，所述写入晶体管还包括第一沟道，仅所述写入晶体管包括第一背栅极，所述第一背栅极复用为第一存储电容的一个电极，所述第一存储电容的另一个电极包括所述第一主栅极和/或所述第一沟道。
可选地，所述读取晶体管还包括第二沟道，仅所述读取晶体管包括第二背栅极，所述第二背栅极复用为第二存储电容的一个电极，所述第二存储电容的另一个电极包括所述第三极、所述第四极、所述第二主栅极和/或所述第二沟道。
可选地，所述写入晶体管还包括第一沟道，所述写入晶体管包括第一背栅极，所述第一背栅极复用为第一存储电容的一个电极，所述第一存储电容的另一个电极包括所述第一主栅极和/或所述第一沟道；且所述读取晶体管还包括第二沟道，所述读取晶体管包括第二背栅极，所述第二背栅极复用为第二存储电容的一个电极，所述第二存储电容的另一个电极包括所述第三极、所述第四极、所述第二主栅极和/或所述第二沟道。
可选地，所述第一沟道的材料包括金属氧化物半导体材料，所述第二沟道的材料包括金属氧化物半导体材料、元素半导体材料、二元III-V化合物半导体材料或者三元III-V化合物半导体材料。
第二个方面，本申请实施例提供了一种动态随机存储器，所述动态随机存储器包括上述的动态随机存储单元。
可选地，所述动态随机存储器还包括多条写入字线、多条写入位线、多条读取字线以及多条读取位线；多个所述存储单元呈阵列排布，多条所述写入字线和多条所述读取字线沿第一方向延伸且所述写入字线和所述读取字线交替排布，多条所述写入位线和多条所述读取位线沿第二方向延伸且所述写入位线和所述读取位线交替排布。
第三个方面，本申请实施例提供了一种存储装置，所述存储装置包括上述的动态随机存储器。
第四个方面，本申请实施例提供了一种动态随机存储器的读写方法，用于对上述的动态随机存储器进行读写，所述读写方法包括：
在写入状态时，通过写入字线向待写入的存储单元的第一主栅极施加第一电平以使写入晶体管导通，并通过写入位线向待写入的存储单元的第一极传输存储信号，以将所述存储信号写入待写入的存储单元的存储节点以作为存储数据；
在读取状态时，通过读取字线向待读取的存储单元的第三极施加第二电平，以使读取晶体管接收到所述第二电平时根据所述存储数据的电位导通或断开，从而使读取位线获取所述读取晶体管处于导通状态或者断开状态下的信号以作为读取数据。
可选地，在读取状态时，通过读取字线向待读取的存储单元的第三极施加第二电平，以使读取晶体管接收到所述第二电平时根据所述存储数据的电位导通或断开，从而使读取位线获取所述读取晶体管处于导通状态或者断开状态下的信号以作为读取数据，包括：
若所述存储信号为与存储状态“1”对应的第一存储电位，则当所述读取晶体管接收到所述第二电平时根据所述第一存储电位处于导通状态，从而使所述读取位线获取的电信号以作为与存储状态“1”相应的读取数据；
当所述存储信号为与存储状态“0”对应的第二存储电位时，则所述读取晶体管接收到所述第二电平时根据所述第二存储电位处于断开状态，从而使所述读取位线不能获取电信号以作为与存储状态“0”相应的读取数据。
本申请实施例提供的技术方案带来的有益技术效果包括：
1)本申请实施例提供的动态随机存储单元、存储器、存储装置及读取方法，至少一个晶体管中设置有背栅极，利用背栅极与主栅极、沟道等构成存储电容，存储电容与存储节点电连接，利用存储电容的稳压特性使得存储节点的电位能够维持更长时间，即提升存储节点的电位的稳定性；并且存储节点的电位的稳定性提升使得动态随机存储单元的刷新频率降低，从而降低存储装置的功耗。
2)本申请实施例提供的动态随机存储单元、存储器、存储装置及读取方法中，存储状态为“1”的动态随机存储单元中的读取晶体管能够导通，使得与该存储状态为“1”的动态随机存储单元电连接的读取字线能够感测到电信号，而存储状态为“0”的动态随机存储单元中的读取晶体管则不能导通，使得与存储状态为“0”的动态随机存储单元电连接的读取字线不能感测到电信号；基于读取字线能够或者不能感测到电信号能够实现对动态随机处理单元的存储状态的准确判断。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种动态随机存储单元的电路示意图；
图2为本申请实施例提供的另一种动态随机存储单元的电路示意图；
图3为本申请实施例提供的又一种动态随机存储单元的电路示意图；
图4为本申请实施例提供的一种动态随机存储器的电路示意图；
图5为本申请实施例提供的一种存储装置的框架示意图；
图6为本申请实施例提供的一种动态随机存储器的流程示意图。
附图标记：
T1-写入晶体管；G1-第一主栅极；S1-第一极；D1-第二极；BG1-第一背栅极；
T2-读取晶体管；G2-第二主栅极；S2-第三极；D2-第四极；BG2-第二背栅极；
C1-第一存储电容；C2-第二存储电容；
SN-存储节点；
W_WL-写入字线；W_BL-写入位线；R_WL-读取字线；R_BL-读取位线；
10-动态随机存储单元。
具体实施方式
下面结合本申请中的附图描述本申请的实施例。应理解，下面结合附图所阐述的实施方式，是用于解释本申请实施例的技术方案的示例性描述，对本申请实施例的技术方案不构成限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作和元件，但不排除实现为本技术领域所支持其他特征、信息、数据、步骤、操作、元件、组件和/或它们的组合等。应该理解，当我们称一个元件被“连接”或“耦接”到另一元件时，该一个元件可以直接连接或耦接到另一元件，也可以指该一个元件和另一元件通过中间元件建立连接关系。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的术语“和/或”指该术语所限定的项目中的至少一个，例如“A和/或B”可以实现为“A”，或者实现为“B”，或者实现为“A和B”。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
动态随机存取存储器(DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器的应用日益广泛。DRAM存储器包括多个存储单元，现有的存储单元中最常用的结构之一是包括一个写入晶体管和一个读取晶体管，即2T结构。但由于晶体管不可避免的漏电问题及耦合效应，因此2T结构的存储单元中存储节点中的存储数据的稳定性需要提升。
本申请提供的动态随机存储单元、存储器、存储装置及读取方法，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。需要指出的是，下述实施方式之间可以相互参考、借鉴或结合，对于不同实施方式中相同的术语、相似的特征以及相似的实施步骤等，不再重复描述。
本申请实施例提供了一种动态随机存储单元，如图1-3所示，本实施例提供的动态随机存储单元10包括写入晶体管T1和读取晶体管T2。
写入晶体管T1包括与写入字线W_WL电连接的第一主栅极G1、与写入位线电连接的第一极S1以及与存储节点SN电连接的第二极D1；读取晶体管T2包括与存储节点SN电连接的第二主栅极G2、与读取字线R_WL读取字线R_WLR_WL电连接的第三极S2和与读取位线R_BL电连接的第四极D2。其中，写入晶体管T1和/或读取晶体管T2包括与存储节点SN电连接的背栅极。
需要说明的是，虽然写入晶体管T1中的第一极的标号为“S1”，第二极的标号为“D1”，但第一极并不一定是写入晶体管T1的源极，第二极也并不一定是写入晶体管T1的漏极，而是根据具体的应用场景确定第一极和第二极的源漏极性。同理，根据具体的应用场景确定读取晶体管T2中的第三极和第四极的源漏极性。
具体地，如图1所示的动态随机存储单元10中，写入晶体管T1还包括第一沟道，仅写入晶体管包括第一背栅极BG1，第一背栅极BG1复用为第一存储电容C1的一个电极，第一存储电容C1的另一个电极包括第一主栅极G1和/或第一沟道。在图1所示的动态随机存储单元10中，第一存储电容C1维持存储节点SN的电位使得存储节点SN的电位更为稳定。
以写入晶体管T1和读取晶体管T2均为N型晶体管为例，对图1所示的动态随机存储单元10的写入状态和读取状态进行说明。
如图1所示，在写入状态时，向写入字线W_WL输入第一电平，向写入位线W_BL输入存储信号。第一电平为高电平，例如第一电平为5V，第一电平的具体数值可根据实际情况进行调整，而存储信号分为与存储状态“1”对应的高电平和与存储状态“0”对应的低电平。具体地，第一电平传输至写入晶体管T1的第一主栅极G1，存储信号传输至写入晶体管T1的第一极S1，第一电平满足写入晶体管T1的导通条件，从而使存储信号写入存储节点SN以作为存储数据。
如图1所示，数据写入完成之后写入晶体管T1断开，由于第一背栅极BG1与第一极S1形成的第一存储电容C1的电压保持作用，使得存储节点SN的电位得以在一定的时间内保持，但写入晶体管T1和读取晶体管T2不可避免地存在泄露情况，因此存储节点SN的电位随着时间的增长而改变。因此需要隔一段时间对现有的存储数据更新一次，与现有技术中2T结构的动态随机存储单元10相比，由于写入晶体管T1包括第一背栅极BG1且第一背栅极BG1与第一主栅极G1和/或第一沟道形成第一存储电容C1，使得存储节点SN的存储数据能够保持更长的时间，从而降低刷新频率使得功耗降低。
如图1所示，在读取状态时，向读取字线R_WL输入第二电平。第二电平传输至读取晶体管T2的第三极S2，读取晶体管T2的第二主栅极G2与存储节点SN电连接，因此，当存储节点SN的存储数据为与存储状态“1”对应的高电平时，读取晶体管T2导通从而使读取位线R_BL感测到电信号，例如检测到明显的电流，从而使与读取位线R_BL电连接的读取电路，根据读取位线R_BL感测到的电信号判断出该存储单元的存储数据为“1”。而当存储节点SN的存储数据为与存储状态“0”对应的低电平时，读取晶体管T2并不能导通从而使读取位线R_BL无法感测到电信号，此时，与读取位线R_BL电连接的读取电路根据读取位线R_BL无法感测到电信号，而判断出该存储单元的存储数据为“0”。
具体地，如图2所示的动态随机存储单元10中，读取晶体管T2还包括第二沟道，仅读取晶体管T2包括第二背栅极BG2，第二背栅极BG2复用为第二存储电容C2的一个电极，第二存储电容C2的另一个电极包括第三极S2、第四极D2、第二主栅极G2和/或第二沟道。在图2所示的动态随机存储单元10中，第二存储电容C2维持存储节点SN的电位使得存储节点SN的电位更为稳定。
以写入晶体管T1和读取晶体管T2均为N型晶体管为例，对图2所示的动态随机存储单元10的写入状态和读取状态进行说明。
如图2所示，在写入状态时，向写入字线W_WL输入第一电平，向写入位线W_BL输入存储信号。第一电平为高电平，例如第一电平为5V，第一电平的具体数值可根据实际情况进行调整，而存储信号分为与存储状态“1”对应的高电平和与存储状态“0”对应的低电平。具体地，第一电平传输至写入晶体管T1的第一主栅极G1，存储信号传输至写入晶体管T1的第一极S1，第一电平满足写入晶体管T1的导通条件，从而使存储信号写入存储节点SN以作为存储数据。
如图2所示，数据写入完成之后写入晶体管T1断开，由于第二背栅极BG2与第三极S2形成的第二存储电容C2的电压保持作用，使得存储节点SN的电位得以在一定的时间内保持，但写入晶体管T1和读取晶体管T2不可避免地存在泄露情况，因此存储节点SN的电位随着时间的增长而改变。因此需要隔一段时间对现有的存储数据更新一次，与现有技术中2T结构的动态随机存储单元10相比，由于读取晶体管T2包括第二背栅极BG2且第二背栅极BG2与第三极S2、第四极D2、第二主栅极G2和/或第二沟道形成第二存储电容C2，使得存储节点SN的存储数据能够保持更长的时间，从而降低刷新频率使得功耗降低。
如图2所示，在读取状态时，向读取字线R_WL输入第二电平。第二电平传输至读取晶体管T2的第三极S2，读取晶体管T2的第二主栅极G2与存储节点SN电连接，因此，当存储节点SN的存储数据为与存储状态“1”对应的高电平时，读取晶体管T2导通从而使读取位线R_BL感测到电信号，例如检测到明显的电流，从而使与读取位线R_BL电连接的读取电路，根据读取位线R_BL感测到的电信号判断出该存储单元的存储数据为“1”。而当存储节点SN的存储数据为与存储状态“0”对应的低电平时，读取晶体管T2并不能导通从而使读取位线R_BL无法感测到电信号，此时，与读取位线R_BL电连接的读取电路根据读取位线R_BL无法感测到电信号，而判断出该存储单元的存储数据为“0”。
具体地，如图3所示的动态随机存储单元10中，写入晶体管T1还包括第一沟道，写入晶体管T1包括第一背栅极BG1，第一背栅极BG1复用为第一存储电容C1的一个电极，第一存储电容C1的另一个电极包括第一主栅极G1和/或第一沟道；且读取晶体管T2还包括第二沟道，读取晶体管T2包括第二背栅极BG2，第二背栅极BG2复用为第二存储电容C2的一个电极，第二存储电容C2的另一个电极包括第三极S2、第四极D2、第二主栅极G2和/或第二沟道。在图3所示的动态随机存储单元10中，第一存储电容C1和第二存储电容C2共同维持存储节点SN的电位使得存储节点SN的电位更为稳定。
需要说明的是，根据具体的应用环境，第一背栅极BG1还可能与相近的信号线形成存储电容，第二背栅极BG2也还可能与相近的信号线形成存储电容，需要根据具体器件结构进行确定。
以写入晶体管T1和读取晶体管T2均为N型晶体管为例，对图3所示的动态随机存储单元10的写入状态和读取状态进行说明。
如图3所示，在写入状态时，向写入字线W_WL输入第一电平，向写入位线输入存储信号。第一电平为高电平，例如第一电平为5V，第一电平的具体数值可根据实际情况进行调整，而存储信号分为与存储状态“1”对应的高电平和与存储状态“0”对应的低电平。具体地，第一电平传输至写入晶体管T1的第一主栅极G1，存储信号传输至写入晶体管T1的第一极S1，第一电平满足写入晶体管T1的导通条件，从而使存储信号写入存储节点SN以作为存储数据。
如图3所示，数据写入完成之后写入晶体管T1断开，由于第一背栅极BG1与第一主栅极G1和/或第一沟道形成的第一存储电容C1，以及第二背栅极BG2与第三极S2、第四极D2、第二主栅极G2和/或第二沟道形成的第二存储电容C2的电压保持作用，使得存储节点SN的电位得以在一定的时间内保持，但写入晶体管T1和读取晶体管T2不可避免地存在泄露情况，因此存储节点SN的电位随着时间的增长而改变。因此需要隔一段时间对现有的存储数据更新一次，与现有技术中2T结构的动态随机存储单元10相比，由于写入晶体管T1的第一背栅极BG1与第一主栅极G1和/或第一沟道形成的第一存储电容C1，读取晶体管T2包括第二背栅极BG2且第二背栅极BG2与第三极S2、第四极D2、第二主栅极BG主栅极G2和/或第二沟道形成第二存储电容C2，使得存储节点SN的存储数据能够保持更长的时间，从而降低刷新频率使得功耗降低。
如图3所示，在读取状态时，向读取字线R_WL输入第二电平。第二电平传输至读取晶体管T2的第三极S2，读取晶体管T2的第二主栅极G2与存储节点SN电连接，因此，当存储节点SN的存储数据为与存储状态“1”对应的高电平时，读取晶体管T2导通从而使读取位线R_BL感测到电信号，例如检测到明显的电流，从而使与读取位线R_BL电连接的读取电路，根据读取位线R_BL感测到的电信号判断出该存储单元的存储数据为“1”。而当存储节点SN的存储数据为与存储状态“0”对应的低电平时，读取晶体管T2并不能导通从而使读取位线R_BL无法感测到电信号，此时，与读取位线R_BL电连接的读取电路根据读取位线R_BL无法感测到电信号，而判断出该存储单元的存储数据为“0”。
具体地，如图1至图3所示，第一沟道的材料为包括金属氧化物半导体材料；第二沟道的材料包括金属氧化物半导体材料、元素半导体材料、二元III-V化合物半导体材料或者三元III-V化合物半导体材料。也就是写入晶体管T1即为通常所说的金属氧化物晶体管，读取晶体管T2即为通常所说的金属氧化物晶体管或者金属氧化物半导体场效应晶体管。
由于金属氧化物晶体管以及金属氧化物半导体场效应晶体管的泄露电流较小，从而有利于减小第一存储电容C1和/或第二存储电容C2上电荷流失的速度，因此可以延长随机动态存储单元的数据保存时间，有利于降低动态存储器的刷新频率和功耗。
具体地，金属氧化物半导体材料可以为铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)。当金属氧化物材料为IGZO时，晶体管T的漏电流较小(漏电流小于或者等于10-15A)，由此保证了动态存储器的工作性能。需要说明的是，金属氧化物的材料也可以是ITO，IWO、ZnOx、InOx、In2O3、InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等材料。
元素半导体材料包括第IVA族中的材料，例如硅(Si)、锗(Ge)、锡(Sn)等，以及第VIA族中的硒(Se)和碲(Te)等材料。
二元III-V化合物半导体材料即为IIIA族中的一个元素与VA族中的一个元素形成的二元化合物，例如砷化镓(GaAs)等。
三元III-V化合物半导体材料即为由IIIA族与VA族中的三个元素形成的三元化合物，例如砷化铝镓(AlxGa1-x As)等。
本实施例提供的动态随机存储单元10，至少一个晶体管中设置有背栅极，利用背栅极与主栅极、沟道等构成存储电容，存储电容与存储节点SN电连接，利用存储电容的稳压特性使得存储节点SN的电位能够维持更长时间，即提升存储节点SN的电位的稳定性；并且存储节点SN的电位的稳定性提升使得动态随机存储单元10的刷新频率降低，从而降低存储装置的功耗。
基于同一发明构思，本申请实施例还提供了一种动态随机存储器，如图4所示，该动态随机存储器包括多个上述实施例中的动态随机存储单元10，具有上述实施例中的动态随机存储单元10的有益效果，在此不再赘述。
可选地，本实施例中的动态随机存储器还包括多条写入字线W_WL、多条写入位线W_BL、多条读取字线R_WL以及多条读取位线R_BL；多个存储单元呈阵列排布，多条写入字线W_WL和多条读取字线R_WL沿第一方向延伸且写入字线W_WL和读取字线R_WL交替排布，多条写入位线和多条读取位线R_BL沿第二方向延伸且写入位线和读取位线R_BL交替排布。具体地，第一方向与第二方向垂直。
需要说明的是，为了提升动态随机存储器的集成度，在设计动态随机存储器的结构时，将存储单元阵列在第三方向上层叠设置，即制作完一层存储单元阵列之后，在该层存单元阵列之上继续制作存储单元阵列。其中，第三方向与第一方向和第二方向所在的平面垂直。
如图4所示，该动态随机处理器包括三行三列动态随机存储单元10，但在实际应用，动态随机存储器中包括的动态随机存储单元10的个数根据需求进行设计，本申请对此不作限制。
基于同一发明构思，本申请实施例还提供了一种存储装置，如图5所示，该存储装置包括上述实施例中的动态随机存储器，具有上述实施例中的动态随机存储器的有益效果，在此不再赘述。具体地，本申请实施例中的存储装置可以为计算机的主存等，具体可根据实际情况进行确定。
基于同一发明构思，本申请实施例还提供了一种动态随机存储器的读写方法，该读写方法用于对上述实施例中的动态随机存储器进行读写，读写方法包括：
S1：在写入状态时，通过写入字线W_WL向待写入的存储单元的第一主栅极G1施加第一电平以使写入晶体管T1导通，并通过写入位线向待写入的存储单元的第一极S1传输存储信号，以将存储信号写入待写入的存储单元的存储节点SN以作为存储数据。
以图1所示的动态随机存储单元10为例，结合图4，以图4所示的包括三行三列动态随机存储单元10的动态随机存储器为例，对动态随机存储器的写入过程进行说明。
例如，当需要向第一行动态随机存储单元10写入数据时，向第一行写入字线W_WL1输入高电平作为第一电平，此时与第一行写入字线W_WL1电连接的各动态随机存储单元10中的写入晶体管T1均导通，同时各写入位线W_BL1、W_BL2以及W_BL3均输入存储信号，其中，写入位线W_BL1写入的存储信号传输至位于第一行第一列的动态随机存储单元10，写入位线W_BL2写入的存储信号传输至位于第一行第二列的动态随机存储单元10，写入位线W_BL3写入的存储信号传输至位于第一行第三列的动态随机存储单元10。即完成向第一行各动态随机存储单元10的数据写入。
例如，当需要向第二行动态随机存储单元10写入数据时，向第二行写入字线W_WL2输入第一电平，此时与第二行写入字线W_WL2电连接的各动态随机存储单元10中的写入晶体管T1均导通，同时各写入位线W_BL1、W_BL2以及W_BL3均输入存储信号，其中，写入位线W_BL1写入的存储信号传输至位于第二行第一列的动态随机存储单元10，写入位线W_BL2写入的存储信号传输至位于第二行第二列的动态随机存储单元10，写入位线W_BL3写入的存储信号传输至位于第二行第三列的动态随机存储单元10。即完成向第二行各动态随机存储单元10的数据写入。
例如，当需要向第三行动态随机存储单元10写入数据时，向第三行写入字线W_WL3输入第一电平，此时与第三行写入字线W_WL3电连接的各动态随机存储单元10中的写入晶体管T1均导通，同时各写入位线W_BL1、W_BL2以及W_BL3均输入存储信号，其中，写入位线W_BL1写入的存储信号传输至位于第三行第一列的动态随机存储单元10，写入位线W_BL2写入的存储信号传输至位于第三行第二列的动态随机存储单元10，写入位线W_BL3写入的存储信号传输至位于第三行第三列的动态随机存储单元10。即完成向第三行各动态随机存储单元10的数据写入，也完成了三行三列的动态随机存储器的数据写入。
S2：在读取状态时，通过读取字线R_WL向待读取的存储单元的第三极S2施加第二电平，以使读取晶体管T2接收到第二电平时根据存储数据的电位导通或断开，从而使读取位线R_BL获取读取晶体管T2处于导通状态或者断开状态下的信号以作为读取数据。
具体地，步骤S2包括：若存储信号为与存储状态“1”对应的第一存储电位，则当读取晶体管T2接收到第二电平时根据第一存储电位处于导通状态，从而使读取位线R_BL获取的电信号以作为与存储状态“1”相应的读取数据；若存储信号为与存储状态“0”对应的第二存储电位时，则读取晶体管T2接收到第二电平时根据第二存储电位处于断开状态，从而使读取位线R_BL获取电信号以作为与存储状态“0”相应的读取数据。
以图1所示的动态随机存储单元10为例，结合图4，以图4所示的包括三行三列动态随机存储单元10的动态随机存储器为例，对动态随机存储器的读取过程进行说明。
向第一行读取字线R_WL1输入第二电平，若第一行的三个动态随机存储单元10(从左至右)的当前存储状态分别为“1”、“0”、“1”，则第一行中的三个动态随机存储单元10(从左至右)中的存储节点SN分别处于高电平、低电平以及高电平。
由于第一行第一列的动态随机存储单元10中的存储节点SN处于高电平，满足该动态随机存储单元10中的读取晶体管T2的导通条件，使得与第一行第一列的动态随机存储单元10电连接的读取字线R_BL1感测到电信号，例如感测到明显的电流，则与动态随机存储器电连接的读取电路根据读取字线R_BL1感测到的电信号判断第一行第一列的动态随机存储单元10的存储状态为“1”，同理，上述读取电路根据读取字线R_BL3感测到电信号，判断第一行第三列的动态随机存储单元10的存储状态为“1”。
而第一行第二列的动态随机存储单元10中的存储节点SN处于低电平，不能满足该动态随机存储单元10中的读取晶体管T2不能导通，因此与第一行第二列的动态随机存储单元10电连接的读取字线R_BL2不能感测到电信号，则读取电路根据读取字线R_BL2无法感测到电信号判断第一行第二列的动态随机存储单元10的存储状态为“0”。
第二行以及第三行的数据读取同理，即存储状态为“1”的动态随机存储单元10中的读取晶体管T2能够导通使得与其电连接的读取字线R_W能够感测到电信号，而存储状态为“0”的动态随机存储单元10中的读取晶体管T2则不能导通使得与其电连接的读取字线R_WL不能感测到电信号。基于读取字线R_WL能够或者不能感测到电信号能够实现对动态随机处理单元的存储状态的准确判断。
需要说明的是，读取字线R_BL感测到电信号也可以是电压信号，也就是与读取字线R_BL电连接的读取电路既可以为基于电压信号的读取电路也可以为基于电流信号的读取信号，因此，动态存储器的外围电路，例如读取电路，灵活性更高。
应用本申请实施例，至少能够实现如下有益效果：
1)本申请实施例提供的动态随机存储单元、存储器、存储装置及读取方法，至少一个晶体管中设置有背栅极，利用背栅极与主栅极、沟道等构成存储电容，存储电容与存储节点电连接，利用存储电容的稳压特性使得存储节点的电位能够维持更长时间，即提升存储节点的电位的稳定性；并且存储节点的电位的稳定性提升使得动态随机存储单元的刷新频率降低，从而降低存储装置的功耗。
2)本申请实施例提供的动态随机存储单元、存储器、存储装置及读取方法中，存储状态为“1”的动态随机存储单元中的读取晶体管能够导通，使得与该存储状态为“1”的动态随机存储单元电连接的读取字线能够感测到电信号，而存储状态为“0”的动态随机存储单元中的读取晶体管则不能导通，使得与存储状态为“0”的动态随机存储单元电连接的读取字线不能感测到电信号；基于读取字线能够或者不能感测到电信号能够实现对动态随机处理单元的存储状态的准确判断。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤的实施顺序并不受限于箭头所指示的顺序。除非本文中有明确的说明，否则在本申请实施例的一些实施场景中，各流程中的步骤可以按照需求以其他的顺序执行。而且，各流程图中的部分或全部步骤基于实际的实施场景，可以包括多个子步骤或者多个阶段。这些子步骤或者阶段中的部分或全部可以在同一时刻被执行，也可以在不同的时刻被执行在执行时刻不同的场景下，这些子步骤或者阶段的执行顺序可以根据需求灵活配置，本申请实施例对此不限制。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的方案技术构思的前提下，采用基于本申请技术思想的其他类似实施手段，同样属于本申请实施例的保护范畴。
Claims (7)
1.一种动态随机存储单元，其特征在于，包括：
写入晶体管，包括与写入字线电连接的第一主栅极、与写入位线电连接的第一极以及与存储节点电连接的第二极；
读取晶体管，包括与所述存储节点电连接的第二主栅极、与读取字线电连接的第三极和与读取位线电连接的第四极；
所述写入晶体管和/或所述读取晶体管包括与所述存储节点电连接的背栅极；
所述写入晶体管还包括第一沟道，仅所述写入晶体管包括第一背栅极，所述第一背栅极复用为第一存储电容的一个电极，所述第一存储电容的另一个电极包括所述第一主栅极或所述第一沟道；
或者，
所述读取晶体管还包括第二沟道，仅所述读取晶体管包括第二背栅极，所述第二背栅极复用为第二存储电容的一个电极，所述第二存储电容的另一个电极包括所述第三极、所述第四极、所述第二主栅极或所述第二沟道；
或者，
所述写入晶体管还包括第一沟道，所述写入晶体管包括第一背栅极，所述第一背栅极复用为第一存储电容的一个电极，所述第一存储电容的另一个电极包括所述第一主栅极或所述第一沟道；且
所述读取晶体管还包括第二沟道，所述读取晶体管包括第二背栅极，所述第二背栅极复用为第二存储电容的一个电极，所述第二存储电容的另一个电极包括所述第三极、所述第四极、所述第二主栅极或所述第二沟道。
2.根据权利要求1所述的动态随机存储单元，其特征在于，所述第一沟道的材料包括金属氧化物半导体材料；所述第二沟道的材料包括金属氧化物半导体材料、元素半导体材料、二元III-V化合物半导体材料或者三元III-V化合物半导体材料。
3.一种动态随机存储器，其特征在于，包括多个权利要求1-2中任一项所述的动态随机存储单元。
4.根据权利要求3所述的动态随机存储器，其特征在于，还包括多条写入字线、多条写入位线、多条读取字线以及多条读取位线；
多个所述存储单元呈阵列排布，多条所述写入字线和多条所述读取字线沿第一方向延伸且所述写入字线和所述读取字线交替排布，多条所述写入位线和多条所述读取位线沿第二方向延伸且所述写入位线和所述读取位线交替排布。
5.一种存储装置，其特征在于，包括权利要求3或4所述的动态随机存储器。
6.一种动态随机存储器的读写方法，用于对权利要求3或4中所述的动态随机存储器进行读写，其特征在于，所述读写方法包括：
在写入状态时，通过写入字线向待写入的存储单元的第一主栅极施加第一电平以使写入晶体管导通，并通过写入位线向待写入的存储单元的第一极传输存储信号，以将所述存储信号写入待写入的存储单元的存储节点以作为存储数据；
在读取状态时，通过读取字线向待读取的存储单元的第三极施加第二电平，以使读取晶体管接收到所述第二电平时根据所述存储数据的电位导通或断开，从而使读取位线获取所述读取晶体管处于导通状态或者断开状态下的信号以作为读取数据。
7.根据权利要求6所述的读写方法，其特征在于，在读取状态时，通过读取字线向待读取的存储单元的第三极施加第二电平，以使读取晶体管接收到所述第二电平时根据所述存储数据的电位导通或断开，从而使读取位线获取所述读取晶体管处于导通状态或者断开状态下的信号以作为读取数据，包括：
若所述存储信号为与存储状态“1”对应的第一存储电位，则当所述读取晶体管接收到所述第二电平时根据所述第一存储电位处于导通状态，从而使所述读取位线获取的电信号以作为与存储状态“1”相应的读取数据；
若所述存储信号为与存储状态“0”对应的第二存储电位，则当所述读取晶体管接收到所述第二电平时根据所述第二存储电位处于断开状态，从而使所述读取位线不能获取电信号以作为与存储状态“0”相应的读取数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210880274.9A CN116206643B (zh) | 2022-07-25 | 2022-07-25 | 动态随机存储单元、存储器、存储装置及读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210880274.9A CN116206643B (zh) | 2022-07-25 | 2022-07-25 | 动态随机存储单元、存储器、存储装置及读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116206643A CN116206643A (zh) | 2023-06-02 |
| CN116206643B true CN116206643B (zh) | 2024-03-15 |
Family
ID=86511795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210880274.9A Active CN116206643B (zh) | 2022-07-25 | 2022-07-25 | 动态随机存储单元、存储器、存储装置及读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116206643B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001167573A (ja) * | 1999-12-06 | 2001-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
| CN106887249A (zh) * | 2015-12-15 | 2017-06-23 | 北京大学 | 静态随机存取存储器及其操作方法 |
| CN109887536A (zh) * | 2019-02-13 | 2019-06-14 | 上海新储集成电路有限公司 | 一种非易失性存储单元结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW486869B (en) * | 1999-12-27 | 2002-05-11 | Sanyo Electric Co | Voltage producing circuit and a display device provided with such voltage producing circuit |
| US7177177B2 (en) * | 2005-04-07 | 2007-02-13 | International Business Machines Corporation | Back-gate controlled read SRAM cell |
| WO2007128738A1 (en) * | 2006-05-02 | 2007-11-15 | Innovative Silicon Sa | Semiconductor memory cell and array using punch-through to program and read same |
| US8588000B2 (en) * | 2010-05-20 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device having a reading transistor with a back-gate electrode |
| FR3001333B1 (fr) * | 2013-01-22 | 2016-05-06 | Soitec Silicon On Insulator | Grille arriere dans transistor de selection pour dram embarquee |
| JPWO2021038363A1 (zh) * | 2019-08-29 | 2021-03-04 |
-
2022
- 2022-07-25 CN CN202210880274.9A patent/CN116206643B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001167573A (ja) * | 1999-12-06 | 2001-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
| CN106887249A (zh) * | 2015-12-15 | 2017-06-23 | 北京大学 | 静态随机存取存储器及其操作方法 |
| CN109887536A (zh) * | 2019-02-13 | 2019-06-14 | 上海新储集成电路有限公司 | 一种非易失性存储单元结构 |
Non-Patent Citations (2)
| Title |
|---|
| Design space exploration of FinFET cache;Aoxiang Tang .etc;《ACMJournals》;第9卷(第3期);1-16 * |
| SOI的电学性能测试以及低功耗SOI DRAM的设计研究;黎传礼;《中国优秀硕士学位论文全文数据库（电子期刊）》;I135-81 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116206643A (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7463523B2 (en) | Semiconductor memory device and method of driving a semiconductor memory device | |
| US8902637B2 (en) | Semiconductor memory device comprising inverting amplifier circuit and driving method thereof | |
| US7701751B2 (en) | One-transistor type DRAM | |
| KR101919057B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
| US6970374B2 (en) | Low leakage current static random access memory | |
| US8223579B2 (en) | Semiconductor storage device | |
| CN106463509B (zh) | 基于负微分电阻的存储器 | |
| CN111868828A (zh) | 基于高密度负微分电阻的存储器 | |
| CN115171750A (zh) | 存储器及其访问方法、电子设备 | |
| CN115171751A (zh) | 存储器及其访问方法、电子设备 | |
| US9105351B2 (en) | Semiconductor memory device including amplifier circuit | |
| CN117337621A (zh) | 存储器及其制造方法 | |
| CN116206643B (zh) | 动态随机存储单元、存储器、存储装置及读取方法 | |
| CN115565564B (zh) | 读出电路结构 | |
| US10957375B2 (en) | Dynamic random access memory (DRAM) cell, DRAM device and storage method | |
| US20220254388A1 (en) | Vertical access line multiplexor | |
| CN116209252B (zh) | 存储单元、动态存储器、其读取方法及电子设备 | |
| CN116209253B (zh) | 存储单元、动态存储器、其读取方法及电子设备 | |
| JPH1092954A (ja) | 半導体記憶装置 | |
| US11764255B2 (en) | Memory circuit, memory device and operation method thereof | |
| WO2024119543A1 (zh) | 一种dram芯片及其写入补偿方法和存储控制单元 | |
| CN103646666A (zh) | Nor型内容可寻址存储器 | |
| TWI845415B (zh) | 記憶體電路、動態隨機存取記憶體及其操作方法 | |
| US20240138140A1 (en) | Memory circuit, dynamic random access memory and operation method thereof | |
| CN116844597A (zh) | 基于自旋轨道矩的存储单元、阵列、电路、及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |