CN117423750A - 金属氧化物薄膜晶体管、存储器以及电子设备 - Google Patents
金属氧化物薄膜晶体管、存储器以及电子设备 Download PDFInfo
- Publication number
- CN117423750A CN117423750A CN202210814615.2A CN202210814615A CN117423750A CN 117423750 A CN117423750 A CN 117423750A CN 202210814615 A CN202210814615 A CN 202210814615A CN 117423750 A CN117423750 A CN 117423750A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- drain
- source
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 194
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 193
- 239000010409 thin film Substances 0.000 title claims abstract description 83
- 230000015654 memory Effects 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 129
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 56
- 125000004429 atom Chemical group 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- 229910052721 tungsten Inorganic materials 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 18
- 239000010937 tungsten Substances 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 16
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical group [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 17
- 238000000034 method Methods 0.000 description 25
- 238000005530 etching Methods 0.000 description 24
- 239000010408 film Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000005728 strengthening Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例提供了一种金属氧化物薄膜晶体管、存储器以及电子设备，包括：半导体层、源极层、漏极层、栅极层和接触层；接触层位于源极层与源接触区之间并分别与源极层以及半导体层的源接触区接触，和/或，位于漏极层与漏接触区之间并分别与漏极层以及半导体层的漏极接触区接触；半导体层包括第一金属氧化物层，接触层包括第二金属氧化物层；第一金属氧化物层包括用于调节半导体导电特性的第一金属原子，第二金属氧化物层包括用于调节半导体导电特性的第二金属原子，第二金属原子与氧原子之间的键能为a，第一金属原子与氧原子之间的键能为b，a大于b。本申请实施例有利于提高金属氧化物薄膜晶体管的器件性能。
Description
技术领域
本申请涉及存储器技术领域，具体而言，本申请涉及一种金属氧化物薄膜晶体管、存储器以及电子设备。
背景技术
金属氧化物薄膜晶体管因其低漏电的优点，具有较好的应用推广前景。
但是，金属氧化物薄膜晶体管中对应源漏区的接触电阻通常会比硅基器件高很多，这会制约金属氧化物薄膜晶体管的器件性能，限制金属氧化物薄膜晶体管在存储器领域的推广应用。
发明内容
本申请针对现有方式的缺点，提出一种金属氧化物薄膜晶体管、存储器以及电子设备，用以解决现有技术存在金属氧化物薄膜晶体管的器件性能受限的技术问题。
第一个方面，本申请实施例提供了一种金属氧化物薄膜晶体管，包括：衬底，以及位于衬底一侧的半导体层、源极层、漏极层、栅极层和接触层；
半导体层包括依次连接的源接触区、沟道区和漏接触区；源接触区与源极层连接，沟道区与栅极层对应，漏接触区与漏极层连接；
接触层位于源极层与源接触区之间并分别与源极层以及半导体层的源接触区接触，和/或，位于漏极层与漏接触区之间并分别与漏极层以及半导体层的漏极接触区接触；
半导体层包括第一金属氧化物层，接触层包括第二金属氧化物层，第二金属氧化物层用于隔离源极层和/或漏极层与第一金属氧化物层相接触；
其中，第一金属氧化物层包括用于调节半导体导电特性的第一金属原子，第二金属氧化物层包括用于调节半导体导电特性的第二金属原子，第二金属原子与氧原子之间的键能为a，第一金属原子与氧原子之间的键能为b，a大于b。
在一些实施例中，第二金属氧化物层为铟铝锌氧化物层。
在一些实施例中，源极层和漏极层的主体材料为金属，金属与铟铝锌氧化物层直接接触。
在一些实施例中，第一金属氧化物层包括铟、镓、锌中的至少两者的元素。
在一些实施例中，第二金属氧化物层包括铟、锌、锡、铝和钨中的至少2种金属元素。
在一些实施例中，源极层和/或漏极层包括铜层和钨层中至少一层。
在一些实施例中，金属氧化物薄膜晶体管还包括：过渡层；
过渡层为金属或合金；
过渡层位于源极层与接触层之间，和/或，过渡层位于漏极层与接触层之间。
在一些实施例中，金属氧化物薄膜晶体管为垂直晶体管。
在一些实施例中，金属氧化物薄膜晶体管还包括：栅极绝缘层；
栅极层包括柱状栅极；
栅极绝缘层环绕柱状栅极的侧壁，或环绕柱状栅极的侧壁和底部；
半导体层环绕栅极绝缘层的侧壁，或环绕柱状栅极的侧壁和底部；
源极层和漏极层分别环绕半导体层的外侧壁；或，源极层和漏极层中的一种膜层环绕半导体层的外侧壁，另一种膜层环绕半导体层的外侧壁和底部；
第二金属氧化物层环绕半导体层，并位于源极层与半导体层之间和/或位于漏极层与半导体层之间。
第二个方面，本申请实施例提供了一种存储器，包括：如第一个方面提供的金属氧化物薄膜晶体管。
第三个方面，本申请实施例提供了一种电子设备，包括：如第二个方面提供的存储器。
在一些实施例中，电子设备包括：存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
第四个方面，本申请实施例提供一种金属氧化物薄膜晶体管的制备方法，其特征在于，包括：
在衬底上依次沉积第一导电层、第一介质层、第二导电层和第二介质层；其中，第一导电层与第二导电层中的一种的至少部分形成源极层，第一导电层与第二导电层中的另一种的至少部分形成漏极层；
沿垂直于衬底所在平面的方向分别对第二介质层、第二导电层、第一介质层和第一导电层进行刻蚀，分别得到位于第二介质层上的第一通孔、位于第二导电层上的第二通孔、位于第一介质层上的第三通孔和位于第一导电层上的第四孔，第一通孔、第二通孔、第三通孔和第四孔相互连通；其中，第二通孔的孔径分别大于第一通孔的孔径、第三通孔的孔径，和/或，第四孔的孔径分别大于第一通孔的孔径、第三通孔的孔径；
向第一通孔、第二通孔、第三通孔和第四孔内填充第二金属氧化物层，使得位于第二通孔内的第二金属氧化物层与第二导电层接触，位于第四孔内的第二金属氧化物层与第一导电层接触；第二金属氧化物层包括用于调节半导体导电特性的第二金属原子；
去除位于第一通孔内和第三通孔内的全部第二金属氧化物层，以及第二通孔和/或第四孔内的部分第二金属氧化物层，使得留在第二通孔内与第二导电层接触的第二金属氧化物层、和/或留在第四孔内与第一导电层接触的第二金属氧化物层形成接触层；
向第一通孔、第二通孔、第三通孔和第四孔内填充第一金属氧化物层，使得位于第二通孔内的第一金属氧化物层与接触层或第二导电层接触，位于第四孔内的第一金属氧化物层与接触层或第一导电层接触；第一金属氧化物层包括用于调节半导体导电特性的第一金属原子，第二金属原子与氧原子之间的键能为a，第一金属原子与氧原子之间的键能为b，a大于b；
沿垂直于衬底所在平面的方向对第一金属氧化物层进行刻蚀得到第五孔，第五孔的孔径分别小于第一通孔的孔径、第三通孔的孔径，使得剩余的第一金属氧化物层形成半导体层；
在第五孔内依次制作沿垂直于衬底所在平面的方向延伸的栅极绝缘层和栅极层；栅极绝缘层套设于栅极层的外壁。
在一些实施例中，沿垂直于衬底所在平面的方向分别对第二介质层、第二导电层、第一介质层和第一导电层进行刻蚀，分别得到位于第二介质层上的第一通孔、位于第二导电层上的第二通孔、位于第一介质层上的第三通孔和位于第一导电层上的第四孔，第一通孔、第二通孔、第三通孔和第四孔相互连通，包括：
沿垂直于衬底所在平面的方向分别对第二介质层、第二导电层、第一介质层和第一导电层进行各向异性刻蚀，分别得到位于第二介质层上的第一初态通孔、位于第二导电层上的第二初态通孔、位于第一介质层上的第三初态通孔和位于第一导电层上的第四初态孔，第一初态通孔、第二初态通孔、第三初态通孔和第四初态孔相互连通；
对第一初态通孔、第二初态通孔、第三初态通孔和第四初态孔进行各向同性刻蚀，分别得到位于第二介质层上的第一通孔、位于第二导电层上的第二通孔、位于第一介质层上的第三通孔和位于第一导电层上的第四孔，第一通孔、第二通孔、第三通孔和第四孔相互连通，并且第二通孔的孔径分别大于第一通孔的孔径、第三通孔的孔径，和/或，第四孔的孔径分别大于第一通孔的孔径、第三通孔的孔径。
本申请实施例提供的技术方案带来的有益技术效果包括：金属氧化物薄膜晶体管中半导体层包括第一金属氧化物层，位于源极层与半导体层之间和/或漏极层与半导体层之间的接触层包括第二金属氧化物层，第二金属氧化物层中用于调节半导体导电特性的第二金属原子与氧原子之间的键能、比第一金属氧化物层中用于调节半导体导电特性的第一金属原子与氧原子之间的键能大，使得接触层可以将从半导体层内逃逸的氧原子拦截下来，降低该逃逸氧原子继续向源极层和/或漏极层扩散的概率，这样一方面可以降低源极层和/或漏极层被逃逸氧原子氧化的概率、保证导电性，另一方面也有利于引导该逃逸氧原子再次补回半导体层、或调节半导体层的氧原子逃逸率，从而保证半导体层内氧原子的含量，避免半导体层因过度失氧而导体化，以利于提高金属氧化物薄膜晶体管的器件性能。
第二金属氧化物层中用于调节半导体导电特性的第二金属原子与氧原子之间的键能较强，这样即便在金属氧化物薄膜晶体管处于高温等较为恶劣的工况下，第二金属原子与氧原子之间的化学键也较难发生大规模断键，即第二金属原子与氧原子之间仍能保持较为有效的键合关系，有利于强化接触层对氧原子的拦截能力，降低氧原子向源极层和/或漏极层逃逸而氧化源极层和/或漏极层的概率，也能利于提高金属氧化物薄膜晶体管的器件性能。
另外，在接触层具备以上有益效果的基础上，金属氧化物薄膜晶体管中的源极层和/或漏极层的至少与半导体层实现电连接的部分可以省去保护导电层(例如：铜)的隔离层，即源极层和/或漏极层中的导电层可以与前述接触层直接接触，这样有利于简化源极层和/或漏极层的制备工艺、降低成本。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种金属氧化物薄膜晶体管的实施方式一的截面层示意图；
图2为本申请实施例提供的一种金属氧化物薄膜晶体管的实施方式二的截面层示意图；
图3为本申请实施例提供的一种金属氧化物薄膜晶体管的实施方式三的截面层示意图；
图4为本申请实施例提供的一种金属氧化物薄膜晶体管的实施方式四的截面层示意图；
图5为本申请实施例提供的一种金属氧化物薄膜晶体管的实施方式五的截面层示意图；
图6为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法的流程示意图；
图7为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，在衬底上依次沉积第一导电层、第一介质层、第二导电层和第二介质层之后的膜层层示意图；
图8为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，沿垂直于衬底所在平面的方向分别对第二介质层、第二导电层、第一介质层和第一导电层进行各向异性刻蚀之后的膜层层示意图；
图9为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，对第一初态通孔、第二初态通孔、第三初态通孔和第四初态孔进行各向同性刻蚀之后的膜层层示意图；
图10为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，向第一通孔、第二通孔、第三通孔和第四孔内填充第二金属氧化物层之后的膜层层示意图；
图11为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，去除位于第一通孔内和第三通孔内的全部第二金属氧化物层，以及第二通孔和/或第四孔内的部分第二金属氧化物层之后的膜层层示意图；
图12为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，向第一通孔、第二通孔、第三通孔和第四孔内填充第一金属氧化物层之后的膜层层示意图；
图13为本申请实施例提供的一种金属氧化物薄膜晶体管的制备方法中，沿垂直于衬底所在平面的方向对第一金属氧化物层进行刻蚀得到第五孔之后的膜层层示意图。
图中：
100-金属氧化物薄膜晶体管；
110-衬底；
120-半导体层；121-源接触区；122-沟道区；123-漏接触区；
130-源极层；140-漏极层；150-栅极层；160-接触层；170-栅极绝缘层；180-过渡层；
10-第一导电层；20-第一介质层；30-第二导电层；40-第二介质层；50-第一金属氧化物层；60-第二金属氧化物层；
1-第一通孔；2-第二通孔；3-第三通孔；4-第四孔；5-第五孔；
6-第一初态通孔；7-第二初态通孔；8-第三初态通孔；9-第四初态孔。
具体实施方式
下面结合本申请中的附图描述本申请的实施例。应理解，下面结合附图所阐述的实施方式，是用于解释本申请实施例的技术方案的示例性描述，对本申请实施例的技术方案不构成限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但不排除实现为本技术领域所支持其他特征、信息、数据、步骤、操作、元件、组件和/或它们的组合等。应该理解，当我们称一个元件被“连接”或“耦接”到另一元件时，该一个元件可以直接连接或耦接到另一元件，也可以指该一个元件和另一元件通过中间元件建立连接关系。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的术语“和/或”指该术语所限定的项目中的至少一个，例如“A和/或B”可以实现为“A”，或者实现为“B”，或者实现为“A和B”。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
本申请的研发思路包括：金属氧化物薄膜晶体管与非晶硅薄膜晶体管之间的主要区别是半导体层的材料是金属氧化物而不是非晶硅，因此，在金属氧化物薄膜晶体管中，金属氧化物半导体层中的氧原子发生逃逸，会向与金属氧化物半导体层接触的源极和/或漏极扩散，而源极和漏极可以采用金属材料制作，逃逸的氧原子会对源极和/或漏极造成氧化，降低导电性，即造成源漏区接触电阻的增大，制约金属氧化物薄膜晶体管的器件性能。
而且，如果金属氧化物半导体层中的氧原子逃逸现象继续发展，会导致金属氧化物半导体层过度失氧，这样金属氧化物半导体层会发生导体化的性质改变，器件失效。
本申请提供的金属氧化物薄膜晶体管、存储器以及电子设备，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。需要指出的是，下述实施方式之间可以相互参考、借鉴或结合，对于不同实施方式中相同的术语、相似的特征以及相似的实施步骤等，不再重复描述。
本申请实施例提供了一种金属氧化物薄膜晶体管100，该金属氧化物薄膜晶体管100的层示意图如图1-图5所示，包括：衬底110，以及位于衬底110一侧的半导体层120、源极层130、漏极层140、栅极层150和接触层160。
半导体层120包括依次连接的源接触区121、沟道区122和漏接触区123；源接触区121与源极层130连接，沟道区122与栅极层150对应，漏接触区123与漏极层140连接。
接触层160位于源极层130与源接触区121之间并分别与源极层130以及半导体层120的源接触区121接触，和/或，位于漏极层140与漏接触区123之间并分别与漏极层140以及半导体层120的漏极接触区123接触。
半导体层120包括第一金属氧化物层50，接触层160包括第二金属氧化物层60，第二金属氧化物层60用于隔离源极层130和/或漏极层140与第一金属氧化物层50相接触。
其中，第一金属氧化物层50中包括用于调节半导体导电特性的第一金属原子，第二金属氧化物层60包括用于调节半导体导电特性的第二金属原子，第二金属原子与氧原子之间的键能为a，第一金属原子与氧原子之间的键能为b，a大于b。
调节半导体导电特性的第一金属原子和第二金属原子是指调节半导体层的半导体层特性避免向绝缘和导体化方向变化。在半导体层中，只有氧空位占比合适时才保持稳定的半导体特性，若O空位较多则容易导体化，若氧空位过少，则容易绝缘化。
因半导体在靶材溅射或沉积方法制作后，在后续退火工艺中或其他干扰因素，O原子会与金属结合的键断裂而逃逸，一般地，在金属氧化物中配置一种金属，该金属用于抑制O过渡逃逸避免氧空位的过渡形成。
比如，在IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)类的材料中，Ga(镓)起到抑制氧空位过渡形成的作用。
在IAZO(Indium AluminiumZinc Oxide，铟铝锌氧化物)中，Al(铝)起到抑制氧空位过渡形成的作用，或抑制氧空位的形成，O和Al的结合不太容易被高温或环境中的因素破坏或较多的破坏，同时IAZO与IGZO有很好的相似性，降低金属氧化物半导体层与源和漏接触时的接触缺陷，如晶格匹配缺陷，杂质缺陷等。
在本实施例中，金属氧化物薄膜晶体管100中半导体层120包括第一金属氧化物层50，位于源极层130与半导体层120之间和/或漏极层140与半导体层120之间的接触层160包括第二金属氧化物层60，第二金属氧化物层60中用于调节半导体导电特性的第二金属原子与氧原子之间的键能、比第一金属氧化物层50中用于调节半导体导电特性的第一金属原子与氧原子之间的键能大，使得接触层160可以将从半导体层120内逃逸的氧原子拦截下来，降低该逃逸氧原子继续向源极层130和/或漏极层140扩散的概率，这样一方面可以降低源极层130和/或漏极层140被逃逸氧原子氧化的概率、保证导电性，另一方面也有利于引导该逃逸氧原子再次补回半导体层120、或调节半导体层120的氧原子逃逸率，从而保证半导体层120内氧原子的含量，避免半导体层120因过度失氧而导体化，以利于提高金属氧化物薄膜晶体管100的器件性能。
第二金属氧化物层60中用于调节半导体导电特性的第二金属原子与氧原子之间的键能较强，这样即便在金属氧化物薄膜晶体管100处于高温等较为恶劣的工况下，第二金属原子与氧原子之间的化学键也较难发生大规模断键，即第二金属原子与氧原子之间仍能保持较为有效的键合关系，有利于强化接触层160对氧原子的拦截能力，降低氧原子向源极层130和/或漏极层140逃逸而氧化源极层130和/或漏极层140的概率，也能利于提高金属氧化物薄膜晶体管100的器件性能。
另外，在接触层160具备以上有益效果的基础上，金属氧化物薄膜晶体管100中的源极层130和/或漏极层140的至少与半导体层120实现电连接的部分可以省去保护导电层(例如：铜)的隔离层，即源极层130和/或漏极层140中的导电层可以与前述接触层160直接接触，这样有利于简化源极层130和/或漏极层140的制备工艺、降低成本。
在一些可能的实施方式中，第二金属氧化物层60的导电性大于第一金属氧化物层50的导电性。即，接触层160的导电性大于半导体层120的导电性，有利于降低金属氧化物薄膜晶体管100中对应源漏区的接触电阻，提高器件性能。
在一些可能的实施方式中，所述第二金属氧化物层60为铟铝锌氧化物层。
在一些可能的实施方式中，所述源极层130和所述漏极层140的主体材料为金属，该金属与上述铟铝锌氧化物层直接接触。
可选地，第一金属氧化物层50包括铟、镓、锌中的至少两者的元素。
在一些示例中，第一金属氧化物层50为铟镓锌氧化物。其中，铟原子用于提供电子云，即提供导电性；镓原子用于稳定氧原子，使得氧原子的含量在合适的范围内，保证半导体层120的半导特性；锌原子用于起间隔作用，锌原子含量影响氧化物的多晶或单晶形态。
在一些可能的实施方式中，第二金属氧化物层60包括铟、锌、锡、铝和钨中的至少2种金属元素。
在一些示例中，第二金属氧化物层60为铟铝锌氧化物。其中，铟原子用于提供电子云，即提供导电性；铝原子用于稳定氧原子，使得氧原子的含量在合适的范围内，保证半导体层120的半导特性；锌原子用于起间隔作用，锌原子含量影响氧化物的多晶或单晶形态。
需要说明的是，铝原子与氧原子的结合键能大于镓原子与氧原子的结合键能，这样使得采用第二金属氧化物层60的接触层160可以将从采用第一金属氧化物层50的半导体层120内逃逸的氧原子拦截下来，降低逃逸氧原子与源极层130和/或漏极层140接触几率，从而降低源极层130和/或漏极层140被逃逸氧原子氧化的概率、保证导电性。
而且，铝原子与氧原子的结合键能大于铜原子与氧原子的结合键能，这样有利于降低前述逃逸氧原子与采用铜作为导电材料的源极层130和/或漏极层140相结合的概率，也能降低源极层130和/或漏极层140被逃逸氧原子氧化的概率、保证导电性。
在一些可能的实施方式中，如图1或图3所示，源极层130包括铜层和钨层中至少一层，接触层160与铜层和/或钨层直接接触。
在本实施例中，由于接触层160可以将从半导体层120内逃逸的氧原子拦截下来，降低该逃逸氧原子继续向源极层130扩散的概率，因此源极层130可以采用铜和/或钨等取材较为容易的导电材料，这样有利于降低源极层130的制备成本。
而且，铜和/或钨这样的导电材料可以与接触层160直接接触，无需针对铜和/或钨额外设计制作起保护作用的隔离层，这样有利于简化源极层130的制备工艺，进一步降低成本。
在一些可能的实施方式中，如图1或图3所示，漏极层140包括铜层和钨层中至少一层，接触层160与铜层和/或钨层直接接触。
在本实施例中，由于接触层160可以将从半导体层120内逃逸的氧原子拦截下来，降低该逃逸氧原子继续向漏极层140扩散的概率，因此漏极层140可以采用铜和/或钨等取材较为容易的导电材料，这样有利于降低漏极层140的制备成本。
而且，铜和/或钨这样的导电材料可以与接触层160直接接触，无需针对铜和/或钨额外设计制作起保护作用的隔离层，这样有利于简化漏极层140的制备工艺，进一步降低成本。
在一些可能的实施方式中，如图2或图4所示，源极层130和/或漏极层140还包括：过渡层180。过渡层180为金属或合金。该过渡层180可以在不影响金属氧化物薄膜晶体管100中对应源漏区的接触电阻的前提下，确保接触压应力或起保护作用。
在一些示例中，过渡层180位于铜层和/或钨层与接触层160之间。
在另一些示例中，过渡层180位于铜层和/或钨层与接触层160之间。
在一些可能的实施方式中，如图3或图4或图5所示，金属氧化物薄膜晶体管100为垂直晶体管。
在本实施例中，金属氧化物薄膜晶体管100采用垂直层，可以有效缩小器件尺寸，进而利于提高器件集成度，提高存储器的存储密度。
为避免栅极层150与半导体层120之间的短接，金属氧化物薄膜晶体管100还包括：栅极绝缘层170。
在一些示例中，如图3或图4所示，栅极绝缘层170套设于栅极层150的外壁，半导体层120套设于栅极绝缘层170的外壁。即，在本实施例中，金属氧化物薄膜晶体管100采用CAA(Channel-All-Around，垂直环形沟道)层。
具体地，在采用CAA结构的金属氧化物薄膜晶体管100中，栅极层150包括柱状栅极。
栅极绝缘层170环绕柱状栅极的侧壁，或环绕柱状栅极的侧壁和底部。
半导体层120环绕栅极绝缘层170的侧壁，或环绕柱状栅极的侧壁和底部。
源极层130和漏极层140分别环绕半导体层120的外侧壁；或，源极层130和漏极层140中的一种膜层环绕半导体层120的外侧壁，另一种膜层环绕半导体层120的外侧壁和底部。
第二金属氧化物层60环绕半导体层120，并位于源极层130与半导体层120之间和/或位于漏极层140与半导体层120之间。
在另一些示例中，如图5所示，栅极绝缘层170套设于半导体层120的外壁，栅极层150套设于栅极绝缘层170的外壁。即，在本实施例中，金属氧化物薄膜晶体管100采用GAA(Gate-All-Around，垂直环形绕栅极)层。
基于同一发明构思，本申请实施例提供了一种存储器，该存储器包括：如前述实施例提供任一种金属氧化物薄膜晶体管100。
在本实施例中，由于存储器包括了前述实施例提供的任一种金属氧化物薄膜晶体管100，其实现原理和有益效果相类似，此处不再赘述。
基于同一发明构思，本申请实施例提供了一种电子设备，该电子设备包括：如前述实施例提供任一种存储器。
在本实施例中，由于电子设备包括了前述实施例提供的任一种存储器，其实现原理和有益效果相类似，此处不再赘述。
在一些可能的实施方式中，电子设备包括：存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
下面以CAA(Channel-All-Around，垂直环形沟道)层的金属氧化物薄膜晶体管100为例，对金属氧化物薄膜晶体管100的制备方法进行举例说明。
基于同一发明构思，本申请实施例提供了一种金属氧化物薄膜晶体管100的制备方法，该制备方法的流程示意图如图6所示，包括以下步骤S101-S107：
S101：在衬底110上依次沉积第一导电层10、第一介质层20、第二导电层30和第二介质层40；其中，第一导电层10与第二导电层30中的一种的至少部分形成源极层130，第一导电层10与第二导电层30中的另一种的至少部分形成漏极层140。
经过本步骤S101得到的膜层层如图7所示。
在一些示例中，本步骤S101可以在衬底110上得到依次层叠的第一导电层10和第二导电层30，可以根据使用需要，将第一导电层10的至少部分作为源极层130，将第二导电层30的至少部分作为漏极层140，也可以反过来，将第一导电层10的至少部分作为漏极层140，将第二导电层30的至少部分作为源极层130。第一介质层20位于第一导电层10和第二导电层30之间，以避免源极层130与漏极层140之间发生短接。第二介质层40位于第二导电层30远离衬底110的一侧，以避免第二导电层30与后续器件层或导电膜层发生短接。
S102：沿垂直于衬底110所在平面的方向分别对第二介质层40、第二导电层30、第一介质层20和第一导电层10进行刻蚀，分别得到位于第二介质层40上的第一通孔1、位于第二导电层30上的第二通孔2、位于第一介质层20上的第三通孔3和位于第一导电层10上的第四孔4，第一通孔1、第二通孔2、第三通孔3和第四孔4相互连通；其中，第二通孔2的孔径分别大于第一通孔1的孔径、第三通孔3的孔径，和/或，第四孔4的孔径分别大于第一通孔1的孔径、第三通孔3的孔径。
经过本步骤S102得到的膜层层如图9所示。
在一些示例中，本步骤S102可以在衬底110上方的各膜层刻蚀得到依次连通的第一通孔1、第二通孔2、第三通孔3和第四孔4，为后续制备垂直器件层做准备，以有效缩小器件尺寸，进而利于提高器件集成度，提高存储器的存储密度。
其中，位于第二导电层30上的第二通孔2的孔径分别大于第一通孔1的孔径、第三通孔3的孔径，这是为了在第二通孔2内预留出后续制备接触层160的空间。同理，位于第一导电层10上的第四孔4的孔径分别大于第一通孔1的孔径、第三通孔3的孔径，是为了在第四孔4内预留出后续制备接触层160的空间。
需要说明的是，第四孔4可以是通孔，也可以是盲孔，可以根据实际的层需要来制备孔的具体对应形态。
在一些可能的实施方式中，为实现第一通孔1、第二通孔2、第三通孔3和第四孔4之间的上述孔径差异，上述步骤S102可以采用各向异性刻蚀与各向同性刻蚀相结合的刻蚀方式，具体如下：
各向异性刻蚀阶段：沿垂直于衬底110所在平面的方向分别对第二介质层40、第二导电层30、第一介质层20和第一导电层10进行各向异性刻蚀，分别得到位于第二介质层40上的第一初态通孔6、位于第二导电层30上的第二初态通孔7、位于第一介质层20上的第三初态通孔8和位于第一导电层10上的第四初态孔9，第一初态通孔6、第二初态通孔7、第三初态通孔8和第四初态孔9相互连通。
经过上述各向异性刻蚀得到的膜层层如图8所示。
在一些示例中，上述各向异性刻蚀可以采用光刻+干刻工艺实现，得到的第一初态通孔6、第二初态通孔7、第三初态通孔8和第四初态孔9之间的孔径差异较小，有利于形成较为规整的垂直器件层空间，为后续制备垂直器件层做准备。
需要说明的是，在对第一导电层10进行刻蚀时，可以将第一导电层10刻穿，即对应得到的第四初态孔9为通孔；也可以刻蚀到第一导电层10内部停止，即对应得到的第四初态孔9为盲孔。
各向同性刻蚀阶段：对第一初态通孔6、第二初态通孔7、第三初态通孔8和第四初态孔9进行各向同性刻蚀，分别得到位于第二介质层40上的第一通孔1、位于第二导电层30上的第二通孔2、位于第一介质层20上的第三通孔3和位于第一导电层10上的第四孔4，第一通孔1、第二通孔2、第三通孔3和第四孔4相互连通，并且第二通孔2的孔径分别大于第一通孔1的孔径、第三通孔3的孔径，和/或，第四孔4的孔径分别大于第一通孔1的孔径、第三通孔3的孔径。
经过上述各向同性刻蚀阶段得到的膜层层如图9所示。
在一些示例中，上述各向同性刻蚀可以采用湿刻，或蒸汽刻蚀工艺，保证第一导电层10、第二导电层30分别与第一介质层20、第二介质层40之间具备足够的选择比，以实现位于第二导电层30的第二通孔2的孔径分别大于第一通孔1的孔径、第三通孔3的孔径，和/或，位于第一导电层10的第四孔4的孔径分别大于第一通孔1的孔径、第三通孔3的孔径。
S103：向第一通孔1、第二通孔2、第三通孔3和第四孔4内填充第二金属氧化物层60，使得位于第二通孔2内的第二金属氧化物层60与第二导电层30接触，位于第四孔4内的第二金属氧化物层60与第一导电层10接触；第二金属氧化物层60包括用于调节半导体导电特性的第二金属原子。
经过本步骤S103得到的膜层层如图10所示。
在一些示例中，本步骤S103可以采用ALD(Atomic layer deposition，原子层沉积)工艺将第二金属氧化物层60填充至第一通孔1、第二通孔2、第三通孔3和第四孔4内。
S104：去除位于第一通孔1内和第三通孔3内的全部第二金属氧化物层60，以及第二通孔2和/或第四孔4内的部分第二金属氧化物层60，使得留在第二通孔2内与第二导电层30接触的第二金属氧化物层60、和/或留在第四孔4内与第一导电层10接触的第二金属氧化物层60形成接触层160。
经过本步骤S104得到的膜层层如图11所示。
在一些示例中，本步骤S104可以采用各向同性刻蚀+清洗的工艺，实现去除位于第一通孔1内和第三通孔3内的全部第二金属氧化物层60，只保留第二通孔2内与第二导电层30接触的第二金属氧化物层60、和/或留在第四孔4内与第一导电层10接触的第二金属氧化物层60形成接触层160。
S105：向第一通孔1、第二通孔2、第三通孔3和第四孔4内填充第一金属氧化物层50，使得位于第二通孔2内的第一金属氧化物层50与接触层160或第二导电层30接触，位于第四孔4内的第一金属氧化物层50与接触层160或第一导电层10接触；第一金属氧化物层50包括用于调节半导体导电特性的第一金属原子，第二金属原子与氧原子之间的键能为a，第一金属原子与氧原子之间的键能为b，a大于b。
经过本步骤S105得到的膜层层如图12所示。
在一些示例中，本步骤S105也可以采用ALD(Atomic layer deposition，原子层沉积)工艺将第一金属氧化物层50填充至第一通孔1、第二通孔2、第三通孔3和第四孔4内。
S106：沿垂直于衬底110所在平面的方向对第一金属氧化物层50进行刻蚀得到第五孔5，第五孔5的孔径分别小于第一通孔1的孔径、第三通孔3的孔径，使得剩余的第一金属氧化物层50形成半导体层120。
经过本步骤S106得到的膜层层如图13所示。
在一些示例中，本步骤S106也可以采用各向同性刻蚀+清洗的工艺，实现对第一金属氧化物层50的刻蚀，使得剩下的第一金属氧化物层50形成环形的半导体层120。
需要说明的是，在对第一金属氧化物层50进行刻蚀时，可以将第一金属氧化物层50刻穿，即对应得到的第五孔5为通孔；也可以刻蚀到第一金属氧化物层50内部停止，即对应得到的第五孔5为盲孔，注意此时第五孔5的孔底至少要位于第四孔4内，以利于位于第四孔4内与第一导电层10对应的半导体层120部分能够有效地被后续工艺步骤制备得到的栅极层150作用。
S107：在第五孔5内依次制作沿垂直于衬底110所在平面的方向延伸的栅极绝缘层170和栅极层150；栅极绝缘层170套设于栅极层150的外壁。
经过本步骤S107得到的膜层层如图3所示。
在一些示例中，本步骤S107中的栅极层150可以采用ITO、IZO或其他金属材料制作，栅极绝缘层170可以采用氧化硅材料制作。
金属氧化物薄膜晶体管100采用包括上述步骤S101-S107的制备方法制作，可以获得更高的器件性能。
具体地，制作半导体层120采用了第一金属氧化物层50，并在源极层130与半导体层120之间和/或漏极层140与半导体层120之间制作了采用第二金属氧化物层60的接触层160，第二金属氧化物层60中用于调节半导体导电特性的第二金属原子与氧原子之间的键能、比第一金属氧化物层50中用于调节半导体导电特性的第一金属原子与氧原子之间的键能大，使得接触层160可以将从半导体层120内逃逸的氧原子拦截下来，降低该逃逸氧原子继续向源极层130和/或漏极层140扩散的概率，这样一方面可以降低源极层130和/或漏极层140被逃逸氧原子氧化的概率、保证导电性，另一方面也有利于引导该逃逸氧原子再次补回半导体层120、或调节半导体层120的氧原子逃逸率，从而保证半导体层120内氧原子的含量，避免半导体层120因过度失氧而导体化，以利于提高金属氧化物薄膜晶体管100的器件性能。
第二金属氧化物层60中用于调节半导体导电特性的第二金属原子与氧原子之间的键能较强，这样即便在金属氧化物薄膜晶体管100处于高温等较为恶劣的工况下，第二金属原子与氧原子之间的化学键也较难发生大规模断键，即第二金属原子与氧原子之间仍能保持较为有效的键合关系，有利于强化接触层160对氧原子的拦截能力，降低氧原子向源极层130和/或漏极层140逃逸而氧化源极层130和/或漏极层140的概率，也能利于提高金属氧化物薄膜晶体管100的器件性能。
另外，在接触层160具备以上有益效果的基础上，制备源极层130和/或漏极层140的至少与半导体层120实现电连接的部分无需额外制备保护导电层(例如：铜)的隔离层，即源极层130和/或漏极层140中的导电层可以与前述接触层160直接接触，这样有利于简化源极层130和/或漏极层140的制备工艺、降低成本。
应用本申请实施例，至少能够实现如下有益效果：
1、金属氧化物薄膜晶体管100中半导体层120包括第一金属氧化物层50，位于源极层130与半导体层120之间和/或漏极层140与半导体层120之间的接触层160包括第二金属氧化物层60，第二金属氧化物层60中用于调节半导体导电特性的第二金属原子与氧原子之间的键能、比第一金属氧化物层50中用于调节半导体导电特性的第一金属原子与氧原子之间的键能大，使得接触层160可以将从半导体层120内逃逸的氧原子拦截下来，降低该逃逸氧原子继续向源极层130和/或漏极层140扩散的概率，这样一方面可以降低源极层130和/或漏极层140被逃逸氧原子氧化的概率、保证导电性，另一方面也有利于引导该逃逸氧原子再次补回半导体层120、或调节半导体层120的氧原子逃逸率，从而保证半导体层120内氧原子的含量，避免半导体层120因过度失氧而导体化，以利于提高金属氧化物薄膜晶体管100的器件性能
2、第二金属氧化物层60中用于调节半导体导电特性的第二金属原子与氧原子之间的键能较强，这样即便在金属氧化物薄膜晶体管100处于高温等较为恶劣的工况下，第二金属原子与氧原子之间的化学键也较难发生大规模断键，即第二金属原子与氧原子之间仍能保持较为有效的键合关系，有利于强化接触层160对氧原子的拦截能力，降低氧原子向源极层130和/或漏极层140逃逸而氧化源极层130和/或漏极层140的概率，也能利于提高金属氧化物薄膜晶体管100的器件性能。
3、在接触层160具备较好拦截氧原子逃逸能力的基础上，金属氧化物薄膜晶体管100中的源极层130和/或漏极层140的至少与半导体层120实现电连接的部分可以省去保护导电层(例如：铜)的隔离层，即源极层130和/或漏极层140中的导电层可以与前述接触层160直接接触，这样有利于简化源极层130和/或漏极层140的制备工艺、降低成本。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，词语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方向或位置关系，为基于附图所示的示例性的方向或位置关系，是为了便于描述或简化描述本申请的实施例，而不是指示或暗示所指的装置或部件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、层、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤的实施顺序并不受限于箭头所指示的顺序。除非本文中有明确的说明，否则在本申请实施例的一些实施场景中，各流程中的步骤可以按照需求以其他的顺序执行。而且，各流程图中的部分或全部步骤基于实际的实施场景，可以包括多个子步骤或者多个阶段。这些子步骤或者阶段中的部分或全部可以在同一时刻被执行，也可以在不同的时刻被执行在执行时刻不同的场景下，这些子步骤或者阶段的执行顺序可以根据需求灵活配置，本申请实施例对此不限制。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的方案技术构思的前提下，采用基于本申请技术思想的其他类似实施手段，同样属于本申请实施例的保护范畴。
Claims (10)
1.一种金属氧化物薄膜晶体管，其特征在于，包括：衬底，以及位于所述衬底一侧的半导体层、源极层、漏极层、栅极层和接触层；
所述半导体层包括依次连接的源接触区、沟道区和漏接触区；所述源接触区与所述源极层连接，所述沟道区与所述栅极层对应，所述漏接触区与所述漏极层连接；
所述接触层位于所述源极层与所述源接触区之间并分别与所述源极层以及所述半导体层的源接触区接触，和/或，位于所述漏极层与所述漏接触区之间并分别与所述漏极层以及所述半导体层的漏极接触区接触；
所述半导体层包括第一金属氧化物层，所述接触层包括第二金属氧化物层，所述第二金属氧化物层用于隔离所述源极层和/或所述漏极层与所述第一金属氧化物层相接触；
其中，所述第一金属氧化物层中包括用于调节半导体导电特性的第一金属原子，所述第二金属氧化物层包括用于调节半导体导电特性的第二金属原子，所述第二金属原子与氧原子之间的键能为a，所述第一金属原子与氧原子之间的键能为b，a大于b。
2.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物层为铟铝锌氧化物层。
3.根据权利要求2所述的金属氧化物薄膜晶体管，其特征在于，所述源极层和所述漏极层的主体材料为金属，所述金属与所述铟铝锌氧化物层直接接触。
4.根据权利要求3所述的金属氧化物薄膜晶体管，其特征在于，所述第一金属氧化物层包括铟、镓、锌中的至少两者的元素。
5.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物层包括铟、锌、锡、铝和钨中的至少2种金属元素。
6.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述源极层和/或所述漏极层包括铜层和钨层中至少一层。
7.根据权利要求6所述的金属氧化物薄膜晶体管，其特征在于，所述源极层和/或所述漏极层还包括：过渡层；
所述过渡层为金属或合金；
所述过渡层位于所述铜层和/或钨层与所述接触层之间。
8.根据权利要求1-7中任一所述的金属氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜晶体管为垂直晶体管。
9.根据权利要求8所述的金属氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜晶体管还包括：栅极绝缘层；
所述栅极层包括柱状栅极；
所述栅极绝缘层环绕所述柱状栅极的侧壁，或环绕所述柱状栅极的侧壁和底部；
所述半导体层环绕所述栅极绝缘层的侧壁，或环绕所述柱状栅极的侧壁和底部；
所述源极层和所述漏极层分别环绕所述半导体层的外侧壁；或，所述源极层和所述漏极层中的一种膜层环绕所述半导体层的外侧壁，另一种膜层环绕所述半导体层的外侧壁和所述底部；
所述第二金属氧化物层环绕所述半导体层，并位于所述源极层与所述半导体层之间和/或位于所述漏极层与所述半导体层之间。
10.一种存储器，其特征在于，包括：如权利要求1-9中任一所述的金属氧化物薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210814615.2A CN117423750A (zh) | 2022-07-11 | 2022-07-11 | 金属氧化物薄膜晶体管、存储器以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210814615.2A CN117423750A (zh) | 2022-07-11 | 2022-07-11 | 金属氧化物薄膜晶体管、存储器以及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117423750A true CN117423750A (zh) | 2024-01-19 |
Family
ID=89531329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210814615.2A Pending CN117423750A (zh) | 2022-07-11 | 2022-07-11 | 金属氧化物薄膜晶体管、存储器以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117423750A (zh) |
-
2022
- 2022-07-11 CN CN202210814615.2A patent/CN117423750A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI546963B (zh) | 包繞溝槽式接點結構及製造方法 | |
| US8174064B2 (en) | Semiconductor device and method for forming the same | |
| CN104900593A (zh) | 存储器及其形成方法 | |
| CN110098175A (zh) | 半导体器件及其制造方法 | |
| TW202011518A (zh) | 半導體裝置的形成方法 | |
| CN111627918A (zh) | 一种3d nand存储器及其制造方法 | |
| CN104658897A (zh) | 半导体器件的形成方法 | |
| CN109742084A (zh) | 电子设备、三维存储器及其制作方法 | |
| CN109979880A (zh) | 半导体结构及其形成方法 | |
| CN104752360A (zh) | 存储器件及其形成方法 | |
| CN107039447B (zh) | 存储单元及其形成方法 | |
| CN111524959A (zh) | 薄膜晶体管 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| CN104465983B (zh) | 磁性隧道结及其形成方法 | |
| CN103077926B (zh) | 半导体器件的形成方法 | |
| CN208655648U (zh) | 半导体器件 | |
| CN117423750A (zh) | 金属氧化物薄膜晶体管、存储器以及电子设备 | |
| US20230142924A1 (en) | 3d nand memory device and forming method thereof | |
| US20190139961A1 (en) | Memory device and method for manufacturing the same | |
| TW202137560A (zh) | 半導體元件及其製備方法 | |
| CN112259542A (zh) | 三维存储器及其制造方法 | |
| CN106571341A (zh) | 半导体结构及其形成方法 | |
| CN102956820B (zh) | 相变存储器的形成方法 | |
| TWI815432B (zh) | 半導體裝置結構與其形成方法 | |
| CN116234295B (zh) | 动态随机存储单元及其制备方法、动态随机存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |