CN117413343A - 含碳材料的催化热沉积 - Google Patents

含碳材料的催化热沉积 Download PDF

Info

Publication number
CN117413343A
CN117413343A CN202280037885.5A CN202280037885A CN117413343A CN 117413343 A CN117413343 A CN 117413343A CN 202280037885 A CN202280037885 A CN 202280037885A CN 117413343 A CN117413343 A CN 117413343A
Authority
CN
China
Prior art keywords
carbon
silicon
semiconductor processing
containing precursor
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280037885.5A
Other languages
English (en)
Inventor
沈泽清
戚波
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117413343A publication Critical patent/CN117413343A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20214—Rotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半导体处理的示例性方法可包括：将含硅前驱物和含碳前驱物提供至半导体处理腔室的处理区域。含碳前驱物可由碳‑碳双键或碳‑碳三键表征。可将基板设置在半导体处理腔室的处理区域内。所述方法可包括：将含硼前驱物提供至半导体处理腔室的处理区域。所述方法可包括：在高于约250℃的温度下，使含硅前驱物、含碳前驱物和含硼前驱物进行热反应。所述方法可包括：在基板上形成含硅和碳层。

Description

含碳材料的催化热沉积
相关申请的交叉引用
本申请主张于2021年4月20日提交的题为“CATALYTIC THERMAL DEPOSITION OFCARBON-CONTAINING MATERIALS(含碳材料的催化热沉积)”的美国专利申请第17/235,241号的权益和优先权，所述美国专利申请的整体以引用方式并入本文。
技术领域
本技术涉及用于半导体处理的方法和部件。更具体而言，本技术涉及用于产生用于半导体结构的含碳膜的系统和方法。
背景技术
通过在基板表面上产生复杂图案化的材料层的工艺，使得集成电路成为可能。在基板上产生经图案化材料需要用于形成和移除材料的受控方法。随着器件大小持续减小，特征间的临界尺寸可能减小，且由于材料粗糙度和其他特性，在处理操作期间维持这些结构的尺寸可能受到挑战。开发可具有足够的跨特征的共形性和应力特性的材料可能成为挑战。此外，随着处理期间的待图案化材料层的数量不断扩增，产生相对于其他暴露的材料可具有改良的移除选择性的材料，连同维持材料性质，正成为更大的挑战。
因此，需要可用于产生高质量器件和结构的改良的系统和方法。本技术可解决这些和其他需求。
发明内容
半导体处理的示例性方法可包括：将含硅前驱物和含碳前驱物提供至半导体处理腔室的处理区域。含碳前驱物可由碳-碳双键或碳-碳三键表征。基板可设置在半导体处理腔室的处理区域内。所述方法可包括：将含硼前驱物提供至半导体处理腔室的处理区域。所述方法可包括：在高于约250℃的温度下，使含硅前驱物、含碳前驱物和含硼前驱物进行热反应。所述方法可包括：在基板上形成含硅和碳层。
在一些实施例中，在基板上形成含硅和碳层的同时，可使半导体处理腔室的处理区域维持无等离子体。膜内的硼浓度可维持在小于或约20原子百分含量。基板可由一个或多个特征表征，并且其中含硅和碳层可以是以大于或约90百分含量的共形性围绕所述一个或多个特征形成的。可在大于或约400℃的温度下，使含硅前驱物、含碳前驱物和含硼前驱物进行热反应。含硅和碳层可由大于或约30原子百分含量的碳浓度表征。含硅和碳层可由小于或约50原子百分含量的硅浓度表征。碳掺入与硅掺入的比率可维持在大于或约3:1。所述方法可包括：停止含硅前驱物的输送。所述方法可包括：降低半导体处理腔室内的压力。所述方法可包括：在降低半导体处理腔室内的压力的同时，维持含碳前驱物的输送。含碳前驱物可以是以与含硅前驱物的大于或约10:1的流动速率比率提供的。所述方法可包括：将含硅和碳层暴露于含氧等离子体。所述方法可包括：至少部分地蚀刻含硅和碳层。
本技术的一些实施例可涵盖半导体处理方法。所述方法可包括：提供含硅前驱物和含碳前驱物至半导体处理腔室的处理区域。含碳前驱物可以是以与含硅前驱物的大于或约10:1的流动速率比率提供的。基板可设置在半导体处理腔室的处理区域内。所述方法可包括：将含硼前驱物提供至半导体处理腔室的处理区域。所述方法可包括：在大于或约400℃的温度下，使含硅前驱物、含碳前驱物和含硼前驱物进行热反应。所述方法可包括：在基板上形成含硅和碳层。
在一些实施例中，在半导体处理方法期间，半导体处理腔室的处理区域可维持无等离子体。在形成含硅和碳层的同时，半导体处理腔室内的压力可维持在大于或约12托耳。含硅和碳层可由小于或约0.5nm的平均粗糙度表征。含硅和碳层可由正应力(positivestress)表征。含硅和碳层可由大于或约50原子百分含量的碳浓度表征。含硅和碳层可由小于或约20原子百分含量的硅浓度表征。含硅和碳层可由小于或约10原子百分含量的硼浓度表征。所述方法可包括：停止含硅前驱物的输送。所述方法可包括：降低半导体处理腔室内的压力。所述方法可包括：在降低半导体处理腔室内的压力的同时，维持含碳前驱物的输送。
本技术的一些实施例可涵盖半导体处理方法。所述方法可包括：将含硅前驱物、第一含碳前驱物和第二含碳前驱物提供至半导体处理腔室的处理区域。基板可设置在半导体处理腔室的处理区域内。所述方法可包括：将催化前驱物提供至半导体处理腔室的处理区域。所述方法可包括：在大于或约300℃的温度下，使含硅前驱物、第一含碳前驱物、第二含碳前驱物和催化前驱物进行热反应。所述方法可包括：在基板上形成含硅和碳层。
在一些实施例中，在基板上形成含硅和碳层的同时，半导体处理腔室的处理区域可维持无等离子体。所述方法可包括：停止含硅前驱物的输送。所述方法可包括：降低半导体处理腔室内的压力。所述方法可包括：在降低半导体处理腔室内的压力的同时，维持含碳前驱物的输送。
这样的技术可相对于常规系统和技术提供许多益处。例如，本技术的实施例可产生由与常规技术相比增加的碳浓度表征的含碳材料。此外，本技术可产生具有可调谐的膜属性的含碳膜。结合以下描述和附图更详细地描述这些和其他实施例以及它们的诸多优点和特征。
附图说明
通过参考说明书的其余部分和附图，可进一步理解本文公开的技术的性质与优点。
图1示出了根据本技术的一些实施例的示例性等离子体系统的示意横截面图。
图2示出了根据本技术的一些实施例的半导体处理方法中的操作。
图3示出了根据本技术的一些实施例产生的示例性材料层。
包括若干附图作为示意图。应理解，附图仅用于说明的目的，且除非特别说明是按比率的，否则不应被视为是按比率的。此外，作为示意图，附图被提供以帮助理解，且与现实表示相比，可能不包括所有方面或信息，且出于说明的目的，可能包括夸大的材料。
在附图中，类似的部件和/或特征可以具有相同的附图标记。进一步而言，同种类型的各部件可通过在附图标记后加上字母(所述字母区别类似部件)加以区别。若在说明书中仅使用第一附图标记，则描述适用于具有相同第一附图标记的类似部件中的任何一者，而无论字母为何。
具体实施方式
随着器件大小持续缩减，许多材料层的厚度和大小可能减小以便缩放组件。随着器件内的结构越来越靠近，可能更难以维持跨结构的一致性。现有处理可能无法在结构的减小的临界尺寸上产生具有足够一致性或其他材料特性的膜。例如，由于形成可能影响后续利用减小的线间距的操作，因此膜可由较高的线边缘粗糙度和线宽粗糙度表征。尽管一些常规技术可能会调谐膜内的材料和浓度，但这些调整也可能会改变膜特性，这可能会导致后续处理期间的应力变形或其他不利效果。
本技术通过执行基于热的材料沉积(在沉积工艺期间可不利用等离子体产生)来克服这些问题。此外，本技术可在形成期间利用一种或多种催化前驱物，这可改善所产生的材料中的膜特性。通过执行特定含碳前驱物与含硅前驱物间的热反应，本技术可允许执行低温化学气相沉积，这可在任何数量的半导体结构上提供共形生长(conformal growth)。所执行的工艺可允许增加对正在产生的膜的调谐，从而为不同的应用提供由多种材料属性表征的膜。
尽管其余公开内容将例行地标识利用所公开的技术的具体沉积工艺，且将描述一种类型的半导体处理腔室，但将容易理解的是，可在任何数量的半导体处理腔室中执行所描述的工艺，还可以针对任何数量的处理操作(其中可并入所描述的膜)执行所描述的工艺。因此，所述技术不应被视为仅限于与这些具体沉积工艺或腔室一起使用的技术。在描述根据本技术的半导体处理方法之前，本公开内容将讨论可用于执行根据本技术的实施例的工艺的一种可能的腔室。
图1示出了根据本技术的一些实施例的示例性处理腔室100的横截面图。该图可图示系统的概览，所述系统并入本技术的一个或多个方面，和/或可被具体配置为执行根据本技术的实施例的一个或多个操作。在下文中可进一步描述腔室100或所执行的方法的额外细节。根据本技术的一些实施例，可利用腔室100来形成膜层，尽管应理解，所述方法可类似地在其中可发生膜形成的任何腔室中执行。处理腔室100可包括腔室主体102、设置在腔室主体102内部的基板支撑件104，和与腔室主体102耦接并将基板支撑件104封围在处理容积120中的盖组件106。可穿过开口126将基板103提供至处理容积120，常规地可使用狭缝阀或门来密封所述开口126以进行处理。在处理期间，基板103可安置在基板支撑件的表面105上。如箭头145所指示，基板支撑件104可沿着轴147旋转，而基板支撑件104的轴杆144可位于轴147上。或者，在沉积工艺期间，可视需求提升基板支撑件104以旋转。
可在处理腔室100中设置等离子体轮廓调制器111，以控制跨基板103的等离子体分布，所述基板103设置在基板支撑件104上。等离子体轮廓调制器111可包括第一电极108，第一电极108可被设置为与腔室主体102邻近，且可使腔室主体102与盖组件106的其他部件分开。第一电极108可以是盖组件106的部分，或可以是单独的侧壁电极。第一电极108可以是环形或类环构件，并且可以是环电极。第一电极108可以是围绕处理腔室100的圆周的连续回路(所述处理腔室100环绕处理容积120)，或者若需要的话可在选定位置处不连续。第一电极108也可以是穿孔的电极，诸如穿孔的环或网状电极，或可以是板电极，诸如，例如，辅助气体分配器(secondary gas distributor)。
一个或多个隔离器110a、110b可接触第一电极108并将第一电极108与气体分配器112电性地和热性地隔离，并将第一电极108与腔室主体102电性地和热性地隔离，所述隔离器110a、110b可以是介电材料，诸如陶瓷或金属氧化物，例如，氧化铝和/或氮化铝。气体分配器112可界定孔118，孔118用于将工艺前驱物分配进入处理容积120内。气体分配器112可与第一电功率源142耦接，第一电功率源142诸如RF发生器、RF功率源、DC功率源、脉冲式DC功率源、脉冲式RF功率源或可与处理腔室耦接的任何其他功率源。在一些实施例中，第一电功率源142可以是RF功率源。
气体分配器112可以是导电性气体分配器或非导电性气体分配器。也可由导电性或非导电性部件形成气体分配器112。例如，气体分配器112的主体可以是导电的，而气体分配器112的面板可以是非导电的。可诸如通过图1中所示的第一电功率源142对气体分配器112供电，或在一些实施例中气体分配器112可以接地。
第一电极108可与第一调谐电路128耦接，第一调谐电路128可控制处理腔室100的接地路径。第一调谐电路128可包括第一电子传感器130和第一电子控制器134。第一电子控制器134可以是或可包括可变电容器或其他电路元件。第一调谐电路128可以是或可包括一个或多个电感器132。第一调谐电路128可以是在处理期间处理容积120中存在的等离子体条件下实现可变或可控制的阻抗的任何电路。在所示的一些实施例中，第一调谐电路128可包括在接地与第一电子传感器130之间并联耦接的第一电路支路(circuit leg)和第二电路支路。第一电路支路可包括第一电感器132A。第二电路支路可包括第二电感器132B，第二电感器132B与第一电子控制器134串联耦接。可将第二电感器132B设置在第一电子控制器134与节点之间，所述节点将第一电路支路和第二电路支路二者连接至第一电子传感器130。第一电子传感器130可以是电压或电流传感器，并且可与第一电子控制器134耦接，而第一电子控制器134可对处理容积120内的等离子体条件提供一定程度的闭合回路控制(closed-loop control)。
第二电极122可与基板支撑件104耦接。第二电极122可以嵌入基板支撑件104内，或与基板支撑件104的表面耦接。第二电极122可以是板、穿孔板、网、丝网或导电元件的任何其他分布式布置。第二电极122可以是调谐电极，并且可通过导管146与第二调谐电路136耦接，例如，所述导管146是，例如，设置在基板支撑件104的轴杆144中的具有选定电阻(诸如50欧姆)的线缆。第二调谐电路136可具有第二电子传感器138和第二电子控制器140，第二电子控制器140可以是第二可变电容器。第二电子传感器138可以是电压或电流传感器，并且可与第二电子控制器140耦接，以对处理容积120中的等离子体条件提供进一步控制。
第三电极124可与基板支撑件104耦接，第三电极124可以是偏压电极和/或静电卡紧电极。第三电极可通过滤波器148与第二电功率源150耦接，滤波器148可以是阻抗匹配电路。第二电功率源150可以是DC功率、脉冲式DC功率、RF偏压功率、脉冲式RF源或偏压功率，或这些或其他功率源的组合。在一些实施例中，第二电功率源150可以是RF偏压功率。基板支撑件104也可包括一个或多个加热元件，所述加热元件被配置为将基板加热至处理温度，所述处理温度可介于约25℃与约800℃之间或更高。
图1的盖组件106和基板支撑件104可与用于等离子体或热处理的任何处理腔室一起使用。在操作中，处理腔室100可提供对处理容积120中的等离子体条件的实时控制。可将基板103设置在基板支撑件104上，且可根据任何期望的流动计划使用入口114使工艺气体流经盖组件106。气体可通过出口152离开处理腔室100。电源可与气体分配器112耦接，以在处理容积120中建立等离子体。在一些实施例中，可使用第三电极124使基板经受电偏压。
一旦在处理容积120中激发等离子体，就可在等离子体与第一电极108之间建立电势差。亦可在等离子体与第二电极122之间建立电势差。接着可使用电子控制器134、140来调整由两个调谐电路128和136表示的接地路径的流动属性。可将设定点输送到第一调谐电路128和第二调谐电路136，以提供对沉积速率和从中心至边缘的等离子体密度均匀性的独立控制。在电子控制器可均为可变电容器的实施例中，电子传感器可调整可变电容器，以独立地最大化沉积速率并最小化厚度不均匀性。
调谐电路128、136中的每一者可具有可变阻抗，可使用相应的电子控制器134、140来调整所述可变阻抗。在电子控制器134、140为可变电容器的情况下，可选择可变电容器的电容范围，以及第一电感器132A和第二电感器132B的电感，以提供阻抗范围。该范围可取决于等离子体的频率和电压特性，其在各可变电容器的电容范围内可具有最小值。因此，当第一电子控制器134的电容为最小或最大时，第一调谐电路128的阻抗可以是高，从而导致在基板支撑件上方具有最小空中覆盖率(aerial coverage)或横向覆盖率的等离子体形状。当第一电子控制器134的电容接近使第一调谐电路128的阻抗最小的值时，等离子体的空中覆盖率可成长到最大，从而有效地覆盖基板支撑件104的整个工作区域。当第一电子控制器134的电容偏离最小阻抗设置时，等离子体形状可从腔室壁缩减，且基板支撑件的空中覆盖率可能下降。第二电子控制器140可具有类似效应，随着第二电子控制器140的电容可改变，增加或减少基板支撑件上方的等离子体的空中覆盖率。
可使用电子传感器130、138在闭合回路中调谐相应电路128、136。取决于所使用的传感器类型，可将针对电流或电压的设定点安装在每个传感器中，且传感器可提供有控制软件，所述控制软件确定对每个相应电子控制器134、140的调整，以使与设定点的偏差最小化。因此，可在处理期间选择并动态控制等离子体形状。应理解的是，尽管以上讨论是基于可以是可变电容器的电子控制器134、140，但具有可调整特性的任何电子部件都可用于为调谐电路128和136提供可调整的阻抗。
如前文所论述，虽然等离子体-处理腔室可用于根据本技术的膜处理的一个或多个方面，但在一些实施例中，形成硅和碳膜可以不利用等离子体增强工艺。利用等离子体可能限制通过从前驱物进一步释放碳而产生的膜的共形性，且这可限制通过允许碳与其他自由基物种重组并从腔室流出而产生的膜中的碳掺入。在一些实施例中，本技术可至少在不产生等离子体的情况下形成膜。图2示出根据本技术的一些实施例的处理方法200中的示例性操作。可以在各种处理腔室中执行所述方法，各种处理腔室包括上述处理腔室100，以及可在其中执行所述操作的任何其他腔室，包括非等离子体腔室。方法200可包括多个可选操作，所述操作可与根据本技术的方法的一些实施例具体相关或可不与根据本技术的方法的一些实施例具体相关。例如，为了提供结构形式的更广泛筹而描述了操作中的许多操作，但这些操作对技术而言并非关键，或者可通过容易理解的替代方法来进行。方法200可包括处理方法，所述处理方法可包括用于显影含硅和碳膜的多个操作，所述含硅和碳膜可包括膜内的碳的可调节比率。如将在下文进一步解释的，修改硅、催化前驱物和碳的比率，以及材料如何在膜内整合，可提供多种属性以对多种结构促进器件处理。
在操作205处，所述方法可包括：将含硅前驱物和含碳前驱物提供至半导体处理腔室的处理区域，其中基板可以容纳于所述处理区域。在可与操作205同时发生、也可在操作205之前或之后发生的操作210处，可将含硼前驱物或催化前驱物提供至半导体处理腔室的处理区域。在操作215处，使含硅前驱物、催化前驱物和含碳前驱物在半导体处理腔室的处理区域内执行热反应，这可在操作220处在基板上形成含硅和碳层。因为在一些实施例中执行的反应，半导体处理腔室、基座或基板可维持在大于或约250℃的温度，且在一些实施例中可维持在以下温度：大于或约300℃、大于或约320℃、大于或约340℃、大于或约360℃、大于或约380℃、大于或约400℃、大于或约420℃、大于或约440℃、大于或约460℃、大于或约480℃、大于或约500℃、大于或约520℃、大于或约540℃、大于或约560℃、大于或约580℃、大于或约600℃、或更高。
如前文所论述，可在使基板处理区域维持无等离子体的同时执行形成操作中的一些或所有形成操作。通过执行热化学气相沉积，可产生更保形的材料形成，以及由增加的碳掺入表征的材料。根据本技术的一些实施例，可在处理期间使用的含硅前驱物的非限制性示例可包括：硅烷、二硅烷、四氟化硅、四氯化硅、二氯硅烷、四乙基正硅酸盐，以及可用于含硅膜形成的任何其他含硅前驱物。许多烃前驱物可由高热解温度表征，这对含碳材料的热沉积造成了挑战。本技术可利用前驱物促进硼前驱物或其他催化前驱物与碳前驱物间的催化反应，从而提供在较低温度下执行的沉积操作。尽管可以使用任何数量的含硼前驱物和含碳前驱物，但在一些实施例中，可选定前驱物以促进催化反应。例如，在一些实施例中，含硼前驱物可以是含硼和氢前驱物，诸如硼的氢化物，其可包括硼和氢或由硼和氢组成，且可由化学式BxHy表征，其中x和y可以是任意数。示例性含硼前驱物可包括：硼烷、二硼烷、四硼烷、五硼烷、六硼烷、十硼烷或任何其他含硼前驱物。
含碳前驱物可以是或可包括任何数量的含碳前驱物。例如，含碳前驱物可以是或可包括任何烃，或包括碳和氢或由碳和氢组成的任何材料。在一些实施例中，为了促进碳前驱物与硅或氧前驱物间的反应，含碳前驱物可由一个或多个碳-碳双键和/或一个或多个碳-碳三键表征。因此，在一些实施例中，含碳前驱物可以是或可包括烯烃或炔烃，诸如乙炔、乙烯、丙烯或任何其他含碳材料。前驱物可包括含碳和氢前驱物，其可包括任何量的碳和氢键合连同任何其他元素键合，尽管在一些实施例中，含碳前驱物可由碳对碳和碳对氢键合组成。
许多因素可能会影响膜内的硅、硼和碳浓度。例如，在一些实施例中，所产生的膜可限于硅、氧、碳和氢连同任何痕量材料或基本上由硅、氧、碳和氢连同任何痕量材料组成，所述痕量材料可能会导致例如污染物。在一些实施例中，膜内的硅浓度可维持在小于或约40％，这可有助于限制膜内增加的压缩应力。通常，随着含硅前驱物流动速率增加，含硅膜的沉积速率可能会增加。这通常可形成由材料间更松散的关联表征的更具张力的膜。然而，应力可以具有相对的拉伸性质，诸如相较于含硼膜，由于可用的三个键合位点而可具有增加的拉伸性质。因此，对于根据本技术的材料，随着硅掺入或流动速率增加，所产生的材料实际上可能变得比较低硅掺入的材料更具压缩性。这可能影响正在产生的某些结构。例如，在一些实施例中，可利用本技术，通过在心轴结构上形成和蚀刻后使线加倍，来产生间隔物结构。一旦移除心轴结构，压缩的间隔物膜就可能会变形或由增加的粗糙度表征。然而，如果薄膜应力更具拉伸性，诸如当剩余层可由远离心轴的应力表征时，则可能更容易发生心轴移除，并且可产生改进的间隔物结构和较低的粗糙度。
因此，在一些实施例中，所产生的材料在退火之前或之后可由以下硅浓度表征：小于或约38％，且可维持在小于或约36％、小于或约34％、小于或约32％、小于或约30％、小于或约28％、小于或约26％、小于或约24％、小于或约22％、小于或约20％、小于或约18％、小于或约16％、小于或约15％、小于或约14％、小于或约13％、小于或约12％、小于或约11％、小于或约10％、小于或约9％、小于或约8％、或更小。膜内的硼浓度可维持在低于或约20％，这可指示保留在膜中的碳和硅的量，其中较低的硼含量可指示可保留更高的碳浓度。因此，在一些实施例中，所产生的材料在退火之前或之后可由以下硼浓度表征：小于或约15％，且可维持在小于或约12％、小于或约10％、小于或约9％、小于或约8％、小于或约7％、小于或约6％、小于或约5％、小于或约4％、小于或约3％、小于或约2％、小于或约1％、或更小。
许多因素可能会影响膜内的碳和硼浓度。碳浓度可以是大于或约5％，且可以是大于或约10％、大于或约15％、大于或约20％、大于或约25％、大于或约30％、大于或约35％、大于或约40％、大于或约45％、大于或约50％、大于或约55％、大于或约60％、大于或约65％、大于或约70％、大于或约75％、大于或约80％、大于或约85％、大于或约90％、或更大。在一些实施例中，碳的流动速率可提供高达阈值(诸如小于或约50％)的碳浓度。例如，可基于含硅前驱物的解离进行热反应，其自由基流出物可促进含碳材料的解离。然而，硅-硅键的形成可能与硅-碳键的形成竞争，并且因此，取决于含碳前驱物，碳掺入的量可能被限制在约50％或更小的阈值。附加地，包括碳-碳三键的含碳前驱物比仅包括一个或多个碳-碳双键的含碳前驱物更容易解离。因此，增加包括一个或多个双键的含碳前驱物的流动速率可能限于产生小于或约35％的碳掺入，而增加包括一个或多个三键的含碳前驱物的流动速率可能提供高达小于或约50％的阈值的碳掺入。
然而，本技术可通过利用催化前驱物与含硅前驱物和含碳前驱物，来进一步增加所产生的膜中的碳浓度。尽管可使用任何数量的催化前驱物，在一些实施例中，催化前驱物可以是或可包括含硼前驱物。不旨在受限于任何特定理论或反应机制，包括含硼前驱物可有助于降低反应温度，且可进一步有助于解离含碳前驱物。这可增加可用于沉积的碳自由基物种的量，且与常规技术相比可允许碳浓度更高，且在一些实施例中允许高达90％或更高的碳浓度。因此，在一些实施例中，碳原子掺入与硅原子掺入的比率可以是大于或约1:1，且可以是大于或约1.5:1、大于或约2.0:1、大于或约2.5:1、大于或约3.0:1、大于或约3.5:1、大于或约4.0:1、大于或约5.0:1、大于或约6.0:1、大于或约7.0:1、大于或约8.0:1、大于或约9.0:1、大于或约10.0:1、或更大。
此外，使用的碳前驱物可能会影响所产生的膜的应力特性。尽管由碳-碳三键表征的前驱物可促进增加的碳掺入，但所述前驱物也可能降低所产生的膜的拉伸应力，这可能会影响某些结构中的效用(如前所记载)。因此，在一些实施例中，可使用多种碳前驱物，其可包括具有碳-碳三键的前驱物和/或具有碳-碳双键的前驱物的任何组合。这可允许增加的膜调谐，其中具有碳-碳三键之前驱物可允许增加所产生的膜的碳浓度，而具有碳-碳双键的前驱物可允许增加所产生的膜的拉伸应力。因此，所产生的膜可由大于或约50Mpa的拉伸膜应力表征，且所产生的膜可由以下拉伸膜应力表征：大于或约100MPa、大于或约150MPa、大于或约200MPa、大于或约250MPa、大于或约300MPa、大于或约350Mpa、或更大。
膜中的氢掺入可能会影响一种或多种材料属性，以及所产生的膜的质量。尽管含碳前驱物和/或含硅前驱物可包括氢，但在一些实施例中可不提供额外的氢源。尽管可与含硅前驱物和含碳前驱物一起提供惰性前驱物或载气，但在一些实施例中，可不与前驱物一起输送其他化学反应性前驱物。通过将提供至腔室的氢限制为含碳前驱物和含硅前驱物中所包括的氢，所产生的膜内的氢的原子比率可低于额外提供氢气的情况。
膜粗糙度也可能受到膜的组成物影响，其中含碳前驱物可能会增加粗糙度。例如，在一些实施例中，较长链的烃可能有助于增加膜粗糙度。粗糙度可能受到所产生的膜厚度的影响，且在一些实施例中，下文记载的粗糙度特性可归因于任何膜厚度，包括小于或约50nm、小于或约20nm、小于或约10nm、小于或约5nm或更小的沉积厚度。例如，所沉积的膜的均方根粗糙度可以是小于或约1.000nm，且可以是小于或约0.750nm、小于或约0.600nm、小于或约0.500nm、小于或约0.450nm、小于或约0.400nm、小于或约0.350nm、小于或约0.300nm、小于或约0.250nm、小于或约0.200nm、或更小。
为了产生由增加的碳掺入表征的膜，同时控制膜内的硼浓度，本技术可输送前驱物以控制原子掺入，并促进硅与碳间的键合。例如，在许多处理操作期间，硼和碳易于键合并在膜内形成。因此，即使在最小流动速率或更低的流动速率下，碳和硼膜中的硼掺入通常也可能超过50％或更多。然而，在本技术的实施例中，可使硼浓度最小化，因为硼作为膜内的碳和硅掺入的催化剂起作用，且其中硼由减少的掺入表征。附加地，可使含硅前驱物和含硼前驱物维持在低流动速率，以确保增加的碳材料掺入。例如，在一些实施例中，可将含硅前驱物的流动速率维持在小于或约250sccm，且可维持在小于或约200sccm、小于或约150sccm、小于或约100sccm、小于或约90sccm、小于或约80sccm、小于或约70sccm、小于或约60sccm、小于或约50sccm、小于或约40sccm、小于或约30sccm、小于或约20sccm、小于或约10sccm、或更小。通过维持足够低的含硅前驱物流动速率，可在允许硅自由基促进碳材料解离的同时控制硅掺入。
类似地，维持较低的含硼前驱物流动速率可控制硼掺入，这可促进催化交互作用，且与即使在低流动速率下以类似常规技术的高百分比掺入硼不同的是，可将硼掺入限制在上文讨论的百分比。因此，在本技术的一些实施例中，含硼前驱物的流动速率可维持在小于或约50sccm，且可维持在小于或约40sccm、小于或约30sccm、小于或约20sccm、小于或约10sccm、小于或约5sccm、小于或约4sccm、小于或约3sccm、小于或约2sccm、小于或约1sccm、或更小。含碳前驱物可在较高的流动速率下流动，这可确保有充足的碳可用于与硅自由基物种的交互作用，且这可增加硅-碳键合，同时减少硅-硅键合。因此，在一些实施例中，含碳前驱物的流动速率可维持在大于或约500sccm，且可维持在大于或约750sccm、大于或约1000sccm、大于或约1250sccm、大于或约1500sccm、大于或约1750sccm、大于或约2000sccm、大于或约2250sccm、大于或约2500sccm、或更大。
以彼此间的某些比率提供前驱物也可有助于控制膜形成，以产生前述的属性和特性。例如，在一些实施例中，含碳前驱物的流动速率可维持为高于含硅前驱物，这可有助于增加膜内的碳掺入。因此，在一些实施例中，含碳前驱物与含硅前驱物的流动速率比率可维持在大于或约1:1，且可维持在大于或约2:1、大于或约4:1、大于或约6:1、大于或约8:1、大于或约10:1、大于或约12:1、大于或约14:1、大于或约16:1、大于或约18:1、大于或约20:1、大于或约25:1、大于或约30:1、大于或约35:1、大于或约40:1、大于或约45:1、大于或约50:1、或更大。此外，含硼前驱物的流动速率可维持在低于含硅前驱物或含碳前驱物中的任一者，这可有助于作为催化剂的操作，同时限制膜内的掺入。在一些实施例中，任何其他前驱物相对于含硼前驱物的流动速率比率可维持在大于或约10:1，且可维持在大于或约25:1、大于或约50:1、大于或约75:1、大于或约100:1、大于或约125:1、大于或约150:1、大于或约175:1、大于或约200:1、大于或约300:1、大于或约400:1、大于或约500:1、大于或约600:1、大于或约700:1、大于或约800:1、大于或约900:1、大于或约1000:1、或更大。
可在任何数量的压力状态下执行含硅和碳结构的发展，诸如大于或约10托耳、大于或约12托耳、大于或约15托耳、大于或约20托耳、大于或约50托耳、大于或约100托耳、大于或约150托耳、大于或约200托耳、大于或约250托耳、大于或约300托耳、或更高。在已经产生足够的膜厚度之后，且当基板仍驻留在半导体处理腔室的处理区域中时，可通过允许腔室排气并降低压力以增加真空条件来执行净化操作。通常，处理将涉及停止所有沉积前驱物的输送，接着执行减压。因为本技术的实施例可以在如上所记载的相对高压力下执行，所以可能需要一定时间量来将压力排空到低于几托耳的压力。尽管可能容易地从处理区域排出碳，但硅等离子体流出物可维持在处理区域中，所述处理区域通常维持在处理温度下。所以，这可能导致在所产生的膜上形成富含硅的盖体(silicon-rich cap)。因此，在一些本技术的实施例中，方法200可包括确保贯穿整个膜的更均匀分布的工艺。
例如，在一些实施例中，一旦已经沉积或形成的足够的膜厚度，就可在可选的操作225处停止含硅前驱物的输送。接着可在可选的操作230处降低腔室中的压力，诸如例如通过打开排放前级管线结构(foreline structure)中的节流阀。此外，在一些实施例中，在可选的操作235处，在抽吸或排空腔室的同时，可至少部分地维持一种或多种含碳前驱物的流动。例如，含碳前驱物的流动速率可完全维持，或可维持在流动速率的分数，诸如小于或约75％、小于或约50％、小于或约25％、或更小。因此，剩余的硅自由基流出物可更倾向于与碳材料交互作用，且所产生的膜的最终厚度(诸如小于或约5％、小于或约3％、小于或约1％、或更小)可由与膜主体的相似或相同的原子结构表征。
通过本技术产生的硅和碳材料可用于多种结构中，且可以是掩模、衬垫或间隔物，例如，其可在已执行后续处理之后被移除。基于所产生的材料的配置，在一些实施例中，可在不需要含卤素等离子体的情况下移除膜，这可能会影响相对于下卧材料的蚀刻选择性，且在一些实施例中，可能根本不需要等离子体移除。例如，在一些实施例中，在形成硅和碳材料和随后的材料处理后，可在可选的操作240中将硅和碳材料暴露于一种或多种蚀刻剂。在一些实施例中，可由腔室的处理区域内的含氢或含氧前驱物形成原位等离子体，诸如利用氧、水或任何其他含氧材料，这可在维持或基本上维持下卧材料的同时提供硅和碳材料的灰化。
附加地，当结构中包括膜，其中可在所述结构处执行单独材料(诸如非晶碳膜)的选择性移除，例如，可至少部分地保留所述膜。例如，因为在膜中掺入硅，例如与仅限于硼和碳的材料相比，暴露于氧气可能会产生氧化硅层，这可能会抵抗从氧等离子体的进一步移除。因此，在一些实施例中，虽然可以至少部分地蚀刻含硅和碳层，但是由于氧化硅的形成，材料可能没有被完全移除。此外，在一些实施例中，可执行湿式蚀刻以移除膜的一些或所有方面，包括残留的氧化硅层。例如，可将氧化材料施加至硅和碳材料，这可在一些实施例中移除材料，且随后可执行酸蚀刻或干式选择性蚀刻以移除可能残留的氧化硅。在一些实施例中，当碳掺入高于阈值(诸如大于或约30％、大于或约35％、大于或约40％或更高)时，可将氢氧化物溶液(诸如可与酸(诸如硫酸)混合的氢氧化物溶液)施加至基板，这可以至少部分地移除硅和碳材料。
如前文所解说，在一些实施例中，基于热的材料形成可提供更保形的膜，其可用作在半导体处理期间使用的衬垫、间隔物或其他材料。图3示出了根据本技术的一些实施例产生的示例性沉积。例如，基板305可具有形成的材料310，或可具有穿过基板形成的多个特征，这可产生结构，诸如在一些实施例中的线结构。在本技术的一些实施例中，可在图示的结构上方形成硅和碳膜315。应理解的是，该实例并非旨在作为限制，因为本技术可以用于任何数量的处理操作中。可根据先前描述的方法或操作发生膜形成。
在一些实施例中，可约束特征的深宽比，或所形成的特征间的宽度。等离子体沉积层可能无法进入沟槽内的更深处，且可能在特征的顶部发生夹断(pinch off)。然而，通过本技术产生的硅和碳膜可由完全通过所示结构的覆盖率表征。例如，沿着靠近结构顶部的侧壁的膜的厚度和沿着靠近结构底部的侧壁的膜的厚度可以基本上相同，其中所产生的膜是基本上保形的。因此，在一些实施例中，所沉积的膜可由以下表征：在任何两个区域(包括跨特征的顶部、沿着侧壁和/或特征间的基部处的区域)间形成，以及沿着所形成的膜的任何位置的大于或约80％的共形性或厚度的相似性。在一些实施例中，共形性可以是大于或约85％、大于或约90％、大于或约92％、大于或约94％、大于或约96％、大于或约98％、或更高。因此，与常规发展的膜相比，本技术可产生由受控的应力和增加的碳掺入表征的含硅和碳膜。
在前文描述中，出于解说的目的，已经阐述了诸多细节以便提供对本技术的各种实施例的理解。然而，对于本领域技术人员将显而易见的是，可在没有这些细节中的某些细节或在有额外细节的情况下实践某些实施例。
已经公开若干实施例，本领域技术人员将认识到，在不偏离实施例的精神的情况下可使用各种修改、替代构造和等效物。另外，为了避免不必要地混淆本技术，未描述若干已熟知的工艺和元件。因此，上文描述不应视为限制本技术的范畴。
在提供值范围的情况下，除非本文另有明确指定，否则应理解，也特定地公开了该范围的上限与下限之间的每一中间值，至下限单位的最小分数。涵盖在陈述范围中的任一陈述值或未陈述的中间值与在该陈述范围中的任一其他陈述值或中间值之间的任何较窄范围。这些较小范围的上限和下限可独立地包括于所述范围中或排除于所述范围外，且限值中任一者、没有任一限值或两个限值都包括在较小范围中的每一范围也涵盖在本技术内，所述每一范围受所陈述范围中任何特定排除的限值的影响。在所陈述范围包括所述限值中的一者或两者的情况下，也包括排除那些所包括的限值中的一者或两者的范围。
如本文和所附权利要求中所使用的，除非本文另有明确指定，否则单数形式“一(a/an)”和“所述(the)”包括复数引用。因此，例如，对“一前驱物”的引用包括多个此类前驱物，且对“所述层”的引用包括对一个或多个层和本领域技术人员已知的等效物的引用，等等。
同样，当在本说明书中和所附权利要求中使用词语“包括(comprise(s))”、“包括有(comprising)”、“包含(contain(s))”、“包含有(containing)”“包括(include(s))”和“包括有(including)”时，旨在指定陈述的特征、整数、部件或操作的存在，但不排除一个或多个其他特征、整数、部件、操作、动作或群组的存在或添加。

Claims (20)

1.一种半导体处理方法，包括：
将含硅前驱物和含碳前驱物提供至半导体处理腔室的处理区域，其中所述含碳前驱物由碳-碳双键或碳-碳三键表征，并且其中基板设置在所述半导体处理腔室的所述处理区域内；
将含硼前驱物提供至所述半导体处理腔室的所述处理区域；
在高于约250℃的温度下，使所述含硅前驱物、所述含碳前驱物和所述含硼前驱物进行热反应；以及
在所述基板上形成含硅和碳层。
2.如权利要求1所述的半导体处理方法，其中在所述基板上形成所述含硅和碳层的同时，使所述半导体处理腔室的所述处理区域维持无等离子体。
3.如权利要求1所述的半导体处理方法，其中所述膜内的硼浓度维持在小于或约20原子百分含量。
4.如权利要求1所述的半导体处理方法，其中所述基板由一个或多个特征表征，并且其中所述含硅和碳层是以大于或约90％的共形性围绕所述一个或多个特征形成的。
5.如权利要求1所述的半导体处理方法，其中使所述含硅前驱物、所述含碳前驱物和所述含硼前驱物进行热反应是在大于或约400℃的温度下执行的。
6.如权利要求1所述的半导体处理方法，其中所述含硅和碳层由大于或约30原子百分含量的碳浓度表征，并且其中所述含硅和碳层由小于或约50原子百分含量的硅浓度表征。
7.如权利要求6所述的半导体处理方法，其中碳掺入与硅掺入的比率维持在大于或约3:1。
8.如权利要求1所述的半导体处理方法，进一步包括：
停止所述含硅前驱物的输送；以及
降低所述半导体处理腔室内的压力。
9.如权利要求8所述的半导体处理方法，进一步包括：
在降低所述半导体处理腔室内的压力的同时维持所述含碳前驱物的输送。
10.如权利要求1所述的半导体处理方法，其中所述含碳前驱物是以与所述含硅前驱物的大于或约10:1的流动速率比率提供的。
11.如权利要求1所述的半导体处理方法，进一步包括：
将所述含硅和碳层暴露于含氧等离子体；以及
至少部分地蚀刻所述含硅和碳层。
12.一种半导体处理方法，包括：
将含硅前驱物和含碳前驱物提供至半导体处理腔室的处理区域，其中所述含碳前驱物是以与所述含硅前驱物的大于或约10:1的流动速率比率提供的，并且其中基板设置在所述半导体处理腔室的所述处理区域内；
将含硼前驱物提供至所述半导体处理腔室的所述处理区域；
在大于或约400℃的温度下，使所述含硅前驱物、所述含碳前驱物和所述含硼前驱物进行热反应；以及
在所述基板上形成含硅和碳层。
13.如权利要求12所述的半导体处理方法，其中在所述半导体处理方法期间，使所述半导体处理腔室的所述处理区域维持无等离子体。
14.如权利要求12所述的半导体处理方法，其中在形成所述含硅和碳层的同时将所述半导体处理腔室内的压力维持在大于或约12托耳。
15.如权利要求12所述的半导体处理方法，其中所述含硅和碳层由小于或约0.5nm的平均粗糙度表征，并且其中所述含硅和碳层由正应力表征。
16.如权利要求12所述的半导体处理方法，其中所述含硅和碳层由大于或约50原子百分含量的碳浓度表征，并且其中所述含硅和碳层由小于或约20原子百分含量的硅浓度表征，并且其中所述含硅和碳层由小于或约10原子百分含量的硼浓度表征。
17.如权利要求12所述的半导体处理方法，进一步包括：
停止所述含硅前驱物的输送；
降低所述半导体处理腔室内的压力；以及
在降低所述半导体处理腔室内的压力的同时维持所述含碳前驱物的输送。
18.一种半导体处理方法，包括：
将含硅前驱物、第一含碳前驱物和第二含碳前驱物提供至半导体处理腔室的处理区域，其中基板设置在所述半导体处理腔室的所述处理区域内；
将催化前驱物提供至所述半导体处理腔室的所述处理区域；
在大于或约300℃的温度下，使所述含硅前驱物、所述第一含碳前驱物、所述第二含碳前驱物和所述催化前驱物进行热反应；以及
在所述基板上形成含硅和碳层。
19.如权利要求18所述的半导体处理方法，其中在所述基板上形成所述含硅和碳层的同时，使所述半导体处理腔室的所述处理区域维持无等离子体。
20.如权利要求18所述的半导体处理方法，进一步包括：
停止所述含硅前驱物的输送；
降低所述半导体处理腔室内的压力；以及
在降低所述半导体处理腔室内的压力的同时维持所述含碳前驱物的输送。
CN202280037885.5A 2021-04-20 2022-04-18 含碳材料的催化热沉积 Pending CN117413343A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/235,241 2021-04-20
US17/235,241 US11682554B2 (en) 2021-04-20 2021-04-20 Catalytic thermal deposition of carbon-containing materials
PCT/US2022/025160 WO2022225829A1 (en) 2021-04-20 2022-04-18 Catalytic thermal deposition of carbon-containing materials

Publications (1)

Publication Number Publication Date
CN117413343A true CN117413343A (zh) 2024-01-16

Family

ID=83601637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280037885.5A Pending CN117413343A (zh) 2021-04-20 2022-04-18 含碳材料的催化热沉积

Country Status (5)

Country Link
US (1) US11682554B2 (zh)
JP (1) JP2024516142A (zh)
KR (1) KR20230167437A (zh)
CN (1) CN117413343A (zh)
WO (1) WO2022225829A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228475A (ja) 1989-02-28 1990-09-11 Showa Denko Kk 炭化ケイ素被膜の製造方法
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
JP5699980B2 (ja) 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
US10832904B2 (en) * 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US20180347035A1 (en) * 2012-06-12 2018-12-06 Lam Research Corporation Conformal deposition of silicon carbide films using heterogeneous precursor interaction
JP6957442B2 (ja) 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2020136387A (ja) 2019-02-15 2020-08-31 東京エレクトロン株式会社 成膜方法、成膜処理用の処理容器のクリーニング方法及び成膜装置

Also Published As

Publication number Publication date
WO2022225829A1 (en) 2022-10-27
TW202333185A (zh) 2023-08-16
JP2024516142A (ja) 2024-04-12
KR20230167437A (ko) 2023-12-08
US11682554B2 (en) 2023-06-20
US20220336212A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US11127589B2 (en) Method of topology-selective film formation of silicon oxide
TW202133218A (zh) 減少氫沉積製程
CN115280467A (zh) 减少材料表面粗糙度的方法
CN117413343A (zh) 含碳材料的催化热沉积
TWI794691B (zh) 高硼含量硬遮罩材料及其形成方法
CN117321242A (zh) 无氦硅形成
TWI850649B (zh) 半導體處理方法
CN117529575A (zh) 用于高温清洁的处理
TWI780638B (zh) 硼及碳膜之催化形成
KR20170129234A (ko) 결함 평탄화
TWI809674B (zh) 經摻雜的氧化矽的熱沉積
TWI840814B (zh) 金屬摻雜的碳硬遮罩
US11894228B2 (en) Treatments for controlling deposition defects
TWI817522B (zh) 用於遮罩圖案化的氮化硼
US20240332001A1 (en) Atomic layer deposition of silicon-carbon-and-nitrogen-containing materials
TW202437346A (zh) 金屬摻雜的碳硬遮罩
TW202321495A (zh) 選擇性石墨烯沉積
CN114427085A (zh) 在阶梯结构上沉积材料的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination