CN117349093A - 眼图监测电路、芯片及电子设备 - Google Patents

Abstract

本申请公开了一种眼图监测电路、芯片及电子设备，眼图监测电路包括第一分频模块，接收初始时钟信号，将初始时钟信号分频生成第一时钟信号；相位同步模块，接收第一时钟信号和第二时钟信号，接收到第一时钟信号后，在第二时钟信号的上升沿生成相位同步信号；第二分频模块，接收第二时钟信号和相位同步信号，接收到相位同步信号后，在第二时钟信号的上升沿将第二时钟信号分频生成第三时钟信号；眼图监测模块，接收初始时钟信号，在第三时钟信号生成前，生成与初始时钟信号相位相同的第二时钟信号，以及在第三时钟信号生成后，调节第二时钟信号的相位以获取眼图数据。本申请提供的眼图监测电路，只需要两个时钟上升沿就能使两路时钟信号的相位同步。

Description

眼图监测电路、芯片及电子设备

技术领域

本申请涉及集成电路技术领域，具体涉及一种眼图监测电路、芯片及电子设备。

背景技术

传统高速芯片中，serdes(SERializer/DESerializer，串行器/解串器)模块接收端通常包括有分频器、采样器和采样判决器，想要在serdes接收端搭建眼图监测电路来实现眼图数据收集，serdes接收端还应再包括一个采样器、与该采样器连接的分频器和与该分频器连接的相位调节窗口，相位调节窗口用于将调节分频器输出的采样时钟的相位，采样器用于根据分频器输出的采样时钟来采样数据，并将采样到的数据输出给采样判决器。想要获取到眼图数据，首先应使两个分频器输出的采样时钟相位同步，来保证两个采样器接收同一数据时所采样的数据能相同，此过程称为同步过程；然后再以采样时钟相位同步的位置为起始位置，通过相位调节窗口不断调节其中一路时钟的相位，控制与其连接的采样器的采样结果的输出，进而影响到采样判决器的输出，此过程称为眼图扫描过程，此过程中采样判决器的输出即为所需的眼图数据。

当前实现两路采样时钟相位同步的方法有两种，一种是初始时不断调节其中一路采样时钟的相位，通过采样判决器确认根据该采样时钟采样的数据是否与另一路采样数据相同，相同则表示两路采样时钟的相位同步；该方法的问题在于：因为相位调节的控制算法通过低速数字域实现，速度很慢，每调节一次相位，还需要等待采样器输出的数据到达判决器，并且还需要比对一定量的数据以排除噪声干扰。另一种是使相位调节窗口的可调节窗口足以覆盖到两路采样器初始状态下的全部差别，直接在眼图扫描过程实现两路采样时钟的相位同步；该方法的问题在于：处于相位同步状态下的扫描过程只需要扫描一个数据宽度，如一个10Gbps的数据传输，以1ps为间隔进行扫描，那么只需要100个点就可以扫描完成，而覆盖两路采样器之间初始状态的差别，需要增加扫描的宽度，如扫描的宽度增加后为两个数据宽度即20Gbps的数据传输，那么就需要200个点来完成扫描，数据宽度每增加一倍，扫描时间就增加一倍。

发明内容

鉴于以上问题，本申请实施例提供一种眼图监测电路、芯片及电子设备，以解决上述技术问题。

第一方面，本申请实施例提供一种眼图监测电路，包括：

第一分频模块，用于接收初始时钟信号，将所述初始时钟信号分频生成第一时钟信号；

相位同步模块，用于接收所述第一时钟信号和第二时钟信号，接收到所述第一时钟信号后，在所述第二时钟信号的上升沿生成相位同步信号；

第二分频模块，用于接收所述第二时钟信号和所述相位同步信号，接收到所述相位同步信号后，在所述第二时钟信号的上升沿将所述第二时钟信号分频生成第三时钟信号；

眼图监测模块，用于接收所述初始时钟信号，在所述第三时钟信号生成前，生成与所述初始时钟信号相位相同的所述第二时钟信号，以及

在所述第三时钟信号生成后，调节所述第二时钟信号的相位以获取眼图数据。

在一些实施例中，所述相位同步模块包括第一触发器单元和第二触发器单元，

所述第一触发器单元的数据输入端用于接收第一同步信号，所述第一触发器单元的时钟输入端连接于所述第一分频模块，所述第一触发器单元的数据输出端连接于所述第二触发器单元的复位端；

所述第二触发器单元的数据输入端用于接收所述第一同步信号，所述第二触发器单元的时钟输入端连接于所述眼图监测模块，所述第二触发器单元的输出端连接于所述第二分频模块。

在一些实施例中，所述相位同步模块还包括选择单元，

所述选择单元的第一输入端连接于所述第一分频模块，所述选择单元的第二输入端连接于所述眼图监测模块，所述选择单元的输出端连接于所述第一触发器单元的时钟输入端。

在一些实施例中，所述第二分频模块包括第三触发器单元和第一反相单元，

所述第三触发器单元的数据输入端连接于所述第一反相单元的输出端，所述第三触发器单元的时钟输入端连接于所述眼图监测模块，所述第三触发器单元的复位端连接于所述相位同步模块，所述第三触发器单元的输出端连接于所述第一反相单元的输入端。

在一些实施例中，所述眼图监测模块包括相位调制单元，

所述相位调制单元的输入端用于接收所述初始时钟信号，所述相位调制单元的输出端连接于所述相位同步模块和所述第二分频模块，所述相位调制单元用于将所述初始时钟信号调相生成所述第二时钟信号。

在一些实施例中，所述第一分频模块包括第四触发器单元、第五触发器单元和第二反相单元，

所述第四触发器单元的数据输入端用于接收输入电平信号，所述第四触发器单元的时钟输入端用于接收所述初始时钟信号，所述第四触发器单元的数据输出端连接于所述第五触发器单元；

所述第五触发器单元的数据输入端连接于所述第二反相单元的输出端，所述第五触发器单元的时钟输入端用于接收所述初始时钟信号，所述第五触发器单元的复位端连接于所述第四触发器单元的数据输出端，所述第五触发器单元的输出端连接于所述第二反相单元的输入端。

在一些实施例中，所述眼图监测电路还包括时钟数据恢复模块，

所述时钟数据恢复模块用于生成所述初始时钟信号并输出。

在一些实施例中，所述眼图监测电路还包括第一采样单元、第二采样单元和比较单元，

所述第一采样单元用于接收采样数据和所述第一时钟信号，根据所述第一时钟信号对采样数据进行采样以输出第一采样数据；

所述第二采样单元用于接收所述采样数据和所述第三时钟信号，根据所述第三时钟信号对所述采样数据进行采样以输出第二采样数据；

所述比较单元的第一输入端连接于所述第一采样单元，所述比较单元的第二输入端连接于所述第二采样单元，所述比较单元的输出端用于输出所述眼图数据。

第二方面，本申请实施例还提供一种芯片，包括上述所述的眼图监测电路。

第三方面，本申请实施例还提供一种电子设备，包括上述所述的芯片。

本申请提供一种眼图监测电路、芯片及电子设备，眼图监测电路包括第一分频模块、相位同步模块、第二分频模块和眼图监测模块，眼图监测模块在第三时钟信号生成前，生成与初始时钟信号相位相同的第二时钟信号，第一分频模块生成第一时钟信号后，相位同步模块在第二时钟信号的上升沿生成相位同步信号，第二分频模块在相位同步信号生成后，在第二时钟信号的上升沿将第二时钟信号分频生成第三时钟信号，此时第一时钟信号和第三时钟信号的相位同步，眼图监测模块在第一时钟信号和第三时钟信号的相位同步后，调节所述第二时钟信号的相位来进一步获取眼图数据。本申请提供的眼图监测电路，仅经过两个时钟上升沿就使第一时钟信号和第三时钟信号的相位同步，大幅度缩短了高速芯片serdes模块接收端监测眼图时实现时钟相位同步的时间。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供眼图监测电路的模块示意图。

图2示出了本申请实施例提供的眼图监测电路的时序示意图。

图3示出了本申请实施例提供的眼图监测电路的结构示意图。

图4示出了本申请实施例提供的眼图监测模块的另一种时序示意图。

图5示出了本申请实施例提供的眼图监测电路的另一结构示意图。

图6示出了本申请实施例提供的眼图监测电路的又一结构示意图。

图7示出了本申请实施例提供的眼图监测电路的另一种模块示意图。

图8示出了本申请实施例提供的眼图监测电路的又一种模块示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其他电学元件间接连接。

传统高速芯片中，serdes(SERializer/DESerializer，串行器/解串器)模块接收端所搭建的眼图监测电路，获取眼图数据前需要先完成两路采样时钟的相位同步，然而，该眼图监测电路实现两路采样时钟相位同步所需的时间都比较长，有鉴于此，本申请实施例提供一种眼图监测电路，用于在高速芯片serdes模块接收端内快速实现两路采样时钟的相位同步。

图1示出了本申请实施例提供的眼图监测电路的模块示意图，如图1所示，本申请实施例提供眼图监测电路包括第一分频模块、相位同步模块、第二分频模块和眼图监测模块。

第一分频模块用于接收初始时钟信号，将初始时钟信号分频生成第一时钟信号，具体地，第一分频模块的目的在于将初始时钟信号分频以满足所需的数据采样速率。

相位同步模块用于接收第一时钟信号和第二时钟信号，接收到第一时钟信号后，在第二时钟信号的上升沿生成相位同步信号，图2示出了本申请实施例提供的眼图监测电路的时序示意图，如图2所示，第一时钟信号高电平后，在第二时钟信号的上升沿有相位同步信号恒处于高电平状态。

第二分频模块用于接收第二时钟信号和相位同步信号，接收到相位同步信号后，在第二时钟信号的上升沿将第二时钟信号分频生成第三时钟信号，如图2所示，接收到相位同步信号后，第二时钟信号的下一个上升沿第三时钟信号进入高电平状态，并且与第一时钟信号完全同步。

眼图监测模块，用于接收初始时钟信号，在第三时钟信号生成前，生成与初始时钟信号相位相同的第二时钟信号，具体地，第一时钟信号和第三时钟信号同步前，眼图监测模块向相位同步模块和第二分频模块输出的第二时钟信号于初始时钟信号相同，以及

在第三时钟信号生成后，调节第二时钟信号的相位以获取眼图数据，具体地，高速芯片的serdes模块接收端只有在第一时钟信号和第三时钟信号相位同步后，才能进一步调节第三时钟信号的相位来影响与第三时钟信号相关的采样数据，进而根据该采样数据和与第一时钟信号相关的采样数据来生成眼图数据，本申请实施例中，第一时钟信号和第三时钟信号同步后，眼图监测模块向相位同步模块和第二分频模块输出的第二时钟信号的相位发生改变，进而影响到第三时钟信号的相位。

可选地，第一时钟信号和第三时钟信号同步前，还可以直接向相位同步模块和第二分频模块输出初始时钟信号。

本申请实施例提供的眼图监测电路，仅经过两个时钟上升沿就使第一时钟信号和第三时钟信号的相位同步，大幅度缩短了高速芯片serdes模块接收端监测眼图时实现时钟相位同步的时间。

应当明确的是，本申请实施例提供的眼图监测电路，目的在于实现高速芯片serdes模块接收端获取眼图数据前的时钟同步，因此，本申请实施例中不再对时钟同步后的眼图数据获取做出更详细的描述。

在一些实施例中，图3示出了本申请实施例提供的眼图监测电路的结构示意图，如图3所示，本申请实施例提供的眼图监测电路中，相位同步模块包括第一触发器单元和第二触发器单元，

第一触发器单元的数据输入端用于接收第一同步信号，第一触发器单元的时钟输入端连接于第一分频模块，用于接收第一时钟信号，第一触发器单元的数据输出端连接于第二触发器单元的复位端，用于向第二触发器单元的复位端输出第一相位同步信号，具体地，第一同步信号为一高电平的输入信号。

第二触发器单元的数据输入端用于接收第一同步信号，第二触发器单元的时钟输入端连接于眼图监测模块，用于接收第二时钟信号，第二触发器单元的输出端连接于第二分频模块，用于向第二分频模块输出相位同步信号。

图4示出了本申请实施例提供的眼图监测模块的另一种时序示意图，如图4所示，第一触发器单元的数据输入端恒接收第一同步信号，第一触发器单元的时钟输入端接收到第一时钟信号，基于D类型触发器的输入输出真值表可知，第一触发器单元在第一时钟信号的上升沿输出第一相位同步信号(高电平)，可选地，第一相位同步信号可以理解为与第一同步信号相同的一电平信号，第二触发器单元的数据输入端恒接收第一同步信号，第二触发器单元的时钟输入端接收第二时钟信号，第二触发器单元的复位端接收到第一相位同步信号后驱动第二触发器单元输出，使得第二触发器单元在第二时钟信号的上升沿输出相位同步信号(高电平)，可选地，相位同步信号可以理解为与第一同步信号相同的一电平信号。

在一些实施例中，本申请实施例提供的眼图监测电路，其第一触发器单元的复位端用于接收使能信号(EN2)，以根据使能信号(EN2)驱动第一触发器单元输出，即使能信号(EN2)高电平时驱动第一触发器单元输出，具体地，通过使能信号驱动触发器属于触发器电路的惯用驱动方式，因此本申请实施例在此不对使能信号(EN2)进行详细说明。

上述实施例所述的第一触发器单元包括3个串联的D类型触发器，但上述所述的第一触发器单元仅是本申请实施例提供的相位同步模块的一种说明，并不表示第一触发器单元只能由3个串联的D类型触发器组成，图5示出了本申请实施例提供的眼图监测电路的另一结构示意图，如图5所示，第一触发器单元还可以由一个D类型触发器组成，该眼图监测电路的工作原理与如图3所示的眼图监测电路相同，且实现了相同效果，应当明确，本申请实施例提供的眼图监测电路的各个附图中，触发器单元所包含的触发器数量仅表示一种示例，而不用于限定各触发器单元的详细结构，事实上，各触发器单元内部的触发器数量可以为任意个，只要其连接方式不脱离如图3所示的第一触发器单元即可。

在一些实施例中，图6示出了本申请实施例提供的眼图监测电路的又一结构示意图，如图6所示，本申请实施例提供的眼图监测电路中，相位同步模块还包括选择单元，

选择单元的第一输入端连接于第一分频模块，用于接收第一时钟信号，选择单元的第二输入端连接于眼图监测模块，用于接收第二时钟信号，选择单元的输出端连接于第一触发器单元的时钟输入端，用于选择第一时钟信号或第二时钟信号输出至第一触发器单元的时钟输入端。

如图6所示的本申请实施例提供的眼图监测电路，参见图4，第一触发器单元除在第一时钟信号的上升沿输出第一相位同步信号外，还能在第二时钟信号的上升沿输出第一相位同步信号。

在一些实施例中，如图3、图5、图6任意附图所示，本申请实施例提供的眼图监测模块中，第二分频模块包括第三触发器单元和第一反相单元，

第三触发器单元的数据输入端连接于第一反相单元的输出端，第三触发器单元的时钟输入端连接于眼图监测模块，第三触发器单元的复位端连接于相位同步模块，第三触发器单元的输出端连接于第一反相单元的输入端，如图2、图4任意附图所示，高电平的相位同步信号输出至第三触发器单元的复位端，驱动第三触发器单元输出，第三触发器单元在第二时钟信号的下一个上升沿输出第三时钟信号，并根据第一反相单元的反馈确定第三时钟信号的高电平和低电平，此时第三时钟信号和第一时钟信号达到同步状态。第三触发器单元和第一反相单元还组合构成分频器，以使得第三时钟信号的频率为第二时钟信号的分频，第二时钟信号与初始时钟信号的频率相同，即第三时钟信号的频率为初始时钟信号的分频，具体地，第三时钟信号和第一时钟信号的分频结果相同。

在一些实施例中，如图3、图5、图6任意附图所示，本申请实施例提供的眼图监测模块中，眼图监测模块包括相位调制单元，

相位调制单元的输入端用于接收初始时钟信号，相位调制单元的输出端连接于相位同步模块和第二分频模块，相位调制单元用于将初始时钟信号调相生成第二时钟信号，具体地，相位调制单元包括适用于集成电路的相位调制器，或是通过不同元件构成的包含相位调制功能的电路。

本申请实施例提供的眼图监测电路，目的在于实现高速芯片serdes模块接收端获取眼图数据前的时钟同步，因此，本申请实施例中不再对相位调制电路调节时钟信号相位来眼图数据的过程做出更详细的描述。

在一些实施例中，如图3、图5、图6任意附图所示，第一分频模块包括第四触发器单元、第五触发器单元和第二反相单元，

第四触发器单元的数据输入端用于接收输入电平信号，第四触发器单元的时钟输入端用于接收初始时钟信号，第四触发器单元的数据输出端连接于第五触发器单元，具体地，输入电平信号恒为高电平，基于D类型触发器单元的输入输出真值表可知，第四触发器单元在初始时钟信号的高电平输出一高电平信号至第五触发器单元的复位端，以驱动第五触发器单元输出。

第五触发器单元的数据输入端连接于第二反相单元的输出端，第五触发器单元的时钟输入端用于接收初始时钟信号，第五触发器单元的复位端连接于第四触发器单元的数据输出端，第五触发器单元的输出端连接于第二反相单元的输入端。第五触发器单元的复位端接收高电平信号后，第五触发器单元在初始时钟信号的上升沿输出第一时钟信号，并根据第二反相单元的反馈确定第一时钟信号的高电平和低电平。第五触发器单元和第二反相单元还组合构成分频器，以使输出的第一时钟信号的频率为初始时钟信号的分频。

在一些实施例中，本申请实施例提供的眼图监测电路，其第四触发器单元的复位端用于接收使能信号(EN1)，以根据使能信号(EN1)驱动第一触发器单元输出，即使能信号(EN1)高电平时驱动第四触发器单元输出，具体地，通过使能信号驱动触发器属于触发器电路的惯用驱动方式，因此本申请实施例在此不对使能信号(EN1)进行详细说明。

上述实施例所述的第四触发器单元包括3个串联的D类型触发器，但上述所述的第四触发器单元仅是本申请实施例提供的第一分频模块的一种说明，并不表示第四触发器单元只能由3个串联的D类型触发器组成，如图5所示，第四触发器单元还可以由一个D类型触发器组成，该眼图监测电路的工作原理与如图3、图6所示的眼图监测电路相同，且实现了相同效果。应当明确，本申请实施例提供的眼图监测电路的各个附图中，各触发器单元所包含的触发器数量仅表示一种示例，而不用于限定各触发器单元的详细结构，事实上，各触发器单元内部的触发器数量可以为任意个，只要其连接方式不脱离如图3、图6所示的第四触发器单元即可。

在一些实施例中，图7示出了本申请实施例提供的眼图监测电路的另一种模块示意图，如图7所示，本申请实施例提供的眼图监测电路还包括时钟数据恢复模块，用于生成初始时钟信号(RX CLK)并输出至第一分频模块和相位监测模块。

在一些实施例中，图8示出了本申请实施例提供的眼图监测电路的又一种模块示意图，如图8所示，本申请实施例提供的眼图监测电路还包括第一采样单元、第二采样单元和比较单元，

第一采样单元用于接收采样数据(RX DATA)和第一时钟信号，根据第一时钟信号对采样数据进行采样以输出第一采样数据；

第二采样单元用于接收采样数据(RX DATA)和第三时钟信号，根据第三时钟信号对采样数据进行采样以输出第二采样数据；

比较单元(或称采样判决器)的第一输入端连接于第一采样单元，比较单元的第二输入端连接于第二采样单元，比较单元的输出端用于输出眼图数据，具体地，第一时钟信号和第三时钟信号的频率同步后，通过相位监测模块不断调节第二时钟信号的相位以影响第三时钟信号的相位，进而第二采样单元按照第三时钟信号对采样数据进行采样得到的第二采样数据在同一时间可能与第一采样数据不同，通过比较器比较后，比较器的输出信号即为所需眼图数据。

在一些实施例中，第一采样单元包括采样器，第二采样单元包括采样器，比较单元包括比较器。

传统高速芯片serdes模块接收端，通过初始时不断调节其中一路采样时钟的相位直至两路采样时钟信号相位同步的方法中，通常相位调节的控制算法的运行速度是高速时钟的几十分之一～百分之一，即调节一次就需要几十～几百个时钟周期，而且该方法通常需要调节多次。

传统高速芯片serdes模块接收端，通过直接在眼图扫描过程实现两路采样时钟的相位同步的方法中，即使一个数据宽度扫描10次，如0、0.1UI、0.2UI···0.9UI分别扫描10次，在每个位置采样100个数据，扫描一个数据宽度就需要1000个时钟周期，如果继续增加一倍的扫描窗口，就需要多扫描1000个周期。

而本申请实施例提供的眼图监测电路，参见图2、图4任意附图，从开始执行眼图监测功能的两个时钟周期内就能实现第一时钟信号和第三时钟信号的时钟同步，大幅度节省了眼图监测的时钟同步时间，也节省了眼图监测的总时间。

本申请实施例还提供一种芯片，包括上述所述的眼图监测电路。

本申请实施例还提供一种电子设备，该电子设备包括设备主体以及设于设备主体内的如上述的芯片。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应视为本申请的保护范围。

Claims (10)

1.一种眼图监测电路，其特征在于，包括：

第一分频模块，用于接收初始时钟信号，将所述初始时钟信号分频生成第一时钟信号；

相位同步模块，用于接收所述第一时钟信号和第二时钟信号，接收到所述第一时钟信号后，在所述第二时钟信号的上升沿生成相位同步信号；

第二分频模块，用于接收所述第二时钟信号和所述相位同步信号，接收到所述相位同步信号后，在所述第二时钟信号的上升沿将所述第二时钟信号分频生成第三时钟信号；

眼图监测模块，用于接收所述初始时钟信号，在所述第三时钟信号生成前，生成与所述初始时钟信号相位相同的所述第二时钟信号，以及

在所述第三时钟信号生成后，调节所述第二时钟信号的相位以获取眼图数据。

2.如权利要求1所述的眼图监测电路，其特征在于，所述相位同步模块包括第一触发器单元和第二触发器单元，

所述第一触发器单元的数据输入端用于接收第一同步信号，所述第一触发器单元的时钟输入端连接于所述第一分频模块，所述第一触发器单元的数据输出端连接于所述第二触发器单元的复位端；

所述第二触发器单元的数据输入端用于接收所述第一同步信号，所述第二触发器单元的时钟输入端连接于所述眼图监测模块，所述第二触发器单元的输出端连接于所述第二分频模块。

3.如权利要求2所述的眼图监测电路，其特征在于，所述相位同步模块还包括选择单元，

所述选择单元的第一输入端连接于所述第一分频模块，所述选择单元的第二输入端连接于所述眼图监测模块，所述选择单元的输出端连接于所述第一触发器单元的时钟输入端。

4.如权利要求1所述的眼图监测电路，其特征在于，所述第二分频模块包括第三触发器单元和第一反相单元，

所述第三触发器单元的数据输入端连接于所述第一反相单元的输出端，所述第三触发器单元的时钟输入端连接于所述眼图监测模块，所述第三触发器单元的复位端连接于所述相位同步模块，所述第三触发器单元的输出端连接于所述第一反相单元的输入端。

5.如权利要求1所述的眼图监测电路，其特征在于，所述眼图监测模块包括相位调制单元，

所述相位调制单元的输入端用于接收所述初始时钟信号，所述相位调制单元的输出端连接于所述相位同步模块和所述第二分频模块，所述相位调制单元用于将所述初始时钟信号调相生成所述第二时钟信号。

6.如权利要求1所述的眼图监测电路，其特征在于，所述第一分频模块包括第四触发器单元、第五触发器单元和第二反相单元，

所述第四触发器单元的数据输入端用于接收输入电平信号，所述第四触发器单元的时钟输入端用于接收所述初始时钟信号，所述第四触发器单元的数据输出端连接于所述第五触发器单元；

所述第五触发器单元的数据输入端连接于所述第二反相单元的输出端，所述第五触发器单元的时钟输入端用于接收所述初始时钟信号，所述第五触发器单元的复位端连接于所述第四触发器单元的数据输出端，所述第五触发器单元的输出端连接于所述第二反相单元的输入端。

7.如权利要求1所述的眼图监测电路，其特征在于，还包括时钟数据恢复模块，

所述时钟数据恢复模块用于生成所述初始时钟信号并输出。

8.如权利要求1所述的眼图监测电路，其特征在于，还包括第一采样单元、第二采样单元和比较单元，

所述第一采样单元用于接收采样数据和所述第一时钟信号，根据所述第一时钟信号对采样数据进行采样以输出第一采样数据；

所述第二采样单元用于接收所述采样数据和所述第三时钟信号，根据所述第三时钟信号对所述采样数据进行采样以输出第二采样数据；

所述比较单元的第一输入端连接于所述第一采样单元，所述比较单元的第二输入端连接于所述第二采样单元，所述比较单元的输出端用于输出所述眼图数据。

9.一种芯片，其特征在于，包括上述权利要求1～8所述的眼图监测电路。

10.一种电子设备，其特征在于，包括设备主体以及设于所述设备主体的如上述权利要求9所述的芯片。