CN117316761B - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN117316761B CN117316761B CN202311596463.4A CN202311596463A CN117316761B CN 117316761 B CN117316761 B CN 117316761B CN 202311596463 A CN202311596463 A CN 202311596463A CN 117316761 B CN117316761 B CN 117316761B
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- gate
- nitride layer
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 149
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 147
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000004140 cleaning Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 31
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 14
- 229910001867 inorganic solvent Inorganic materials 0.000 claims description 13
- 239000003049 inorganic solvent Substances 0.000 claims description 13
- 238000005137 deposition process Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 7
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 9
- 230000007704 transition Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000035484 reaction time Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种半导体结构及其制备方法，制备方法包括：在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层；氮化镓层、栅极层和栅极氧化物层均包括中心区域和边缘区域；刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；对氮化镓层的边缘区域和栅极层的侧壁进行SPM或APM清洗处理，形成侧壁被腐蚀的栅极层；在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层；刻蚀预设区域的氧化物层以及预设区域的氮化镓层；氮化镓层的刻蚀深度小于当前氮化镓层的厚度；去除氧化物层和栅极氧化物层。本发明可以改善器件缺陷问题，提高器件性能，减少漏电，降低导通电阻。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。
背景技术
在半导体结构的制备过程中会使用硬掩模（Hard mask）工艺，这种工艺方式可以将栅极氧化物层和栅极层分开进行刻蚀，栅极氧化物层刻蚀会产生比较严重的副产物（polymer），副产物再经过栅极层刻蚀会变成栅极材料残留，经过氧化物层沉积和刻蚀和氮化镓层刻蚀后会形成严重缺陷，造成器件性能下降。
发明内容
本发明提供了一种半导体结构及其制备方法，可以改善器件缺陷问题，提高器件性能，减少漏电，降低导通电阻。
根据本发明的一方面，提供了一种半导体结构的制备方法，包括：
在衬底结构上形成氮化镓层；
在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层；其中，氮化镓层、栅极层和栅极氧化物层均包括中心区域和边缘区域，边缘区域围绕中心区域；
刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，去除栅极氧化物层和栅极层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；
对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层；其中，栅极层在氮化镓层的垂直投影位于栅极氧化物层在氮化镓的垂直投影的内部；
在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层；
刻蚀预设区域的氧化物层以及预设区域的氮化镓层；其中，预设区域远离栅极层的边界与氮化镓层的边界重合，预设区域邻近栅极层的边界与覆盖栅极氧化物层表面的氧化物层在氮化镓层的垂直投影的边界重合，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；
去除氧化物层和栅极氧化物层。
可选的，对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层，包括：
通过无机溶剂对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层。
可选的，SPM清洗处理的无机溶剂的材料为硫酸和双氧水混合物；
APM清洗处理的无机溶剂的材料为氨水和双氧水混合物。
可选的，沿边缘区域指向中心区域的方向，侧壁被腐蚀的栅极层的腐蚀范围为50nm-150nm。
可选的，在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层，包括：
通过沉积工艺氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层。
可选的，刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，去除栅极氧化物层和栅极层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度，包括：
在栅极氧化物层远离栅极层的一侧形成光刻胶；
图案化光刻胶；
刻蚀栅极氧化物层的边缘区域；
去除光刻胶；
以刻蚀后的栅极氧化物层作为掩膜，刻蚀栅极层和氮化镓层的边缘区域。
可选的，在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层，包括：
通过垫片沉积工艺在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层。
可选的，刻蚀预设区域的氧化物层以及预设区域的氮化镓层，包括：
通过垫片刻蚀工艺刻蚀预设区域的氧化物层。
可选的，栅极层的材料为氮化钛。
根据本发明的另一方面，提供了一种半导体结构，采用本发明任意实施例所述的半导体结构的制备方法制备。
本发明实施例技术方案提供的半导体结构的制备方法，包括：在衬底结构上形成氮化镓层；在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层；其中，氮化镓层、栅极层和栅极氧化物层均包括中心区域和边缘区域，边缘区域围绕中心区域；刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，去除栅极氧化物层和栅极层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层；其中，栅极层在氮化镓层的垂直投影位于栅极氧化物层在氮化镓的垂直投影的内部；在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层；刻蚀预设区域的氧化物层以及预设区域的氮化镓层；其中，预设区域远离栅极层的边界与氮化镓层的边界重合，预设区域邻近栅极层的边界与覆盖栅极氧化物层表面的氧化物层在氮化镓层的垂直投影的边界重合，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；去除氧化物层和栅极氧化物层。通过对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，可以将残留物去除，改善残留物造成的器件缺陷问题，提高器件性能。并且SPM清洗处理或APM清洗处理可以腐蚀栅极层的侧壁，以及再刻蚀预设区域的氮化镓层，使得氮化镓层形成多台阶结构，可以为电流做缓冲，使得栅极电压过渡到二维电子气过渡的更加平缓，减少栅极层的侧壁漏电，降低导通电阻。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种半导体结构的制备方法的流程图。
图2是本发明实施例提供的一种半导体结构的示意图。
图3是本发明实施例提供的又一种半导体结构的示意图。
图4是本发明实施例提供的一种残留物的示意图。
图5是本发明实施例提供的又一种半导体结构的示意图。
图6是本发明实施例提供的又一种半导体结构的示意图。
图7是本发明实施例提供的又一种半导体结构的示意图。
图8是本发明实施例提供的又一种半导体结构的示意图。
图9是图1中S130中的细化流程图。
图10是本发明实施例提供的又一种半导体结构的示意图。
图11是本发明实施例提供的又一种半导体结构的示意图。
图12是本发明实施例提供的又一种半导体结构的示意图。
图13是本发明实施例提供的又一种半导体结构的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种半导体结构的制备方法，图1是本发明实施例提供的一种半导体结构的制备方法的流程图，参考图1，制备方法包括：
S110、在衬底结构上形成氮化镓层。
其中，图2是本发明实施例提供的一种半导体结构的示意图，参考图2，可以通过沉积工艺在衬底结构10上形成氮化镓层20。
S120、在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层；其中，氮化镓层、栅极层和栅极氧化物层均包括中心区域和边缘区域，边缘区域围绕中心区域。
其中，参考图2，氮化镓层20、栅极层30和栅极氧化物层40均包括中心区域12和边缘区域11，边缘区域11围绕中心区域12。通过沉积工艺在氮化镓层20远离衬底结构10的一侧形成栅极层30，通过沉积工艺在栅极层30远离氮化镓层20的一侧形成栅极氧化物层40。栅极层30的材料可以为氮化钛（TiN）。
S130、刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，去除栅极氧化物层和栅极层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度。
示例性的，图3是本发明实施例提供的又一种半导体结构的示意图，参考图2和图3，可以在栅极氧化物层40远离栅极层30的一侧形成光刻胶；图案化光刻胶；去除栅极氧化物层40的边缘区域11；再去除光刻胶；以刻蚀后的栅极氧化物层40作为掩膜，去除栅极层30的边缘区域11，再刻蚀氮化镓层20的边缘区域11，刻蚀过程中可能会产生严重的氮化镓材料的残留物50。图4是本发明实施例提供的一种残留物的示意图，图4中右侧的图形为左侧方框51的局部放大图。
S140、对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层；其中，栅极层在氮化镓层的垂直投影位于栅极氧化物层在氮化镓的垂直投影的内部。
其中，图5是本发明实施例提供的又一种半导体结构的示意图，参考图3和图5，通过无机溶剂对氮化镓层20的边缘区域11和栅极层30的侧壁进行SPM清洗处理或APM清洗处理，可以将残留物50去除，改善残留物50造成的器件缺陷问题，提高器件性能。并且SPM清洗处理或APM清洗处理可以腐蚀栅极层30的侧壁，使得氮化镓层20形成台阶结构，可以为电流做缓冲，使得栅极电压过渡到二维电子气过渡的更加平缓，减少栅极层30的侧壁漏电，降低导通电阻。
S150、在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层。
其中，图6是本发明实施例提供的又一种半导体结构的示意图，参考图6，通过垫片（Spacer）沉积工艺在氮化镓层20的边缘区域11以及栅极氧化物层40远离衬底结构10的一侧形成氧化物层60。
S160、刻蚀预设区域的氧化物层以及预设区域的氮化镓层；其中，预设区域远离栅极层的边界与氮化镓层的边界重合，预设区域邻近栅极层的边界与覆盖栅极氧化物层表面的氧化物层在氮化镓层的垂直投影的边界重合，氮化镓层的刻蚀深度小于当前氮化镓层的厚度。
其中，图7是本发明实施例提供的又一种半导体结构的示意图，参考图6和图7，通过垫片（Spacer）刻蚀工艺刻蚀预设区域61的氧化物层60以及通过P型GaN刻蚀工艺刻蚀预设区域61的氮化镓层20，氮化镓层20可以形成多台阶结构，多台阶结构可以为电流做缓冲，使得栅极电压过渡到二维电子气过渡的更加平缓，减少栅极层30的侧壁漏电，降低导通电阻。
S170、去除氧化物层和栅极氧化物层。
其中，图8是本发明实施例提供的又一种半导体结构的示意图，参考图8，图8为去除氧化物层和栅极氧化物层的结构。
本发明实施例技术方案提供的半导体结构的制备方法，包括：在衬底结构上形成氮化镓层；在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层；其中，氮化镓层、栅极层和栅极氧化物层均包括中心区域和边缘区域，边缘区域围绕中心区域；刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，去除栅极氧化物层和栅极层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层；其中，栅极层在氮化镓层的垂直投影位于栅极氧化物层在氮化镓的垂直投影的内部；在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层；刻蚀预设区域的氧化物层以及预设区域的氮化镓层；其中，预设区域远离栅极层的边界与氮化镓层的边界重合，预设区域邻近栅极层的边界与覆盖栅极氧化物层表面的氧化物层在氮化镓层的垂直投影的边界重合，氮化镓层的刻蚀深度小于当前氮化镓层的厚度；去除氧化物层和栅极氧化物层。通过对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，可以将残留物去除，改善残留物造成的器件缺陷问题，提高器件性能。并且SPM清洗处理或APM清洗处理可以腐蚀栅极层的侧壁，以及再刻蚀预设区域的氮化镓层，使得氮化镓层形成多台阶结构，可以为电流做缓冲，使得栅极电压过渡到二维电子气过渡的更加平缓，减少栅极层的侧壁漏电，降低导通电阻。
可选的，对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层，包括：通过无机溶剂对氮化镓层的边缘区域和栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的栅极层。
其中，无机溶剂的材料工艺成熟，制备工艺简单，并且无机溶剂可以清除残留物，改善残留物造成的器件缺陷问题，提高器件的性能；并且可以和栅极层的材料发生反应，使栅极层的结构发生变化，形成侧壁被腐蚀的栅极层，使得氮化镓层形成台阶结构，可以为电流做缓冲，使得栅极电压过渡到二维电子气更加均匀，减少栅极层的侧壁漏电，降低导通电阻。
可选的，SPM清洗处理的无机溶剂的材料为硫酸和双氧水混合物；APM清洗处理的无机溶剂的材料为氨水和双氧水混合物。
其中，硫酸和双氧水混合物与氨水和双氧水混合物均可以清除残留物，改善残留物造成的器件缺陷问题，提高器件的性能；并且可以与栅极层发生反应，使得栅极层的侧壁被腐蚀，使得氮化镓层形成台阶结构，可以为电流做缓冲，使得栅极电压过渡到二维电子气更加均匀，减少栅极层的侧壁漏电，降低导通电阻。
可选的，沿边缘区域指向中心区域的方向，侧壁被腐蚀的栅极层的腐蚀范围为50nm-150nm。
其中，硫酸和双氧水混合物与氨水和双氧水混合物可以腐蚀栅极层，根据硫酸和双氧水混合物与氨水和双氧水混合物的反应时间的不同腐蚀的范围不同，若反应时间较长，侧壁被腐蚀的栅极层的腐蚀范围大于150nm，在不影响器件性能的条件下会造成工艺时间的浪费，若反应时间过短，侧壁被腐蚀的栅极层的腐蚀范围小于50nm，可能会导致氮化镓层表面清洗处理的不彻底，影响器件性能。
可选的，在氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层，包括：通过沉积工艺氮化镓层远离衬底结构的一侧依次形成栅极层和栅极氧化物层。
其中，可以通过物理气相沉积工艺在氮化镓层远离衬底结构的一侧依次形成栅极层，通过化学气相沉积形成栅极氧化物层。氮化镓层为P型氮化镓层，栅极氧化物层可以为二氧化硅层。
可选的，图9是图1中S130中的细化流程图，参考图9，刻蚀栅极氧化物层、栅极层和氮化镓层的边缘区域，氮化镓层的刻蚀深度小于当前氮化镓层的厚度，包括：
S131、在栅极氧化物层远离栅极层的一侧形成光刻胶。
其中，图10是本发明实施例提供的又一种半导体结构的示意图，参考图10，在栅极氧化物层40远离栅极层30的一侧形成光刻胶70。
S132、图案化光刻胶。
其中，图11是本发明实施例提供的又一种半导体结构的示意图，参考图11，通过曝光显影形成图11的光刻胶70的图案。
S133、刻蚀栅极氧化物层的边缘区域。
其中，图12是本发明实施例提供的又一种半导体结构的示意图，通过刻蚀工艺刻蚀栅极氧化物层40的边缘区域11，此时会有栅极氧化物层40的残留物在栅极层30的表面。
S134、去除光刻胶。
其中，图13是本发明实施例提供的又一种半导体结构的示意图，去除光刻胶，形成图13中的结构。
S135、以刻蚀后的栅极氧化物层作为掩膜，刻蚀栅极层和氮化镓层的边缘区域。
其中，参考图13和图3，以刻蚀后的栅极氧化物层40作为掩膜，刻蚀栅极层30和氮化镓层的20边缘区域，可以形成图3的结构，残留物变为栅极层30的残留物。后续通过对氮化镓层20的边缘区域和栅极层30的侧壁进行SPM清洗处理或APM清洗处理，可以将残留物50去除，可以改善残留物50造成的器件缺陷问题，提高器件性能。
可选的，在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层，包括：通过垫片沉积工艺在氮化镓层的边缘区域以及栅极氧化物层远离衬底结构的一侧形成氧化物层。
其中，通过垫片沉积工艺形成的氧化物层可以便于为后续氮化镓层形成多台阶结构，为电流做缓冲，使得栅极电压过渡到二维电子气更加均匀，减少栅极层的侧壁漏电，降低导通电阻。
可选的，刻蚀预设区域的氧化物层以及预设区域的氮化镓层，包括：通过垫片刻蚀工艺刻蚀预设区域的氧化物层。
其中，通过垫片刻蚀工艺刻蚀预设区域的氧化物层，通过P型GaN刻蚀工艺刻蚀氮化镓层，可以便于为后续氮化镓层形成多台阶结构，为电流做缓冲，使得栅极电压过渡到二维电子气更加均匀，减少栅极层的侧壁漏电，降低导通电阻。
可选的，栅极层的材料为氮化钛。
其中，氮化钛可以和硫酸和双氧水混合物与氨水和双氧水混合物发生反应，改变栅极层的结构，使得氮化镓层形成台阶结构，为电流做缓冲，使得栅极电压过渡到二维电子气更加均匀，减少栅极层的侧壁漏电，降低导通电阻。
本发明实施例在上述实施例的基础上还提供了一种半导体结构，采用本发明任意实施例所述的半导体结构的制备方法制备。
本发明实施例提供的半导体结构与本发明任意实施例所述的半导体结构的制备方法具有相同的有益效果。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (9)
1.一种半导体结构的制备方法，其特征在于，包括：
在衬底结构上形成氮化镓层；
在氮化镓层远离所述衬底结构的一侧依次形成栅极层和栅极氧化物层；其中，所述氮化镓层、所述栅极层和所述栅极氧化物层均包括中心区域和边缘区域，所述边缘区域围绕所述中心区域；
刻蚀所述栅极氧化物层、所述栅极层和所述氮化镓层的边缘区域，去除所述栅极氧化物层和所述栅极层的边缘区域，所述氮化镓层的刻蚀深度小于当前所述氮化镓层的厚度；
对所述氮化镓层的边缘区域和所述栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的所述栅极层；其中，所述栅极层在所述氮化镓层的垂直投影位于所述栅极氧化物层在所述氮化镓的垂直投影的内部；
在所述氮化镓层的边缘区域以及所述栅极氧化物层远离所述衬底结构的一侧形成氧化物层；
刻蚀预设区域的所述氧化物层以及预设区域的所述氮化镓层；其中，所述预设区域远离所述栅极层的边界与所述氮化镓层的边界重合，所述预设区域邻近所述栅极层的边界与覆盖所述栅极氧化物层表面的所述氧化物层在所述氮化镓层的垂直投影的边界重合，所述氮化镓层的刻蚀深度小于当前所述氮化镓层的厚度；
去除所述氧化物层和所述栅极氧化物层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，对所述氮化镓层的边缘区域和所述栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的所述栅极层，包括：
通过无机溶剂对所述氮化镓层的边缘区域和所述栅极层的侧壁进行SPM清洗处理或APM清洗处理，形成侧壁被腐蚀的所述栅极层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于：
所述SPM清洗处理的无机溶剂的材料为硫酸和双氧水混合物；
所述APM清洗处理的无机溶剂的材料为氨水和双氧水混合物。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于：
沿边缘区域指向中心区域的方向，所述侧壁被腐蚀的栅极层的腐蚀范围为50nm-150nm。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，在氮化镓层远离所述衬底结构的一侧依次形成栅极层和栅极氧化物层，包括：
通过沉积工艺氮化镓层远离所述衬底结构的一侧依次形成栅极层和栅极氧化物层。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀所述栅极氧化物层、所述栅极层和所述氮化镓层的边缘区域，去除所述栅极氧化物层和所述栅极层的边缘区域，所述氮化镓层的刻蚀深度小于当前所述氮化镓层的厚度，包括：
在所述栅极氧化物层远离所述栅极层的一侧形成光刻胶；
图案化所述光刻胶；
刻蚀所述栅极氧化物层的边缘区域；
去除光刻胶；
以刻蚀后的所述栅极氧化物层作为掩膜，刻蚀所述栅极层和所述氮化镓层的边缘区域。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述氮化镓层的边缘区域以及所述栅极氧化物层远离所述衬底结构的一侧形成氧化物层，包括：
通过垫片沉积工艺在所述氮化镓层的边缘区域以及所述栅极氧化物层远离所述衬底结构的一侧形成氧化物层。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀预设区域的所述氧化物层以及预设区域的所述氮化镓层，包括：
通过垫片刻蚀工艺刻蚀所述预设区域的所述氧化物层。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于：
所述栅极层的材料为氮化钛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311596463.4A CN117316761B (zh) | 2023-11-28 | 2023-11-28 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311596463.4A CN117316761B (zh) | 2023-11-28 | 2023-11-28 | 一种半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117316761A CN117316761A (zh) | 2023-12-29 |
| CN117316761B true CN117316761B (zh) | 2024-03-01 |
Family
ID=89255573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311596463.4A Active CN117316761B (zh) | 2023-11-28 | 2023-11-28 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117316761B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377926A (zh) * | 2012-04-17 | 2013-10-30 | 无锡派腾微纳米科技有限公司 | 一种常闭型氮化镓场效应晶体管的制造方法 |
| CN103377921A (zh) * | 2012-04-17 | 2013-10-30 | 无锡派腾微纳米科技有限公司 | 一种常开型氮化镓场效应晶体管的制造方法 |
| CN114649409A (zh) * | 2020-12-18 | 2022-06-21 | 华为技术有限公司 | 高电子迁移率晶体管、制备方法、功率放大/开关器 |
| CN116230750A (zh) * | 2023-03-17 | 2023-06-06 | 上海格晶半导体有限公司 | 一种垂直阶梯场板高压GaN基二极管及其制作方法 |
-
2023
- 2023-11-28 CN CN202311596463.4A patent/CN117316761B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377926A (zh) * | 2012-04-17 | 2013-10-30 | 无锡派腾微纳米科技有限公司 | 一种常闭型氮化镓场效应晶体管的制造方法 |
| CN103377921A (zh) * | 2012-04-17 | 2013-10-30 | 无锡派腾微纳米科技有限公司 | 一种常开型氮化镓场效应晶体管的制造方法 |
| CN114649409A (zh) * | 2020-12-18 | 2022-06-21 | 华为技术有限公司 | 高电子迁移率晶体管、制备方法、功率放大/开关器 |
| CN116230750A (zh) * | 2023-03-17 | 2023-06-06 | 上海格晶半导体有限公司 | 一种垂直阶梯场板高压GaN基二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117316761A (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105190853B (zh) | 通过选择性循环蚀刻形成的finFET隔离 | |
| TWI261864B (en) | Recess gate and method for fabricating semiconductor device with the same | |
| CN111916351A (zh) | 半导体器件及其制备方法 | |
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| WO2005117091A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material | |
| JP2004186679A (ja) | 化合物半導体層の表面処理方法及び半導体装置の製造方法 | |
| JPH023920A (ja) | エッチング方法 | |
| CN110416076B (zh) | 一种改善金属线路断裂的方法及器件 | |
| CN113506720B (zh) | 一种晶圆背面平整度改善的方法 | |
| US10903330B2 (en) | Tapered gate electrode for semiconductor devices | |
| US20030164534A1 (en) | Method for manufacturing semiconductor device using two orientation flats | |
| CN111312808B (zh) | 半导体装置及其制造方法 | |
| CN117542882B (zh) | 一种氮化镓器件及其制备方法 | |
| CN111640797A (zh) | 半导体器件的制作方法 | |
| CN117316761B (zh) | 一种半导体结构及其制备方法 | |
| CN112993030A (zh) | 一种提高槽栅GaN MIS FET器件可靠性的方法 | |
| CN117438455A (zh) | 一种氮化镓高电子迁移率晶体管器件以及制备方法 | |
| CN111430239A (zh) | 基于表面处理及氧化工艺的GaN器件及其制备方法 | |
| CN107230614B (zh) | 氮化镓半导体器件的制备方法 | |
| Lung et al. | Pre-epitaxial plasma etch treatment for the selective epitaxial growth of silicon in high aspect ratio 3D NAND memory | |
| CN104835728A (zh) | 在多晶硅上形成金属硅化物的方法和半导体器件 | |
| CN113809154A (zh) | 一种氮化物势垒应力调制器件及其制备方法 | |
| CN113972270A (zh) | 场效应管、其制备方法及电子电路 | |
| CN117438299B (zh) | Iii-v族化合物半导体材料的刻蚀方法 | |
| CN116364534A (zh) | GaN基器件欧姆接触的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |