CN117238972B - 一种沟槽型碳化硅mosfet器件结构及其制备方法 - Google Patents
一种沟槽型碳化硅mosfet器件结构及其制备方法 Download PDFInfo
- Publication number
- CN117238972B CN117238972B CN202311524270.8A CN202311524270A CN117238972B CN 117238972 B CN117238972 B CN 117238972B CN 202311524270 A CN202311524270 A CN 202311524270A CN 117238972 B CN117238972 B CN 117238972B
- Authority
- CN
- China
- Prior art keywords
- type
- silicon carbide
- trench
- layer
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 53
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- -1 aluminum ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体器件技术领域，公开了一种沟槽型碳化硅MOSFET器件结构及其制备方法。该结构包括：从下至上依次设置的n+型碳化硅衬底、n‑型漂移层、n型电流传输层；在n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，栅氧化层包裹有多晶硅栅；栅氧化层、p+型基区以及n+型源区的底部设有p+型保护区；n型电流传输层的上方设有隔离介质层，隔离介质层的两侧分别设有接触电极，隔离介质层的上方设有源电极，n+型碳化硅衬底的背面设有漏电极。通过上述方式，本发明能够改变器件沟道电流的方向，使得沟道电流方向上没有设置沟槽保护结构，通过引入电流传输层减少沟槽保护结构对沟道电流的影响，获得更低的比导通电阻。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种沟槽型碳化硅MOSFET器件结构及其制备方法。
背景技术
由于碳化硅具有优良的物理和电学特性，如低本征载流子浓度、高热导率、高击穿场强等优点及优异的稳定性，成为高温大功率半导体器件的理想材料。碳化硅MOSFET作为目前最成熟的碳化硅功率半导体器件，具有诸多优异的特性，被电动汽车、充电桩、不间断电源及智能电网等诸多领域越来越广泛的应用。
沟槽型碳化硅MOSFET器件相比于平面型器件具有更低的比导通电阻和导通压降。更小的器件面积也使得沟槽型碳化硅功率器件具有更高的成本优势。沟槽型碳化硅功率器件在设计方法、工艺等领域继承了平面型器件的核心技术，而其沟槽刻蚀工艺、沟槽氧化工艺、沟槽栅氧保护设计方法等技术难度较大。
目前商业化的碳化硅沟槽型器件主要有罗姆公司的双沟槽结构，英飞凌的非对称沟槽结构，博世公司的深P+保护沟槽结构，三菱公司的TED-MOS结构。其中双沟槽、非对称沟槽及深P+保护沟槽器件的沟道均使用平行于晶圆轴线方向作为电流流动的方向，而TED-MOS结构使用垂直于晶圆轴线方向作为电流流动方向。
对于沟道方向平行于晶圆轴线方向的沟槽器件来说，其沟槽底部若存在P型沟槽保护区域，不可避免的对沟道电流造成影响，造成性能损失，但因为其结构较为简单，与硅基器件及平面型碳化硅器件工艺兼容性好，因此，目前绝大多数商业化及实验型的沟槽器件的沟道方向都平行于晶圆轴线。
对于沟道方向垂直于晶圆轴线方向的沟槽器件来说，载流子的流动路径与沟槽底边相距较远，因此可以在沟槽底部增加栅氧保护结构，从而起到栅氧保护的作用，而对器件导通特性影响较小。
基于上述考虑，沟道垂直于晶圆轴线方向的碳化硅MOSFET器件结构具有较高的开发价值。
发明内容
本发明提供一种沟槽型碳化硅MOSFET器件结构及其制备方法，具有低比导通电阻，高可靠性和制造简单的优点。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种沟槽型碳化硅MOSFET器件结构，所述沟槽型碳化硅MOSFET器件结构包括从下至上依次设置的n+型碳化硅衬底、n-型漂移层、n型电流传输层；在所述n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，所述栅氧化层包裹有多晶硅栅；所述栅氧化层、所述p+型基区以及所述n+型源区的底部设有p+型保护区；所述n型电流传输层的上方设有隔离介质层，所述隔离介质层的两侧分别设有接触电极，所述隔离介质层的上方设有源电极，所述n+型碳化硅衬底的背面设有漏电极。
根据本发明的一个实施例，所述n型电流传输层的掺杂浓度高于所述n-型漂移层的掺杂浓度。
根据本发明的一个实施例，所述n型电流传输层的掺杂浓度为5E16cm-3至4E17cm-3。
根据本发明的一个实施例，所述p+型基区为方形结构且对应所述栅氧化层间隔排列设置。
根据本发明的一个实施例，所述沟槽型碳化硅MOSFET器件结构的每个元胞内包括两个沟槽结构，各所述沟槽结构的两侧分别为所述n型电流传输层和所述n+型源区，所述沟槽结构的底角无圆角化。
根据本发明的一个实施例，所述沟槽结构内部填充所述栅氧化层和所述多晶硅栅，所述沟槽结构的深度为0.5μm至1.5μm，所述栅氧化层的厚度为25nm至60nm。
根据本发明的一个实施例，所述p+型保护区的掺杂浓度为2E16cm-3至2E18cm-3。
根据本发明的一个实施例，所述n-型漂移层的厚度为5μm至35μm，所述n型电流传输层的厚度为0.8μm至2μm。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种沟槽型碳化硅MOSFET器件结构的制备方法，包括：
步骤S1：在n+碳化硅衬底上依次外延生长n-型漂移层、n型电流传输层；
步骤S2：在所述n型电流传输层上依次通过离子注入形成p型保护区、n+型源区和p+型基区；
步骤S3：在所述n型电流传输层的顶部刻蚀形成沟槽结构；
步骤S4：对所述沟槽结构进行氧化，形成栅氧化层，并沉积多晶硅栅；
步骤S5：沉积隔离介质层并刻蚀形成接触区域；
步骤S6：在所述步骤S5所得到的结构的正面溅射接触电极、源电极，在背面溅射漏电极。
根据本发明的一个实施例，在所述步骤S3中，所述沟槽结构采用六氟化硫、氧气以及溴化氢的混合气体进行干法刻蚀工艺形成；在所述步骤S4中，所述多晶硅栅采用原位掺杂磷元素或硼元素的方法进行沉积获得。
本发明的有益效果是：沟槽型碳化硅MOSFET器件结构从下至上依次包括n+型碳化硅衬底、n-型漂移层、n型电流传输层；在所述n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，所述栅氧化层包裹有多晶硅栅；所述栅氧化层、p+型基区以及n+型源区的底部设有p+型保护区；通过改变器件沟道电流的方向，使得沟道电流方向上没有设置沟槽保护结构，同时引入电流传输层，进一步减少沟槽保护结构对沟道电流的影响，获得更低的比导通电阻，同时具有高可靠性和制造简单的优点。
附图说明
图1是本发明一实施例的沟槽型碳化硅MOSFET器件结构的示意图。
图2是本发明一实施例的沟槽型碳化硅MOSFET器件结构的制备方法的流程示意图。
图3是本发明实施例的步骤S1所形成结构的示意图。
图4是本发明实施例的步骤S2所形成结构的示意图。
图5是本发明实施例的步骤S3所形成结构的示意图。
图6是本发明实施例的步骤S3所形成结构中元胞的俯视图。
图7是本发明实施例的步骤S4所形成结构的示意图。
图8是本发明实施例的步骤S4所形成结构中元胞的俯视图。
图9是本发明实施例的步骤S5所形成结构的示意图。
附图中各标号的含义为：
100-沟槽型碳化硅MOSFET器件结构；1-n+型碳化硅衬底；2-n-型漂移层；3-n型电流传输层；4- p+型保护区；5-n+型源区；6-栅氧化层；7-多晶硅栅；8-p+型基区；9-隔离介质层；10-接触电极；11-源电极；12-漏电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
图1是本发明一实施例的沟槽型碳化硅MOSFET器件结构的示意图。请参见图1，该沟槽型碳化硅MOSFET器件结构100包括从下至上依次设置的n+型碳化硅衬底1、n-型漂移层2、n型电流传输层3；在n型电流传输层3的顶部两侧分别从外至内依次设有p+型基区8、n+型源区5以及栅氧化层6，栅氧化层6包裹有多晶硅栅7；栅氧化层6、p+型基区8以及n+型源区5的底部设有p+型保护区4；n型电流传输层3的上方设有隔离介质层9，隔离介质层9的两侧分别设有接触电极10，隔离介质层9的上方设有源电极11，n+型碳化硅衬底1的背面设有漏电极12。该实施例通过改变器件沟道电流的方向，使得沟道电流方向上没有设置沟槽保护结构，同时引入n型电流传输层3，进一步减少了沟槽保护结构对沟道电流的影响，获得更低的比导通电阻，同时具有高可靠性和制造简单的优点。
在一种可实现的实施方式中，n-型漂移层2的厚度为5μm至35μm，n型电流传输层3的厚度为0.8μm至2μm。
在一种可实现的实施方式中，n型电流传输层3的掺杂浓度高于n-型漂移层的掺杂浓度。n型电流传输层3的掺杂浓度为5E16cm-3至4E17cm-3。
在一种可实现的实施方式中，p+型保护区4的掺杂浓度为2E16cm-3至2E18cm-3。
在一种可实现的实施方式中，p+型基区8为方形结构且对应栅氧化层6间隔排列设置，从而增加n+型源区5的面积，减少接触电阻。
在一种可实现的实施方式中，沟槽型碳化硅MOSFET器件结构100的每个元胞内包括两个沟槽结构，各沟槽结构的两侧分别为n型电流传输层3和n+型源区5，沟槽结构的底角无圆角化。该实施例利用沟槽结构侧壁载流子迁移率更高的特点，能够获得更高的沟道载流子迁移率。
在一种可实现的实施方式中，沟槽结构内部填充栅氧化层6和多晶硅栅7，沟槽结构的深度为0.5μm至1.5μm，栅氧化层6的厚度为25nm至60nm。
在一种可实现的实施方式中，接触电极10用Ni金属，厚度为100nm。源电极11使用AlCu金属，厚度4μm。漏电极12使用Ti 20nm/Ni 100nm/Ti 100nm/Ni 400nm/Ag 4μm。
图2是本发明一实施例的沟槽型碳化硅MOSFET器件结构的制备方法的流程示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图2所示的流程顺序为限。如图2所示，该方法包括步骤：
步骤S1：在n+碳化硅衬底上依次外延生长n-型漂移层、n型电流传输层。
在步骤S1中，在n+碳化硅衬底1上依次外延生长n-型漂移层2、n型电流传输层3，生长温度1650℃，n-型漂移层2的厚度为5μm至35μm，n型电流传输层3的厚度为0.8μm至2μm，n型电流传输层3的掺杂浓度高于n-型漂移层2的掺杂浓度。n型电流传输层3的掺杂浓度为5E16cm-3至4E17cm-3。形成图3所示结构。
步骤S2：在n型电流传输层上依次通过离子注入形成p型保护区、n+型源区和p+型基区。
在步骤S2中，在n型电流传输层3上依次通过离子注入形成p型保护区8、n+型源区5和p+型基区8，形成图4所示结构，其中，p型保护区8可使用铝离子或者硼离子，n+型源区5可使用磷离子或氮离子，注入温度500℃以上。p+型保护区4的掺杂浓度为2E16cm-3至2E18cm-3。
步骤S3：在n型电流传输层的顶部刻蚀形成沟槽结构。
在步骤S3中，沟槽结构采用六氟化硫、氧气以及溴化氢的混合气体进行干法刻蚀工艺形成，可提高刻蚀选择比。在n型电流传输层3的顶部刻蚀形成沟槽结构，形成图5和图6所示结构。
步骤S4：对沟槽结构进行氧化，形成栅氧化层，并沉积多晶硅栅。
在步骤S4中，对步骤S3所形成的结构进行氧化，形成栅氧化层6，氧化温度1200℃至1350℃，为了降低栅氧化层6-碳化硅界面态密度，氧化完成后使用一氧化氮退火，之后沉积多晶硅栅7，形成图7和图8所示结构，p+型基区8为方形结构且对应栅氧化层6间隔排列设置，从而增加n+型源区5的面积，减少接触电阻。多晶硅栅7采用原位掺杂磷元素或硼元素的方法进行沉积获得，能够降低栅电极电阻。
步骤S5：沉积隔离介质层并刻蚀形成接触区域。
在步骤S5中，隔离介质层9可选择PECVD（Plasma Enhanced Chemical VaporDeposition ，等离子体增强化学的气相沉积法）生长的未掺杂硅酸盐玻璃和硼磷硅玻璃，之后使用六氟乙烷和氧气刻蚀形成接触区域，形成图9所示结构。
步骤S6：在步骤S5所得到的结构的正面溅射接触电极、源电极，在背面溅射漏电极。
在步骤S6中，正面的接触电极10使用Ni金属，厚度为100nm，源电极11使用AlCu金属厚度4μm，漏电极12使用Ti 20nm/Ni 100nm，待激光退火形成欧姆接触后，蒸发Ti 100nm/Ni 400nm/Ag 4μm，完成制备，形成图1所示结构。
本发明实施例的沟槽型碳化硅MOSFET器件结构的制备方法对栅氧保护效果好，同时具有高可靠性和制造简单的优点，所制备得到沟槽型碳化硅MOSFET器件结构100通过改变器件沟道电流的方向，使得沟道电流方向上没有设置沟槽保护结构，同时引入n型电流传输层3，进一步减少沟槽保护结构对沟道电流的影响，获得更低的比导通电阻。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种沟槽型碳化硅MOSFET器件结构，其特征在于，所述沟槽型碳化硅MOSFET器件结构包括从下至上依次设置的n+型碳化硅衬底、n-型漂移层、n型电流传输层；在所述n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，所述栅氧化层包裹有多晶硅栅；所述栅氧化层、所述p+型基区以及所述n+型源区的底部设有p+型保护区；所述n型电流传输层的上方设有隔离介质层，所述隔离介质层的两侧分别设有接触电极，所述隔离介质层的上方设有源电极，所述n+型碳化硅衬底的背面设有漏电极；所述p+型基区为方形结构且对应所述栅氧化层间隔排列设置。
2.根据权利要求1所述的沟槽型碳化硅MOSFET器件结构，其特征在于，所述n型电流传输层的掺杂浓度高于所述n-型漂移层的掺杂浓度。
3.根据权利要求2所述的沟槽型碳化硅MOSFET器件结构，其特征在于，所述n型电流传输层的掺杂浓度为5E16cm-3至4E17cm-3。
4.根据权利要求1所述的沟槽型碳化硅MOSFET器件结构，其特征在于，所述沟槽型碳化硅MOSFET器件结构的每个元胞内包括两个沟槽结构，各所述沟槽结构的两侧分别为所述n型电流传输层和所述n+型源区，所述沟槽结构的底角无圆角化。
5.根据权利要求4所述的沟槽型碳化硅MOSFET器件结构，其特征在于，所述沟槽结构内部填充所述栅氧化层和所述多晶硅栅，所述沟槽结构的深度为0.5μm至1.5μm，所述栅氧化层的厚度为25nm至60nm。
6.根据权利要求1所述的沟槽型碳化硅MOSFET器件结构，其特征在于，所述p+型保护区的掺杂浓度为2E16cm-3至2E18cm-3。
7.根据权利要求1所述的沟槽型碳化硅MOSFET器件结构，其特征在于，所述n-型漂移层的厚度为5μm至35μm，所述n型电流传输层的厚度为0.8μm至2μm。
8.一种如权利要求1-7任一项所述的沟槽型碳化硅MOSFET器件结构的制备方法，其特征在于，包括：
步骤S1：在n+碳化硅衬底上依次外延生长n-型漂移层、n型电流传输层；
步骤S2：在所述n型电流传输层上依次通过离子注入形成p+型保护区、n+型源区和p+型基区；
步骤S3：在所述n型电流传输层的顶部刻蚀形成沟槽结构；
步骤S4：对所述沟槽结构进行氧化，形成栅氧化层，并沉积多晶硅栅；
步骤S5：沉积隔离介质层并刻蚀形成接触区域；
步骤S6：在所述步骤S5所得到的结构的正面溅射接触电极、源电极，在背面溅射漏电极。
9.根据权利要求8所述的制备方法，其特征在于，在所述步骤S3中，所述沟槽结构采用六氟化硫、氧气以及溴化氢的混合气体进行干法刻蚀工艺形成；在所述步骤S4中，所述多晶硅栅采用原位掺杂磷元素或硼元素的方法进行沉积获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311524270.8A CN117238972B (zh) | 2023-11-16 | 2023-11-16 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311524270.8A CN117238972B (zh) | 2023-11-16 | 2023-11-16 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117238972A CN117238972A (zh) | 2023-12-15 |
| CN117238972B true CN117238972B (zh) | 2024-04-16 |
Family
ID=89084820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311524270.8A Active CN117238972B (zh) | 2023-11-16 | 2023-11-16 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238972B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015177914A1 (ja) * | 2014-05-23 | 2015-11-26 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両 |
| CN115566073A (zh) * | 2022-10-28 | 2023-01-03 | 大连海事大学 | 一种抗单粒子烧毁的沟槽栅功率mosfet器件及其制备方法 |
| CN116110972A (zh) * | 2023-02-28 | 2023-05-12 | 深圳信息职业技术学院 | 集成jfet提升第三象限导通特性的碳化硅mosfet器件 |
| CN116314333A (zh) * | 2023-03-12 | 2023-06-23 | 北京工业大学 | 一种集成肖特基超势垒二极管的沟槽型SiC MOSFET结构 |
| CN116613215A (zh) * | 2023-06-26 | 2023-08-18 | 陕西亚成微电子股份有限公司 | 一种线性平面功率vdmos结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6972680B2 (ja) * | 2017-06-09 | 2021-11-24 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
-
2023
- 2023-11-16 CN CN202311524270.8A patent/CN117238972B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015177914A1 (ja) * | 2014-05-23 | 2015-11-26 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両 |
| CN115566073A (zh) * | 2022-10-28 | 2023-01-03 | 大连海事大学 | 一种抗单粒子烧毁的沟槽栅功率mosfet器件及其制备方法 |
| CN116110972A (zh) * | 2023-02-28 | 2023-05-12 | 深圳信息职业技术学院 | 集成jfet提升第三象限导通特性的碳化硅mosfet器件 |
| CN116314333A (zh) * | 2023-03-12 | 2023-06-23 | 北京工业大学 | 一种集成肖特基超势垒二极管的沟槽型SiC MOSFET结构 |
| CN116613215A (zh) * | 2023-06-26 | 2023-08-18 | 陕西亚成微电子股份有限公司 | 一种线性平面功率vdmos结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117238972A (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| US20220246745A1 (en) | Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices | |
| CN104716192A (zh) | 利用电荷耦合实现耐压的功率mos器件及其制备方法 | |
| CN112259598A (zh) | 一种沟槽型mosfet器件及其制备方法 | |
| JP2008171891A (ja) | 半導体装置とその製造方法 | |
| CN116759461A (zh) | 一种高温稳定性的功率mosfet器件及其制备方法 | |
| CN113284954B (zh) | 一种高沟道密度的碳化硅mosfet及其制备方法 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| WO2023071284A1 (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN117238972B (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN117219512B (zh) | 一种氮化镓半导体功率器件的制备方法 | |
| CN105006484A (zh) | 一种超结半导体器件及其制造方法 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN117457741A (zh) | 一种分离栅mosfet器件及其制作方法 | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| CN113871489B (zh) | 一种全环绕多通道漂移区横向功率器件及其制造方法 | |
| CN116613210A (zh) | 一种高耐压碳化硅umosfet器件及其制备方法 | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 | |
| CN213816160U (zh) | 一种SiC双沟槽型MOSFET器件 | |
| CN213124445U (zh) | 一种新型碳化硅沟槽式绝缘栅双极晶体管 | |
| CN114975620A (zh) | 低输入电容的沟槽型igbt器件及制备方法 | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 801, Building 1, Bronze Sword Technology Building, No. 6 Guangke 1st Road, Laokeng Community, Longtian Street, Pingshan District, Shenzhen City, Guangdong Province 518000 Patentee after: Shenzhen Basic Semiconductor Co.,Ltd. Country or region after: China Address before: 22nd Floor, Phase II, International Student Entrepreneurship Building, No. 29 South Ring Road, Nanshan District, Shenzhen, Guangdong Province Patentee before: BASIC SEMICONDUCTOR LTD. Country or region before: China |