CN117238946A - 半导体装置及电力转换装置 - Google Patents

半导体装置及电力转换装置 Download PDF

Info

Publication number
CN117238946A
CN117238946A CN202310681638.5A CN202310681638A CN117238946A CN 117238946 A CN117238946 A CN 117238946A CN 202310681638 A CN202310681638 A CN 202310681638A CN 117238946 A CN117238946 A CN 117238946A
Authority
CN
China
Prior art keywords
layer
region
semiconductor device
main surface
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310681638.5A
Other languages
English (en)
Inventor
菅原胜俊
福井裕
足立亘平
石桥和也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117238946A publication Critical patent/CN117238946A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

提供半导体装置，即使将窄台面构造与超结构造进行组合也能够防止电阻与耐压之间的关系变差。半导体装置(101)具有将源极区域(4)及基极区域(3)贯通的多个沟槽(16)、以及作为多个沟槽(16)之间的区域的台面区域(15)。在沟槽(16)内形成有隔着栅极绝缘膜(5)而面向基极区域(3)的栅极电极(6)。在沟槽(16)的正下方设置电场缓和层(8)。在基极区域(3)与漂移层(2)之间形成有交替地配置有第1柱层(13)及第2柱层(14)的超结构造。第1柱层(13)的宽度小于或等于电场缓和层(8)的宽度。

Description

半导体装置及电力转换装置
技术领域
本发明涉及半导体装置及电力转换装置。
背景技术
在功率电子设备中，作为对向电动机等负载的电力供给进行控制的开关元件，广泛使用IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal OxideSemiconductor Field Effect Transistor)等绝缘栅型半导体装置。
另一方面，作为下一代的开关元件，使用了碳化硅(SiC)等宽带隙半导体的MOSFET、IGBT等受到关注，有望看到向对1kV左右或者更高的高电压进行处理的技术领域的应用。作为宽带隙半导体，除了SiC以外，还存在例如氮化镓(GaN)类材料、金刚石等。
在MOSFET的电阻成分中存在被称为沟道的反转层的电阻成分即沟道电阻、漂移层的电阻成分即漂移电阻、作为主电极的金属电极与半导体层之间的接触电阻等。另外，MOSFET被大致分为平面型和沟槽型。在平面型中，在半导体层的表面之上配置栅极构造，在沟槽型中，在形成于半导体层的沟槽内配置栅极构造。通常，与平面型相比，沟槽型能够提高沟道密度，因此能够降低沟道电阻。
但是，在沟槽型中存在以下问题，即，电场在形成有栅极构造的沟槽的底部集中，因此栅极氧化膜的可靠性容易变低。作为解决该问题的技术，提出了通过在沟槽的底部设置p型的电场缓和层，使耗尽层延伸至沟槽的底部，从而对施加于沟槽的底部的电场进行缓和的技术。并且，只要将电场缓和层接地，则通断时的耗尽层的位移被高速化，能够降低通断损耗。
在向栅极构造施加了栅极电压时，形成反转层(沟道)的仅是面向栅极构造的半导体层的表层部。由此，就沟槽型的MOSFET而言，仅在被栅极构造的沟槽夹着的台面状的半导体区域(以下称为“台面区域”)的两侧面的表层部形成反转层。但是，只要使台面区域的宽度变窄至使两侧面的反转层相连的程度，则能够在整个台面区域形成反转层，能够进一步降低沟道电阻。这样，以反转层形成于整个台面区域的方式使台面区域变窄后的构造被称为“窄台面构造”。
另一方面，漂移层是在形成反转层的部分与半导体衬底之间设置的半导体区域，通过漂移层的耗尽化来保持MOSFET整体的耐压。作为使漂移电阻降低的技术，存在将分别沿纵向延伸的p型的半导体区域即p型柱层与n型的半导体区域即n型柱层交替地配置的被称为超结(super junction)的构造。在超结构造中，通过在p型柱层与n型柱层之间延伸的耗尽层来保持耐压，能够将n型柱层的杂质浓度设计得高，因此能够降低漂移电阻。
如果应用沟槽型构造和超结构造这两者，则能够降低沟道电阻及漂移电阻，因此能够减小MOSFET的电阻。例如在下述的专利文献1中公开了应用了沟槽型构造和超结构造这两者的半导体装置。另外，在专利文献2中公开了在栅极构造的沟槽的正下方设置电场缓和层，将超结构造的p型柱层配置于电场缓和层的正下方的碳化硅半导体装置。
专利文献1：日本特开2008-66708号公报
专利文献2：日本特开2021-27138号公报
如上所述，只要将沟槽型构造与超结构造组合，就能够削减半导体装置的电阻。但是，如果考虑到半导体装置的制造时的加工技术，则即使台面区域能够变窄，沟槽变窄也存在限度，因此就具有窄台面构造的半导体装置而言，沟槽的比例大于台面区域的比例。在这种情况下，可知，如果在全部沟槽的正下方配置p型柱层，则p型柱层与n型柱层之间的比率脱离理想值，半导体装置的电阻与耐压之间的关系变差。
发明内容
本发明就是为了解决以上这样的课题而提出的，其目的在于，提供即使将窄台面构造与超结构造进行组合也能够防止电阻与耐压之间的关系变差的半导体装置。
本发明涉及的半导体装置具有：半导体衬底，其具有第1主面及所述第1主面的相反侧的第2主面；第1导电型的漂移层，其形成于所述半导体衬底的所述第1主面与所述第2主面之间；第2导电型的基极区域，其形成于所述半导体衬底的所述第1主面侧的表层部；第1导电型的源极区域，其形成于所述基极区域的表层部；接触区域，其是所述基极区域的表层部的未形成所述源极区域的区域；源极电极，其形成于所述半导体衬底的所述第1主面之上，与所述源极区域及所述接触区域连接；多个沟槽，其形成于所述半导体衬底的所述第1主面侧，将所述源极区域及所述基极区域贯通；台面区域，其是多个所述沟槽之间的区域，设置有所述基极区域及所述源极区域；栅极电极，其形成于所述沟槽内，隔着栅极绝缘膜而面向所述基极区域；第2导电型的电场缓和层，其设置于所述沟槽的正下方；以及超结构造，其设置于所述基极区域与所述漂移层之间，交替地配置有第2导电型的第1柱层及第1导电型的第2柱层，所述第1柱层的宽度小于或等于所述电场缓和层的宽度。
发明的效果
根据本发明，通过使超结构造的第1柱层的宽度比栅极构造的沟槽之下的电场缓和层的宽度窄，从而能够良好地保持半导体装置的电阻与耐压之间的关系。
附图说明
图1是实施方式1涉及的半导体装置的示意图。
图2是实施方式2涉及的半导体装置的示意图。
图3是实施方式3涉及的半导体装置的示意图。
图4是表示电力转换系统的结构的框图，在该电力转换系统中应用了实施方式4涉及的电力转换装置。
具体实施方式
＜实施方式1＞
图1是实施方式1涉及的半导体装置101的示意图。这里，示出了将半导体装置101设为MOSFET的例子，但半导体装置101也可以是IGBT等其它开关元件。另外，在以下的说明中，将第1导电型设为n型，将第2导电型设为p型，但也可以相反地，将第1导电型设为p型，将第2导电型设为n型。
半导体装置101是使用由碳化硅(SiC)构成的半导体衬底1而形成的。将图1中的半导体衬底1的上侧的面定义为“第1主面”，将下侧的面定义为“第2主面”。此外，半导体衬底1的材料不限于碳化硅，也可以是硅(Si)，也可以是由氮化镓(GaN)类材料、金刚石等其它宽带隙半导体形成的材料。
在半导体衬底1的第1主面与第2主面之间形成有第1导电型(n型)的漂移层2。在半导体衬底1的第1主面侧的表层部形成有第2导电型(p型)的基极区域3。在基极区域3的表层部离散地形成有第1导电型的源极区域4，基极区域3的表层部的未形成源极区域4的区域成为接触区域31。
在半导体衬底1的第1主面之上形成有与源极区域4及接触区域31连接的源极电极10。另外，在半导体衬底1的第2主面之上形成有漏极电极11。
在半导体衬底1的第1主面侧形成有将源极区域4及基极区域3贯通的多个沟槽16。多个沟槽16之间的区域是台面区域15，上述基极区域3及源极区域4形成于台面区域15。在台面区域15的表面，优选接触区域31的面积小于源极区域4的面积。
在沟槽16内埋入有栅极绝缘膜5、栅极电极6及层间绝缘膜7。栅极绝缘膜5形成于沟槽16的侧面及底面，栅极电极6形成于栅极绝缘膜5之上。由此，栅极电极6隔着栅极绝缘膜5而面向基极区域3。层间绝缘膜7将栅极绝缘膜5之上覆盖，栅极绝缘膜5与源极电极10之间通过层间绝缘膜7而绝缘。
另外，在沟槽16的正下方形成有第2导电型的电场缓和层8。电场缓和层8经由基极区域3与源极电极10电连接。在本实施方式中，在台面区域15的一部分设置有将电场缓和层8与基极区域3连接的第2导电型的连接层9。优选连接层9配置于接触区域31的正下方。
在半导体衬底1的漂移层2的上部即基极区域3与漂移层2之间，设置有交替地配置有第2导电型的第1柱层13与第1导电型的第2柱层14的超结构造。此外，第1柱层13的杂质的峰值浓度低于电场缓和层8，第2柱层14的杂质的峰值浓度高于漂移层2。
就实施方式1涉及的半导体装置101而言，第1柱层13及第2柱层14的延伸方向与沟槽16及电场缓和层8的延伸方向相同，第1柱层13配置于电场缓和层8的正下方。第1柱层13的宽度小于或等于电场缓和层8的宽度。另外，第2柱层14的宽度比台面区域15的宽度宽。
另外，就实施方式1涉及的半导体装置101而言，采用了使台面区域15的宽度变窄后的窄台面构造。在窄台面构造中，宽度窄的台面区域15被栅极电极6夹着，能够在整个台面区域15形成反转层。为了使电流路径最短化而降低沟道电阻，优选采取电流在台面区域15的上下方向流动的结构。另外，优选台面区域15的宽度处于大于或等于0.01μm且小于或等于0.2μm的范围。
这里，对沟槽16的形成方法进行说明。沟槽16能够通过在半导体衬底1的第1主面之上形成蚀刻掩模，利用使用了该蚀刻掩模的干蚀刻来形成。在半导体衬底1是硅的情况下，能够将抗蚀掩模用作蚀刻掩模。但是，在半导体衬底1是碳化硅的情况下，由于碳化硅的键能大，所以通过抗蚀掩模无法得到足够的蚀刻选择比。由此，在这种情况下，可以将硅氧化膜等形成于半导体衬底1的第1主面的整面，通过抗蚀掩模对其进行加工，由此形成硬掩模，将该硬掩模用作蚀刻掩模。
为了使台面区域15变窄以成为窄台面构造，需要提高蚀刻掩模的加工精度，但这也存在限度。因此，也可以进一步对通过上述方法形成的蚀刻掩模进行加工。具体地说，也可以通过各向同性蚀刻将形成的蚀刻掩模细线化，通过使用了细线化后的蚀刻掩模的干蚀刻而形成沟槽16。在该方法中，即使在半导体衬底1是碳化硅的情况下，也能够形成小于或等于0.2μm的窄的台面区域15。
在半导体装置101为接通状态时，第2柱层14成为电流路径，在半导体装置101切换为断开状态时，耗尽层从第1柱层13向第2柱层14延伸，由此电流路径被切断。能够通过提高第2柱层14的杂质浓度而降低电阻，因此能够通过在漂移层2设置超结构造来大幅度地改善耐压与漂移电阻的关系。
第1柱层13及第2柱层14的在半导体衬底1的深度方向上的长度可以大于或等于从漂移层2的底部至电场缓和层8的底部为止的长度的一半。在从漂移层2的底部至电场缓和层8的底部为止的区域，超结构造所占的比例越大，则半导体装置101的电阻与耐压之间的关系越能得到改善。
第1柱层13与源极电极10电连接。因此，优选第1柱层13的设置周期(即，设置间隔)与沟槽16的设置周期相同。在这种情况下，能够通过沟槽16之下的电场缓和层8来进行第1柱层13与源极电极10之间的电连接。
另外，电场缓和层8的正下方难以成为电流路径，因此能够通过在此处配置第1柱层13而使电流路径变得更短。即，优选分别在沟槽16的正下方配置第1柱层13，在台面区域15的正下方配置第2柱层14。
此外，能够通过高能量离子注入或反复进行离子注入和外延生长而形成由第1柱层13及第2柱层14构成的超结构造。
在由于台面区域15的加工精度的限制而使沟槽16的比例大于台面区域15的比例的情况下，例如如果在沟槽16之下设置与其宽度相同的第1柱层13，在台面区域15之下设置与其宽度相同的第2柱层14，则超结构造中的第1柱层13的比例变大，电阻与耐压之间的关系变差。在本实施方式中，通过使第1柱层13变窄，使第2柱层14变宽，从而解决了该问题，能够良好地保持电阻与耐压之间的关系。
＜实施方式2＞
在实施方式1中，通过使第1柱层13的宽度变窄而使第1柱层13与第2柱层14之间的比率合理化，但在实施方式2中示出使该比率合理化的另外的方法。
图2是实施方式2涉及的半导体装置102的示意图。实施方式2涉及的半导体装置102与实施方式1的半导体装置101之间的不同点在于第1柱层13及第2柱层14的设置周期。在实施方式1中，第1柱层13的设置周期与沟槽16的设置周期之比(以下也称为“设置周期比”)是1：1，但就图2的半导体装置102而言，使第1柱层13的设置周期比沟槽16的设置周期长，将第1柱层13与沟槽16的设置周期比设为2：1。即使在这种情况下，耐压与电阻的关系也被合理化。
第1柱层13与沟槽16的设置周期比只要是整数对整数即可，例如也可以是3：1、3：2。根据设置周期比，有时会在台面区域15的正下方配置第1柱层13，但沟道电阻被充分地降低，因此由其引起的电阻的增加量小到能够忽略的程度。
在实施方式2中，第1柱层13的宽度与沟槽16之下的电场缓和层8的宽度相比可窄可宽。在第1柱层13的宽度大于电场缓和层8的宽度的情况下，电阻有可能稍微增加，但在这种情况下，电阻的增加量也小到能够忽略的程度。
就实施方式2涉及的半导体装置102而言，能够通过使沟槽16变窄而提高沟道密度，进一步降低沟道电阻。但是，在实施方式1中说明过的沟槽16的形成方法中，能够使台面区域15变窄，但无法使沟槽16变窄。换言之，虽然能够使台面区域15与沟槽16之间的比率发生变化，但无法使台面区域15及沟槽16的设置周期发生变化。
因此，在实施方式2中可以通过以下的方法形成沟槽16。首先，在半导体衬底1的第1主面之上形成第1硬掩模而进行图案化。接下来，在半导体衬底1的第1主面的整面形成第2硬掩模，进行针对该第2硬掩模的各向异性蚀刻。其结果，成为在第1硬掩模的侧壁残留有第2硬掩模的状态。然后，通过蚀刻将第1硬掩模去除，仅残留第2硬掩模。然后，通过将残留的第2硬掩模用作蚀刻掩模的干蚀刻而在半导体衬底1的第1主面形成沟槽16。在该方法中，能够以第1硬掩模的2倍的密度形成第2硬掩模，因此能够形成宽度窄的沟槽16。
此外，优选第1硬掩模和第2硬掩模是彼此蚀刻选择比大的材料。例如，可以是第1硬掩模使用多晶硅，第2硬掩模使用硅氧化膜。另外，如果反复进行上述第2硬掩模的形成，使硬掩模的密度提高至4倍、8倍，则能够形成宽度更窄的沟槽16。
能够通过使用该方法而使台面区域15及沟槽16的设置周期变小，但第1柱层13及第2柱层14的宽度也存在加工的限度。在通过高能量离子注入进行第1柱层13及第2柱层14的形成的情况下，需要厚的掩模材料，因此存在难以进行细线加工的限制，在将离子注入与外延生长组合而进行第1柱层13及第2柱层14的形成的情况下，受到掩模偏移的影响这一点成为限制。另外，被注入的离子在面内方向具有某种程度的扩展，因此难以像台面区域15那样对第1柱层13及第2柱层14进行细微加工。
在本实施方式中，并非必须在台面区域15的正下方配置第2柱层14，因此能够避免受到第1柱层13及第2柱层14的宽度的限制，并且良好地保持电阻与耐压的关系。
＜实施方式3＞
图3是实施方式3涉及的半导体装置103的示意图。实施方式3涉及的半导体装置103与实施方式1的半导体装置101或实施方式2的半导体装置102之间的不同点在于第1柱层13及第2柱层14的延伸方向。在实施方式1及2中，第1柱层13及第2柱层14的延伸方向与沟槽16及电场缓和层8的延伸方向相同，但就图3的半导体装置103而言，第1柱层13及第2柱层14的延伸方向与沟槽16及电场缓和层8的延伸方向相差90度。即，第1柱层13及第2柱层14的延伸方向与沟槽16及电场缓和层8的延伸方向正交。
如在实施方式1及2中叙述的那样，第1柱层13及第2柱层14的宽度在超结构造中是重要的参数。在实施方式1及2中示出了通过使第1柱层13及第2柱层14的宽度、设置周期合理化来改善电阻与耐压之间的关系的方法，但无法相对于台面区域15的设置周期而独立地设计第1柱层13及第2柱层14的宽度。其理由是，如果相对于台面区域15的设置周期而独立地设计第1柱层13及第2柱层14的宽度，则台面区域15与第2柱层14之间的位置关系会因为部位而不同，产生局部的电流的偏聚。局部的电流的偏聚在由于负载短路等异常而流过大电流时会成为引起局部破坏的原因，需要避免。
因此，在实施方式3中，通过将电场缓和层8的底面设为边界，使在该边界的更下方设置的第1柱层13及第2柱层14的延伸方向相对于在该边界的更上方设置的台面区域15及沟槽16的延伸方向错开90度，从而能够相对于台面区域15的设置周期而独立地设计第1柱层13及第2柱层14的宽度。由此，第1柱层13及第2柱层14的宽度的设计的限制减小，能够使电阻与耐压的关系更靠近理想的状态。此外，即使如本实施方式这样，在使第1柱层13及第2柱层14的延伸方向与台面区域15及沟槽16的延伸方向错开了90度的情况下，第1柱层13也能够通过电场缓和层8与源极电极10电连接。
＜实施方式4＞
本实施方式是将上述实施方式1至3的任一者涉及的半导体装置应用于电力转换装置。本发明不限定于特定的电力转换装置，但以下，作为实施方式4，对将本发明应用于三相逆变器的情况进行说明。
图4是表示电力转换系统的结构的框图，在该电力转换系统中应用了本实施方式涉及的电力转换装置。
图4所示的电力转换系统由电源100、电力转换装置200、负载300构成。电源100是直流电源，向电力转换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外，也可以使电源100由将从直流系统输出的直流电力转换为规定的电力的DC/DC转换器构成。
电力转换装置200是连接在电源100与负载300之间的三相逆变器，将从电源100供给的直流电力转换为交流电力，向负载300供给交流电力。电力转换装置200如图4所示，具有：主转换电路201，其将直流电力转换为交流电力而输出；驱动电路202，其输出对主转换电路201的各开关元件进行驱动的驱动信号；以及控制电路203，其将对驱动电路202进行控制的控制信号输出至驱动电路202。
负载300是由从电力转换装置200供给的交流电力进行驱动的三相电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁道车辆、电梯或空调设备的电动机。
以下，对电力转换装置200的详情进行说明。主转换电路201具有开关元件(未图示)，通过开关元件的通断，从而将从电源100供给的直流电力转换为交流电力，向负载300供给。主转换电路201的具体的电路结构存在各种结构，但本实施方式涉及的主转换电路201是两电平的三相全桥电路，能够由6个开关元件构成。主转换电路201的各开关元件应用上述实施方式1至3的任一者涉及的半导体装置。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。并且，各上下桥臂的输出端子即主转换电路201的3个输出端子与负载300连接。
驱动电路202生成对主转换电路201的开关元件进行驱动的驱动信号，供给至主转换电路201的开关元件的控制电极。具体地说，按照来自后述的控制电路203的控制信号，向各开关元件的控制电极输出将开关元件设为接通状态的驱动信号和将开关元件设为断开状态的驱动信号。在将开关元件维持为接通状态的情况下，驱动信号是大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主转换电路201的开关元件进行控制，以向负载300供给期望的电力。具体地说，基于应向负载300供给的电力，对主转换电路201的各开关元件应成为接通状态的时间(接通时间)进行计算。例如，能够通过与应输出的电压相对应地对开关元件的接通时间进行调制的PWM控制，对主转换电路201进行控制。并且，向驱动电路202输出控制指令(控制信号)，以在各时刻向应成为接通状态的开关元件输出接通信号，向应成为断开状态的开关元件输出断开信号。驱动电路202按照该控制信号，将接通信号或断开信号作为驱动信号而向各开关元件的控制电极输出。
在本实施方式涉及的电力转换装置中，作为主转换电路201的开关元件而应用实施方式1至3的任一者涉及的半导体装置，因此能够大幅度地降低电阻。
在本实施方式中，说明了向两电平的三相逆变器应用本发明的例子，但本发明不限于此，能够应用于各种电力转换装置。在本实施方式中，采用了两电平的电力转换装置，但也可以是三电平或多电平的电力转换装置，在向单相负载供给电力的情况下，也可以向单相逆变器应用本发明。另外，在向直流负载等供给电力的情况下，也能够向DC/DC转换器、AC/DC转换器应用本发明。
另外，应用了本发明的电力转换装置不限定于上述的负载为电动机的情况，例如，还能够用作放电加工机、激光加工机、感应加热烹调器或非接触器供电系统的电源装置，并且也能够用作太阳能发电系统、蓄电系统等的功率调节器。
此外，能够对各实施方式自由地进行组合，或对各实施方式适当地进行变形、省略。
以下，将本发明的各方案作为附记而汇总地进行记载。
(附记1)
一种半导体装置，其具有：
半导体衬底，其具有第1主面及所述第1主面的相反侧的第2主面；
第1导电型的漂移层，其形成于所述半导体衬底的所述第1主面与所述第2主面之间；
第2导电型的基极区域，其形成于所述半导体衬底的所述第1主面侧的表层部；
第1导电型的源极区域，其形成于所述基极区域的表层部；
接触区域，其是所述基极区域的表层部的未形成所述源极区域的区域；
源极电极，其形成于所述半导体衬底的所述第1主面之上，与所述源极区域及所述接触区域连接；
多个沟槽，其形成于所述半导体衬底的所述第1主面侧，将所述源极区域及所述基极区域贯通；
台面区域，其是多个所述沟槽之间的区域，设置有所述基极区域及所述源极区域；
栅极电极，其形成于所述沟槽内，隔着栅极绝缘膜而面向所述基极区域；
第2导电型的电场缓和层，其设置于所述沟槽的正下方；以及
超结构造，其设置于所述基极区域与所述漂移层之间，交替地配置有第2导电型的第1柱层及第1导电型的第2柱层，
所述第1柱层的宽度小于或等于所述电场缓和层的宽度。
(附记2)
附记1所记载的半导体装置，其中，
所述第2柱层的宽度比所述台面区域的宽度宽。
(附记3)
一种半导体装置，其具有：
半导体衬底，其具有第1主面及所述第1主面的相反侧的第2主面；
第1导电型的漂移层，其形成于所述半导体衬底的所述第1主面与所述第2主面之间；
第2导电型的基极区域，其形成于所述半导体衬底的所述第1主面侧的表层部；
第1导电型的源极区域，其形成于所述基极区域的表层部；
接触区域，其是所述基极区域的表层部的未形成所述源极区域的区域；
源极电极，其形成于所述半导体衬底的所述第1主面之上，与所述源极区域及所述接触区域连接；
多个沟槽，其形成于所述半导体衬底的所述第1主面侧，将所述源极区域及所述基极区域贯通；
台面区域，其是多个所述沟槽之间的区域，设置有所述基极区域及所述源极区域；
栅极电极，其形成于所述沟槽内，隔着栅极绝缘膜而面向所述基极区域；
第2导电型的电场缓和层，其设置于所述沟槽的正下方；以及
超结构造，其设置于所述基极区域与所述漂移层之间，交替地配置有第2导电型的第1柱层及第1导电型的第2柱层，
所述第1柱层的设置周期与所述沟槽的设置周期之比由除了1比1以外的整数对整数的比来表示。
(附记4)
附记1至附记3的任一项所记载的半导体装置，其中，
所述第1柱层及所述第2柱层的延伸方向与所述沟槽的延伸方向相同，
所述第1柱层配置于所述电场缓和层的正下方。
(附记5)
附记1至附记3的任一项所记载的半导体装置，其中，
所述第1柱层及所述第2柱层的延伸方向与所述沟槽的延伸方向正交。
(附记6)
附记1至附记5的任一项所记载的半导体装置，其中，
在所述半导体衬底的深度方向上，所述第1柱层及所述第2柱层的长度大于或等于从所述漂移层的底部至所述电场缓和层的底部为止的长度的一半。
(附记7)
附记1至附记6的任一项所记载的半导体装置，其中，
所述台面区域的宽度小于或等于0.2μm。
(附记8)
附记1至附记7的任一项所记载的半导体装置，其中，还具有：
第2导电型的连接层，其形成于所述台面区域处的所述接触区域的正下方，将所述电场缓和层与所述基极区域连接。
(附记9)
附记1至附记8的任一项所记载的半导体装置，其中，
在所述台面区域的表面，所述接触区域的面积小于所述源极区域的面积。
(附记10)
附记1至附记9的任一项所记载的半导体装置，其中，
所述半导体衬底由碳化硅形成。
(附记11)
一种电力转换装置，其具有：
主转换电路，其具有附记1至附记10的任一项所记载的半导体装置，该主转换电路对输入来的电力进行转换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
标号的说明
101、102、103半导体装置，1半导体衬底，2漂移层，3基极区域，4源极区域，5栅极绝缘膜，6栅极电极，7层间绝缘膜，8电场缓和层，9连接层，10源极电极，11漏极电极，13第1柱层，14第2柱层，15台面区域，16沟槽，31接触区域，100电源，200电力转换装置，201主转换电路，202驱动电路，203控制电路，300负载。

Claims (19)

1.一种半导体装置，其具有：
半导体衬底，其具有第1主面及所述第1主面的相反侧的第2主面；
第1导电型的漂移层，其形成于所述半导体衬底的所述第1主面与所述第2主面之间；
第2导电型的基极区域，其形成于所述半导体衬底的所述第1主面侧的表层部；
第1导电型的源极区域，其形成于所述基极区域的表层部；
接触区域，其是所述基极区域的表层部的未形成所述源极区域的区域；
源极电极，其形成于所述半导体衬底的所述第1主面之上，与所述源极区域及所述接触区域连接；
多个沟槽，其形成于所述半导体衬底的所述第1主面侧，将所述源极区域及所述基极区域贯通；
台面区域，其是多个所述沟槽之间的区域，设置有所述基极区域及所述源极区域；
栅极电极，其形成于所述沟槽内，隔着栅极绝缘膜而面向所述基极区域；
第2导电型的电场缓和层，其设置于所述沟槽的正下方；以及
超结构造，其设置于所述基极区域与所述漂移层之间，交替地配置有第2导电型的第1柱层及第1导电型的第2柱层，
所述第1柱层的宽度小于或等于所述电场缓和层的宽度。
2.根据权利要求1所述的半导体装置，其中，
所述第2柱层的宽度比所述台面区域的宽度宽。
3.根据权利要求1或2所述的半导体装置，其中，
所述第1柱层及所述第2柱层的延伸方向与所述沟槽的延伸方向相同，
所述第1柱层配置于所述电场缓和层的正下方。
4.根据权利要求1或2所述的半导体装置，其中，
所述第1柱层及所述第2柱层的延伸方向与所述沟槽的延伸方向正交。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
在所述半导体衬底的深度方向上，所述第1柱层及所述第2柱层的长度大于或等于从所述漂移层的底部至所述电场缓和层的底部为止的长度的一半。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述台面区域的宽度小于或等于0.2μm。
7.根据权利要求1至6中任一项所述的半导体装置，其中，还具有：
第2导电型的连接层，其形成于所述台面区域处的所述接触区域的正下方，将所述电场缓和层与所述基极区域连接。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
在所述台面区域的表面，所述接触区域的面积小于所述源极区域的面积。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述半导体衬底由碳化硅形成。
10.一种电力转换装置，其具有：
主转换电路，其具有权利要求1至9中任一项所述的半导体装置，该主转换电路对输入来的电力进行转换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
11.一种半导体装置，其具有：
半导体衬底，其具有第1主面及所述第1主面的相反侧的第2主面；
第1导电型的漂移层，其形成于所述半导体衬底的所述第1主面与所述第2主面之间；
第2导电型的基极区域，其形成于所述半导体衬底的所述第1主面侧的表层部；
第1导电型的源极区域，其形成于所述基极区域的表层部；
接触区域，其是所述基极区域的表层部的未形成所述源极区域的区域；
源极电极，其形成于所述半导体衬底的所述第1主面之上，与所述源极区域及所述接触区域连接；
多个沟槽，其形成于所述半导体衬底的所述第1主面侧，将所述源极区域及所述基极区域贯通；
台面区域，其是多个所述沟槽之间的区域，设置有所述基极区域及所述源极区域；
栅极电极，其形成于所述沟槽内，隔着栅极绝缘膜而面向所述基极区域；
第2导电型的电场缓和层，其设置于所述沟槽的正下方；以及
超结构造，其设置于所述基极区域与所述漂移层之间，交替地配置有第2导电型的第1柱层及第1导电型的第2柱层，
所述第1柱层的设置周期与所述沟槽的设置周期之比由除了1比1以外的整数对整数的比来表示。
12.根据权利要求11所述的半导体装置，其中，
所述第1柱层及所述第2柱层的延伸方向与所述沟槽的延伸方向相同，
所述第1柱层配置于所述电场缓和层的正下方。
13.根据权利要求11所述的半导体装置，其中，
所述第1柱层及所述第2柱层的延伸方向与所述沟槽的延伸方向正交。
14.根据权利要求11至13中任一项所述的半导体装置，其中，
在所述半导体衬底的深度方向上，所述第1柱层及所述第2柱层的长度大于或等于从所述漂移层的底部至所述电场缓和层的底部为止的长度的一半。
15.根据权利要求11至14中任一项所述的半导体装置，其中，
所述台面区域的宽度小于或等于0.2μm。
16.根据权利要求11至15中任一项所述的半导体装置，其中，还具有：
第2导电型的连接层，其形成于所述台面区域处的所述接触区域的正下方，将所述电场缓和层与所述基极区域连接。
17.根据权利要求11至16中任一项所述的半导体装置，其中，
在所述台面区域的表面，所述接触区域的面积小于所述源极区域的面积。
18.根据权利要求11至17中任一项所述的半导体装置，其中，
所述半导体衬底由碳化硅形成。
19.一种电力转换装置，其具有：
主转换电路，其具有权利要求11至18中任一项所述的半导体装置，该主转换电路对输入来的电力进行转换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
CN202310681638.5A 2022-06-15 2023-06-09 半导体装置及电力转换装置 Pending CN117238946A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-096367 2022-06-15
JP2022096367A JP2023183015A (ja) 2022-06-15 2022-06-15 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
CN117238946A true CN117238946A (zh) 2023-12-15

Family

ID=88975074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310681638.5A Pending CN117238946A (zh) 2022-06-15 2023-06-09 半导体装置及电力转换装置

Country Status (4)

Country Link
US (1) US20230411448A1 (zh)
JP (1) JP2023183015A (zh)
CN (1) CN117238946A (zh)
DE (1) DE102023113545A1 (zh)

Also Published As

Publication number Publication date
DE102023113545A1 (de) 2023-12-21
JP2023183015A (ja) 2023-12-27
US20230411448A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
JP6753951B2 (ja) 半導体装置および電力変換装置
US11158704B2 (en) Semiconductor device and power conversion device
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
CN110337725B (zh) 碳化硅半导体装置以及电力变换装置
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
JP6984021B2 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
WO2017135037A1 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP6991370B2 (ja) 半導体装置及び電力変換装置
CN111480239B (zh) 碳化硅半导体装置以及电力变换装置
US20230215942A1 (en) Semiconductor device, power conversion apparatus, and method for producing semiconductor device
CN117238946A (zh) 半导体装置及电力转换装置
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2020100960A1 (ja) 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
JP6592119B2 (ja) 半導体スイッチング素子および炭化珪素半導体装置の製造方法
WO2021038787A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
TWI836801B (zh) 半導體裝置、半導體裝置之製造方法及電力變換裝置
WO2023166657A1 (ja) 半導体装置および電力変換装置
CN110176487B (zh) 半导体装置及其制造方法、电力变换装置
US20230139229A1 (en) Semiconductor device and power converter
WO2022190269A1 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
CN117461143A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
CN117642873A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
CN117693822A (zh) 碳化硅半导体装置以及电力变换装置
CN114730802A (zh) 碳化硅半导体装置、电力变换装置以及碳化硅半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination