CN117153870A - 薄膜晶体管和包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管和包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN117153870A
CN117153870A CN202310585029.XA CN202310585029A CN117153870A CN 117153870 A CN117153870 A CN 117153870A CN 202310585029 A CN202310585029 A CN 202310585029A CN 117153870 A CN117153870 A CN 117153870A
Authority
CN
China
Prior art keywords
semiconductor pattern
electrode
insulating layer
disposed
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310585029.XA
Other languages
English (en)
Inventor
申东菜
卢相淳
郑美真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117153870A publication Critical patent/CN117153870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

提供了一种薄膜晶体管和包括该薄膜晶体管的显示装置。提供了一种有机发光显示装置，其中驱动薄膜晶体管TFT包括氧化物半导体图案。所述驱动薄膜晶体管包括设置在氧化物半导体图案下方的栅电极、以及在所述氧化物半导体图案上方的虚设电极、源电极和漏电极，并且所述虚设电极电连接到所述源电极以增大驱动TFT的S因子。另外，本公开的有机发光显示装置包括多个开关TFT，所述多个开关TFT包括氧化物半导体图案，并且所述多个开关TFT包括多个开关薄膜晶体管，所述多个开关薄膜晶体管具有不同的在所述氧化物半导体图案和所述栅电极之间的距离，从而具有不同的阈值电压。

Description

薄膜晶体管和包括该薄膜晶体管的显示装置
技术领域
本公开涉及一种有机发光显示装置，更具体地，例如但不限于涉及一种包括混合型薄膜晶体管的有机发光显示装置，所述混合型薄膜晶体管在配置构成子像素中的像素电路部分的多个薄膜晶体管TFT和构成GIP电路部分的多个TFT时使用不同类型的半导体材料。
背景技术
与液晶显示器不同，有机发光显示装置使用自发光发光元件而不使用背光，因此,由于其优异的薄膜特性和图像质量，有机发光显示装置正成为显示领域的主流。
特别地，由于发光元件可以形成在柔性基板上，所以屏幕被配置为诸如弯曲型或折叠型的各种类型，并且屏幕由于其优异的薄膜特性而适合作为用于诸如智能手表和可穿戴装置之类的小型电子产品的显示装置。
另外，需要一种具有能够防止静止画面中的泄漏电流以便应用于其中产生许多静止画面的诸如智能手表和可穿戴装置之类的显示装置的新型像素电路的显示装置。
已经提出了使用氧化物半导体作为有源层的薄膜晶体管(TFT)以防止泄漏电流。
然而，由于使用混合型薄膜晶体管的显示装置使用不同类型的半导体装置，例如，使用多晶半导体图案作为有源层的多晶TFT和氧化物TFT，所以形成多晶半导体图案的工艺和形成氧化物半导体图案的工艺必须分开执行，从而使得工艺复杂。另外，多晶半导体图案和氧化物半导体图案对于化学气体具有不同的蚀刻特性，从而使得工艺更加复杂。
特别地，由于多晶半导体图案具有比氧化物半导体图案更快的诸如电子和空穴之类的载流子的移动速度，所以多晶半导体图案适合于需要快速驱动的驱动TFT。结果，驱动TFT使用多晶半导体图案。
然而，使用多晶半导体图案的驱动TFT具有较高的驱动速度，但是因为由于电流应力引起的电流的较大波动率，具有在表现低灰度级方面不利的问题。
在背景技术部分的描述中提供的描述不应仅仅因为其在背景技术部分的描述中被提及或其与背景技术部分的描述相关联而被假设为现有技术。背景技术部分的描述可以包括描述主题技术的一个或更多个方面的信息，并且在这部分的描述不限制本发明。
发明内容
发明人已经认识到上述要求和与背景技术相关联的其它限制。因此，本公开的目的是提供一种在使用氧化物半导体图案构成驱动TFT的同时具有在电流应力之后的较小电流波动率和较大s因子值的像素电路部分。
根据本公开的一个方面，薄膜晶体管(TFT)包括：半导体图案，所述半导体图案包括沟道区域以源极区域和漏极区域，所述沟道区域插置在所述源极区域和所述漏极区域之间；栅电极，所述栅电极在所述半导体图案下方与所述沟道区域交叠；源电极和漏电极，所述源电极和所述漏电极设置在所述半导体图案上方并分别连接到所述源极区域和所述漏极区域；以及虚设电极，所述虚设电极设置在所述半导体图案上方并与所述半导体图案交叠。
所述虚设电极可以连接到所述源电极或所述漏电极。
所述半导体图案可以被配置为氧化物半导体图案。
所述薄膜晶体管还可以包括：第一层间绝缘层，所述第一层间绝缘层包括设置在所述栅电极和所述半导体图案之间的至少一个无机绝缘层；以及第二层间绝缘层，所述第二层间绝缘层包括设置在所述半导体图案和所述虚设电极之间的至少一个无机绝缘层。
所述第一层间绝缘层的厚度可以大于所述第二层间绝缘层的厚度。
所述第二层间绝缘层的介电常数可以大于所述第一层间绝缘层的介电常数。
所述第二层间绝缘层可以包括第一子第二层间绝缘层和第二子第二层间绝缘层，所述第一子第二层间绝缘层可以包括氧化硅薄膜，并且所述第二子第二层间绝缘层可以包括具有高于所述氧化硅薄膜的介电常数的介电常数的氟氮化硅膜。
所述第一层间绝缘层可以包括氧化硅薄膜，并且所述第二层间绝缘层可以包括氟氮化硅膜和氧化硅薄膜，所述氟氮化硅膜的介电常数高于所述氧化硅薄膜的介电常数。
所述第一层间绝缘层可以包括氧化硅薄膜和含有氢粒子的氮化硅薄膜。
此外，所述虚设电极可以包括导电金属图案。
此外，所述源电极可以通过接触孔连接到所述源极区域和所述虚设电极，并且所述虚设电极可以通过与所述接触孔的侧面接触连接到所述源电极。
此外，在所述虚设电极和所述半导体图案之间形成的寄生电容可以大于在所述半导体图案和所述栅电极之间形成的寄生电容。
根据本公开的一个方面，基板包括：显示区域和设置在所述显示区域附近的非显示区域；第一薄膜晶体管(TFT)，所述第一TFT设置在所述基板上并且包括第一半导体图案，以及设置在所述第一半导体图案上方的第一栅电极、第一源电极和第一漏电极；以及第二TFT，所述第二TFT设置在所述基板上并且包括与所述第一半导体图案设置在不同的层中的第二半导体图案，设置在所述第二半导体图案下方的第二栅电极，以及设置在所述半导体图案上方的第二源电极和第二漏电极，其中，与所述第二半导体图案交叠的虚设电极被设置在所述第二半导体图案上方。
所述虚设电极可以连接到所述第二源电极或所述第二漏电极。
所述第一半导体图案包括多晶半导体图案，并且所述第二半导体图案包括氧化物半导体图案。
此外，所述显示装置还可以包括第三TFT，所述第三TFT包括与所述第二半导体图案设置在同一层中的第三半导体图案，设置在所述第三半导体图案下方的第三栅电极，以及设置在所述第三半导体图案上方的第三源电极和第三漏电极。
所述显示装置还可以包括第四TFT，所述第四TFT包括：第四半导体图案，所述第四半导体图案与所述第二半导体图案设置在同一层中；第四栅电极，所述第四栅电极设置在所述第四半导体图案下方；以及设置在所述第四半导体图案上方的第四源电极和第四漏电极，并且所述第三栅电极和所述第四栅电极可以设置在不同的层中。
此外，所述第一栅电极和所述第二栅电极可以设置在同一层中。
此外，所述显示装置还可以包括存储电容器，所述存储电容器包括与所述第一栅电极设置在同一层中的第一电极和所述存储电容器的设置在所述存储电容器的第一电极上方的第二电极，并且所述第二栅电极可以与所述存储电容器的第二电极设置在同一层中。
此外，所述显示装置还可以包括：第一层间绝缘层，所述第一层间绝缘层设置在所述第二栅电极和所述第二半导体图案之间并且包括至少一个无机绝缘层；以及第二层间绝缘层，所述第二层间绝缘层设置在所述第二半导体图案和所述虚设电极之间并且包括至少一个无机绝缘层。
所述第一层间绝缘层的厚度可以大于所述第二层间绝缘层的厚度。
所述第二层间绝缘层的介电常数可以大于所述第一层间绝缘层的介电常数。
所述第二层间绝缘层可以包括第一子第二层间绝缘层和第二子第二层间绝缘层，所述第一子第二层间绝缘层可以包括氧化硅薄膜，并且所述第二子第二层间绝缘层可以包括具有高于所述氧化硅薄膜的介电常数的介电常数的氟氮化硅膜。
所述第一层间绝缘层可以包括氧化硅薄膜，并且所述第二层间绝缘层可以包括氟氮化硅膜和氧化硅薄膜，所述氟氮化硅膜的介电常数高于所述氧化硅薄膜的介电常数。
所述第一层间绝缘层可以包括氧化硅薄膜和含有氢粒子的氮化硅薄膜。
此外，所述第一半导体图案可以包括多晶半导体图案，并且所述第二半导体图案、所述第三半导体图案和所述第四半导体图案中的至少一个半导体图案可以包括氧化物半导体图案。
此外，所述第一TFT可以设置在所述非显示区域中，所述第二TFT可以设置在所述显示区域中。
此外，所述显示装置还可以包括设置在所述第三半导体图案上方并电连接到所述第二栅电极的第五栅电极。
此外，所述第二源电极可以通过接触孔连接到所述虚设电极，并且所述虚设电极可以通过与所述接触孔的侧面接触连接到所述第二源电极。
示例性实施方式的其它详细内容包括在详细描述和附图中。
本公开的有机发光显示装置可以通过包括包括氧化物半导体图案的驱动TFT和开关TFT来降低截止状态下的漏电流，因此降低功耗。
另外，可以通过控制在所述驱动TFT中形成的寄生电容来降低施加到所述氧化物半导体图案的有效电压，因此通过在低灰度级中的精确灰度级表示来控制诸如污点的缺陷。
另外，所述驱动TFT使用其中栅电极设置在有源层下方的底部栅极结构并包括设置在所述有源层上方的虚设电极，因此保护了有源层免受可能从所述有源层上方和下方引入的氢粒子的影响。
另外，当形成多个层用于TFT的配置时，可以以集成方式使用掩模，因此简化了工艺。
另外，具有不同结构的氧化物TFT可以设置在一个子像素的像素电路部分中。
应当理解，除了如上所述的本公开的效果之外，本公开的其它优点和特征将被本领域技术人员从本公开的上述描述中清楚地理解。
附图说明
本公开的上述和其它目的、特征和其它优点将从以下结合附图的详细描述中更清楚地得到理解，其中：
图1是根据本公开的示例性实施方式的显示装置的示意图。
图2是示出根据本公开的示例性实施方式的驱动显示装置中的一个像素的像素电路的电路图。
图3是根据本公开的示例性实施方式的设置在非显示区域中的一个TFT和设置在像素区域中的驱动TFT、开关TFT和存储电容器的截面图。
图4A是根据本公开的示例性实施方式的驱动TFT的截面图。
图4B是示出在根据本公开示例性实施方式的驱动TFT中形成的寄生电容之间的连接关系的电路图。
图5是根据本公开的示例性实施方式的设置在像素区域中的驱动TFT和具有不同结构的两个开关TFT的截面图。
图6是根据本公开的示例性实施方式的包括具有双栅极结构的开关TFT的显示装置的截面图。
图7是根据本公开的示例性实施方式的显示装置的截面图，其中包括多晶半导体图案的TFT和包括氧化物半导体图案的TFT构成CMOS。
图8是根据本公开的示例性实施方式的使用具有高介电常数的无机绝缘层作为驱动TFT的层间绝缘层的显示装置的截面图。
在整个附图和详细描述中，除非另有描述，否则相同的附图标记应理解为指代相同的元件、特征和结构。为了清晰、说明和方便，这些元件的相对大小和描述可能会被夸大。
具体实施方式
参照下面结合附图详细描述的实施方式，本公开的优点和特征以及实现它们的方法将变得显而易见。然而，本公开不限于下面将要公开的实施方式，而是以不同和各种形式实现。实施方式带来了本公开的完整公开，并且提供这些实施方式仅仅是为了使本领域技术人员理解本公开的范围。此外，本公开仅由权利要求及其等同物的范围来限定。
附图中所例示的用于描述本公开的各种实施方式的形状、大小、面积、比率、角度、数量等可以仅仅是示例，并且本公开不限于此。相同的附图标记在整个说明书中通常表示相同的元件。此外，在本公开的下面的描述中，为了避免不必要地模糊本公开的主题，可以省略或简要提供已知相关技术的详细描述。
本文中使用的诸如“包含”、“具有”、“包括”、“含有”、“构成”、“由…制成”、“由…形成”、“由…组成”之类的术语一般意在允许添加其它元件，除非使用该术语时用了诸如“仅”的术语。除非另有明文规定，否则任何对单数的引用都可以包括复数。
即使没有明确说明，元件也被解释为包括普通的误差范围或普通的公差范围。
当使用诸如“在...上”、“在...之上”、“在...上方”、“在...下面”、“在...下方”、“在...旁边”、“在...之下”、“在...附近”、“靠近”、“邻近”、“在...侧”和“接近”等的术语来描述两个部件之间的位置关系时，除非使用这些术语时用了诸如“紧接”或“直接”之类的术语，否则在该两个部件之间可以定位有一个或更多个部件。
本文中可以使用空间上相对的术语，例如“在…下方”、“在…下面”、“在…之下”、“下部”、“在…上方”、“上部”等，以便于如图中所示地描述一个元件或特征与另一元件或特征的关系。应当理解，除了图中所示的定向之外，空间相对术语还可以包括元件在使用或操作中的不同定向。例如，如果图中的元件被倒置，则被描述为在其它元件或特征“下方”或“下面”的元件将被定向为在其它元件或特征“上方”。因此，示例性术语“下方”可以包括下方和上方的定向。类似地，示例性术语“之上”或“上方”可以包括“之上”和“下方”的定向。
在描述时间关系时，诸如“之后”、“随后”、“接下来”、“接着”、“之前”等的术语可以包括任何两个事件不连续的情况，除非明确使用诸如“紧接”、“恰好”或“直接”之类的术语。
在描述元件时，使用诸如“第一”、“第二”、“A”、“B”、“a”和“b”等之类的术语，但这些元件不受这些术语的限制。这些用语仅用于区分一个元件与另一元件。因此，当在本文中使用时，第一元件可以是本公开的技术构思内的第二元件。
另外，当描述本公开的组件时，在本文中可以使用诸如第一、第二、A、B、(a)、(b)等之类的术语。这些术语中的每一个都不用于限定相应组件的本质、顺序或次序，而仅用于将相应的组件与其它组件区分开来。在描述某一结构元件或层被“连接”、“联接”、“粘接”或“接合”到另一结构元件或层的情况下，通常解释为另一结构元件或层可以直接或间接地“连接”、“联接”、“粘接”或“接合”到该结构元件或层。
术语“至少一个”应理解为包括一个或更多个相关联列出项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个提出的所有项的组合以及第一项、第二项或第三项。
本文中使用的术语“装置”可以指包括显示面板和用于驱动显示面板的驱动器的显示装置。显示装置的示例可以包括有机发光二极管(OLED)等。另外，装置的示例可以包括笔记本电脑、电视、计算机监视器、汽车装置、可穿戴装置和汽车设备装置、以及分别包括OLED等作为完整的产品或最终产品成套电子装置(或设备)或成套装置(或设备)，例如，诸如智能手机或电子平板之类的移动电子装置，但本公开的实施例不限于此。
为了便于描述，例示了附图中所示的每个组件的大小和厚度，并且本公开不限于所示组件的大小和厚度。
本公开的各方面的特征可以部分地或整体地彼此联接或组合，并且可以如本领域技术人员能够充分理解的那样，以各种方式彼此互操作并且在技术上进行驱动。本公开的方面可以彼此独立地执行，或者可以以相互依存的关系一起执行。
除非另有限定，否则本文中使用的所有术语(包括技术和科学术语)具有与示例实施方式所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，术语，例如常用词典中定义的术语，应被解释为具有例如与其在相关技术的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义解释，除非在本文中明确如此定义。
当对描述本公开的实施方式的附图的元件赋予附图标记时，即使在不同的附图中示出了相同的元件，也尽可能地用相同的附图标记来表示相同的元件。
在本公开的方面中，为了便于描述，源电极和漏电极彼此区分。然而，源电极和漏电极可互换使用。源电极可以是漏电极，并且漏电极可以是源电极。此外，本公开的任一方面中的源电极可以是本公开的另一方面中的漏电极，并且本公开的任一方面中的漏电极可以是本公开的另一方面中的源电极。
在本公开的一个或更多个方面中，为了便于说明，源极区域区别于源电极，并且漏极区域区别于漏电极。然而，本公开的方面不限于该结构。例如，源极区域可以是源电极，而漏极区域可以是漏电极。此外，源极区域可以是漏电极，而漏极区域可以是源电极。
本公开的各方面的特征可以部分地或整体地彼此联接或组合，并且可以如本领域技术人员能够充分理解的那样，以各种方式彼此互操作并且在技术上进行驱动。本公开的方面可以彼此独立地执行，或者可以以相互依存的关系一起执行。
以下，将参照附图详细描述本公开的各种实施方式。
图1是示出根据本公开的示例性实施方式的显示装置100的平面图。根据本公开的所有实施方式的每个显示装置的所有组件都是可操作地联接和配置的。
显示面板102可以包括设置在基板101上的显示区域AA和设置在显示区域AA附近(例如，邻近)或围绕显示区域AA的非显示区域NA。基板101可以包括玻璃、塑料或柔性聚合物膜。例如，柔性聚合物膜可以由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚甲基丙烯酸甲酯(PMMA)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)、环烯烃共聚物(COC)、三乙酰纤维素(TAC)膜、聚乙烯醇(PVA)膜和聚苯乙烯(PS)中的任何一种制成，并且本公开不限于此。
显示区域AA中的子像素可以包括使用氧化物半导体材料或多晶硅半导体作为有源层的TFT。例如，氧化物半导体材料可以由氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓锡(IGTO)和氧化铟镓(IGO)中的任何一种形成，但不限于此。
数据驱动器104和选通驱动器103中的至少一个可以设置在非显示区域NA中。另外，基板101还可以包括基板101可以被弯曲的弯曲区域BA，但本公开的实施方式不限于此。例如，弯曲区域BA可以设置在显示区域AA中。
其中，选通驱动器103可以通过包括使用多晶半导体材料作为有源层的TFT直接形成在基板101上，或者可以通过包括配对的使用多晶半导体材料作为有源层的TFT和使用氧化物半导体材料作为有源层的TFT来形成，本公开不限于此。在分别设置在非显示区域NA和显示区域AA中的TFT包括相同的半导体材料的情况下，分别设置在非显示区域NA和显示区域AA中的TFT的形成可以在同一工艺中同时进行。
具有氧化物半导体图案的TFT和具有多晶半导体图案的TFT可以在沟道中具有高电子迁移率，从而实现高分辨率和低功耗。
多条数据线和多条选通线可以设置在显示区域AA中。例如，多条数据线可以按行或列布置，并且多条选通线可以按列或行布置。此外，子像素PX可以设置在由数据线和选通线限定的区域中。
包括选通驱动器电路的选通驱动器103可以设置在非显示区域NA中。选通驱动器103的选通驱动电路可以通过顺序地向多条选通线GL供应扫描信号来顺序地驱动显示区域中的像素行。在本文中，选通驱动电路也可以称为扫描驱动电路。这里，像素行可以指包括连接到一条选通线的像素的行。
选通驱动电路可以包括具有多晶半导体图案的TFT或具有氧化物半导体图案的TFT。另选地，选通驱动电路可以包括一对TFT，其由具有多晶半导体图案的一个TFT和具有氧化物半导体图案的另一TFT组成。当相同或基本相同的半导体材料用于设置在非显示区域NA和显示区域AA中的TFT时，可以在同一工艺中同时形成TFT。
选通驱动电路可以包括移位寄存器、电平移位器等。
如在根据本公开的实施方式的显示装置中一样，选通驱动电路可以以面板内选通(GIP)型实现，并且直接设置在基板101上。另选地，选通驱动器103可以集成并布置在显示面板102上，或者每个选通驱动器103可以通过其中元件安装在连接到显示面板102的膜上的膜上芯片COF方法实现。
包括选通驱动电路的选通驱动器103可以顺序地向多条选通线供应具有导通电压或截止电压的扫描信号。
根据本公开的实施方式的显示装置100可以进一步包括数据驱动器104。当由包括选通驱动电路的选通驱动器103驱动特定的选通线时，数据驱动器104可以将图像数据转换为模拟数据电压，并根据扫描信号通过选通线施加的定时将模拟数据电压供应给多条数据线。数据线DL可以通过数据焊盘与数据驱动器104连接。尽管数据驱动器104在图1被示出为被设置在显示面板102的一侧，但数据驱动器104的数量和位置不限于此。
设置在基板101上的多条选通线GL可以包括多条扫描线和多条发光控制线。多条扫描线和多条发光控制线可以是将不同类型的选通信号(例如，扫描信号和发光控制信号)发送到不同类型的晶体管(例如，扫描晶体管和发光控制晶体管)的栅极节点的线。
包括选通驱动电路的选通驱动器103可以包括：扫描驱动电路，其将扫描信号输出到作为一种类型的选通线GL的多条扫描线；以及发光驱动电路，其将发光控制信号输出到作为另一类型的选通线的多条发光控制线。
数据线DL可以设置为穿过弯曲区域BA，并且各种数据线DL可以设置并经由数据焊盘PAD与数据驱动器104连接。
弯曲区域BA可以是显示面板102的基板101可以被弯曲的区域。在除了弯曲区域BA之外的区域中，显示面板102的基板101可以保持在平坦状态。
图2是在本公开的示例性实施方式中提供的子像素的像素电路图。作为示例，示出了包括七个TFT和一个存储电容器(即，7T1C)的像素的电路图。七个TFT中的一个TFT可以是驱动TFT，剩余的TFT可以是用于TFT的内部补偿(例如，阈值电压和/或迁移率)的开关TFT，但本公开的实施例不限于此。
作为示例，在本公开中，驱动TFT(D-TFT)可以是使用氧化物半导体图案作为有源层的开关TFT，而剩余的TFT可以是使用氧化物半导体图案作为有源层的开关TFT。另外，用于内部补偿的开关TFT中的至少一个可以使用多晶半导体图案作为有源层。然而，本公开不限于图2中所示的像素的电路图，并且内部补偿电路的各种配置是可能的。例如，本公开的像素电路中的TFT的数量可以为三个或更多个，存储电容器的数量可以为1个或更多个，例如，本公开的像素电路还可以是包括三个TFT和一个存储电容器的3T1C像素电路、包括三个TFT和两个存储电容器的3T2C像素电路、包括五个TFT和一个存储电容器的5T1C像素电路、包括五个TFT和两个存储电容器5T2C像素电路或包括七个TFT和两个存储电容器的7T2C像素电路等。
图3是示出设置在非显示区域NA中，特别是设置在选通驱动器中以使用多晶半导体图案作为有源层的用于驱动栅极的第一TFT GT、设置在子像素PX中并被配置为氧化物TFT的驱动TFT DT、第一开关TFT ST-1和存储电容器Cst的截面图。但实施方式不限于此。例如，第一TFT GT的有源层和驱动TFT DT的有源层可以由相同或不同的材料形成。
简要地描述一个子像素PX的截面结构，一个子像素PX可以被划分成设置在基板101上并构成每个子像素的电路的像素电路部分370、电连接到像素电路部分370的发光元件部分380、以及被配置成将像素电路部分370和发光元件部分380彼此分离并使像素电路部分370的上表面平坦化的平坦化层PLN1和PNL2。另外，封装部分328和触摸面板部分(未示出)可以进一步设置在发光元件部分380上。
这里，像素电路部分370可以指包括驱动TFT DT、第一开关TFT ST-1和存储电容器Cst以驱动一个子像素PX的阵列部分。此外，发光元件部分380可以指用于发光的阵列部分，其包括阳极电极、阴极电极和设置在阳极电极和阴极电极之间的发光层。
图3例示了一个驱动TFT DT、一个开关TFT ST-1和一个存储电容器Cst作为像素电路部分370的示例，但本公开不限于此。
特别地，在本公开的实施方式中，驱动TFT DT和至少一个开关TFT ST-1可以使用氧化物半导体图案作为有源层。
与多晶TFT相比，氧化物TFT可以具有优异的防止漏电流的效果和相对便宜的制造成本。因此，根据本公开的实施方式，可以使用氧化物半导体材料制造驱动TFT，并且还可以使用氧化物半导体材料制造至少一个开关TFT。
氧化物半导体可以由诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)之类的金属氧化物或诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)之类的金属及其氧化物的组合制成。具体地，氧化物半导体可以包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟锌(IZO)、氧化铟镓锡(IGTO)和氧化铟镓(IGO)，但不限于此。
在一个子像素的像素电路部分中，所有TFT可以被配置为氧化物TFT，或者所有TFT中的一部分可以被配置为氧化物TFT。
然而，氧化物TFT难以保证可靠性，而多晶TFT具有高操作速度和优异的可靠性。因此，通过将其中使用氧化物TFT制造开关TFT和驱动TFT DT中的至少一个并使用多晶TFT制造构成选通驱动器的TFT的情况作为示例来描述图3所示的本公开的实施方式。
然而，本公开不限于图3所示的实施方式。也就是说，在本公开中，构成子像素的所有TFT可以使用氧化物半导体来配置，或者构成选通驱动器的所有TFT可以被配置为多晶半导体图案。另选地，构成选通驱动器的TFT可以通过以混合方式包括氧化物TFT和多晶TFT来配置。
基板101可以被配置为单层或其中有机层和无机层交替层叠的多层。例如，基板101可以通过交替层叠诸如聚酰亚胺和聚对苯二甲酸乙二醇酯之类的有机膜和诸如氧化硅(SiOx)和氮化硅(SiNx)之类的无机膜来形成。作为另一示例，基板101可以包括具有柔性以能够弯曲的塑料材料。例如，基板101可以包括诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)或环烯烃共聚物(COC)的材料。
下缓冲层301可以形成在基板101上。下缓冲层301是为了防止湿气从外部渗透，并且可以通过单层或多层的无机膜形成，例如，单层的无机膜可以是氧化硅(SiOx)膜或氮化硅(SiNx)膜，而多层的无机膜可以通过交替地层叠一层或更多层氧化硅(SiOx)膜、一层或更多层氮化硅(SiNx)膜和一层或更多层非晶硅(a-Si)来形成，但本公开不限于此。
第二缓冲层(未示出)可以进一步形成在下缓冲层301上，以保护设置在像素电路部分370中的TFT免受湿气渗透。
第一TFT GT可以形成在基板101上的非显示区域NA中。第一TFT可以是多晶TFT。第一TFT GT可以包括包含电子或空穴移动通过的沟道的多晶半导体图案303、第一栅电极304、第一源电极317S和第一漏电极317D。
多晶半导体图案303可以包括设置在其中央的第一沟道区域303C，以及第一源极区域303S和第一漏极区域303D，第一沟道区域303C插置在第一源极区域303S和第一漏极区域303D之间。
第一源极区域303S和第一漏极区域303D可以通过以预定浓度用V族或III族的杂质离子(例如，磷(P)或硼(B))对本征多晶半导体图案进行掺杂来形成。
多晶半导体材料保持在本征状态的第一沟道区域303C可以提供电子或空穴移动通过的路径。
此外，第一TFT GT可以包括与第一多晶半导体图案303的第一沟道区域303C交叠的第一栅电极304。第一栅极绝缘层302可以插置在第一栅电极306和多晶半导体图案303之间。例如，第一栅极绝缘层302可以是无机层。例如，第一栅极绝缘层302可以包括SiOx或SiNx。
在本公开的实施方式中，第一TFT GT可以采用第一栅电极304位于多晶半导体图案303上方的顶部栅极方法。由于第一TFT GT采用顶部栅极方法，采用底部栅极方法的驱动TFT DT的第二栅电极305可以设置在与第一栅电极304相同的层中，从而能够使用单个掩模制造，但本公开不限于此。例如，第一TFT GT可以是底部栅极类型或双栅极类型。
第一栅电极304可以由金属材料制成。例如，第一栅电极306可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)或其合金中的任何一种制成的单层或多层，但本公开不限于此。
第一层间绝缘层307可以沉积在第一栅电极304上。第一层间绝缘层307可以由氧化硅(SiO2)或氮化硅(sinx)制成。另选地，第一层间绝缘层307可以由多个层叠的层组成，每个层叠的层由氧化硅(SiO2)或氮化硅(SiNx)制成。特别地，第一层间绝缘层307可以包括含有氢粒子的氮化硅(SiNx)层。
当在形成第一半导体图案303并将第一层间绝缘层307沉积在第一半导体图案303上之后执行热处理工艺时，包括在第一层间绝缘层307中的氢粒子可以渗透到第一源极区域303S和第一漏极区域303D中，以用氢填充第一半导体图案303中的空隙，从而提高和稳定多晶半导体材料的导电性。上述工艺也可称为氢化工艺。
第一源电极317S和第一漏电极317D可以设置在第一层间绝缘层307上方。
多个无机绝缘层可以插置在第一层间绝缘层307与第一源电极317S或第一漏电极317D之间。
第一源电极317S或第一漏电极317D可以分别通过第一接触孔CH1和第二接触孔CH2电连接到第一源极区域303S和第一漏极区域303D。第一接触孔CH1和第二接触孔CH2可以形成为穿过第一层间绝缘层307、第二层间绝缘层308、第三层间绝缘层310和第一栅极绝缘层302。
在图3所示的本公开的实施方式中，第一层间绝缘层307可用作分离绝缘膜。也就是说，可以在第一层间绝缘层307上形成各自包括氧化物半导体图案的驱动TFT DT和第一开关TFT ST-1。因此，第一层间绝缘层307可以用作使多晶半导体图案303和氧化物半导体图案彼此绝缘的分离绝缘膜。
当第一层间绝缘层307包括含有氢粒子的氮化硅(SiNx)层时，第一层间绝缘层307可以由按顺序层叠的氮化硅(SinN)层和氧化硅(SiO2)层组成。包含在氮化硅(SiNx)层中的氢粒子可有助于使多晶半导体图案导电，但是可能减少氧化物半导体中的氧空位，导致氧化物半导体的可靠性降低。因此，当在第一层间绝缘层307上形成氧化物半导体图案时，可以改变无机绝缘层的层叠顺序，使得能够在氧化硅(SiO2)层上直接形成氧化物半导体图案。
第一源电极317S和第一漏电极317D可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)或其合金中的任何一种制成的单层或多层，但本公开不限于此。
此外，可以在第一层间绝缘层307上形成驱动TFT DT。
在本公开的示例性实施方式中，驱动TFT DT可以包括第一氧化物半导体图案311，但本公开不限于此。第一氧化物半导体图案311包括沟道区域311C、源极区域311S和漏极区域311D。在一个实施方式中，源极区域311S位于沟道区域311C的第一端，而漏极区域311D位于沟道区域311C的与第一端相对的第二端。源电极319S连接到第一半导体图案311的源极区域311S。漏电极319D连接到第一半导体图案311的漏极区域311D。第二栅电极305与第一半导体图案311的第一面交叠。在一个实施方式中，虚设电极315与第一半导体图案311的与第一半导体图案311的第一面相对的第二面交叠。
通常，对于高速操作有利的多晶TFT已经被用作驱动TFT DT。然而，传统的多晶TFT具有由于截止(Off)状态下的漏电流而导致的大功耗的问题。因此，在本公开的示例性实施方式中，提出了使用有利于防止漏电流的发生并且在制造成本上相对低于包括多晶硅半导体层的TFT的氧化物半导体图案作为有源层的驱动TFT DT。
然而，氧化物TFT可能在需要精确电流控制的低灰度级区域中具有缺陷，因为由于氧化物半导体材料的性质，针对电压的单位变化值的电流的变化值较大。因此，本公开的示例性实施方式提供了一种驱动TFT，其中电流的变化值对施加到有源层中的栅电极的电压的变化值相对不敏感。
参照图3，驱动TFT DT可以包括：设置在第一层间绝缘层307上的第一氧化物半导体图案311；覆盖第一氧化物半导体图案311的第二层间绝缘层308；设置在第一氧化物半导体图案311下方的第二栅电极305，其中，第一层间绝缘层307插置在第二栅电极305与第一氧化物半导体图案311之间；设置在第二层间绝缘层308上的虚设电极315；覆盖虚设电极315的第三层间绝缘层310；以及设置在第三层间绝缘层310上的第二源电极319S和第二漏电极319D。
第一氧化物半导体图案311可以包括设置在其中央的第二沟道区域311C和设置在第二沟道区域311C的两侧并彼此面对的第二源极区域311S和第二漏极区域311D。
第二源电极319S和第二漏电极319D可以分别通过第三接触孔CH3和第四接触孔CH4连接到第二源极区域311S和第二漏极区域311D。
具体地，虚设电极315可以设置在第一氧化物半导体图案311上方，同时至少部分地与第一氧化物半导体图案311交叠。此外，虚设电极315可以电连接到第二源电极319S或第二漏电极319D，但本公开不限于此。
虚设电极315可以用于保护第一氧化物半导体图案311免受可以从第一氧化物半导体图案311的上部引入的氢粒子的影响。因此，虚设电极315可以包括能够收集氢粒子的钛(Ti)材料。例如，虚设电极315可以是单层钛、钼(Mo)和钛(Ti)的双层、或钼(Mo)和钛(Ti)的合金等。然而，本公开不限于此，并且包括钛(Ti)的其它金属层也是可能的。
当虚设电极315连接到第二源电极319S或第二漏电极319D时，可以获得以下额外效果。(为了便于描述，将在假设虚设电极315连接到第二源电极319S的情况下给出描述。)
将参照图4A和图4B给出详细描述。
图4A是从图3分离的驱动TFT DT的截面图。图4B是示出在驱动TFT DT中形成的寄生电容和施加的电压之间的关系的电路图。
参照图4A，由于第二源极区域311S和第二漏极区域311D在第一氧化物半导体图案311中是导电的，所以寄生电容Cact可以形成在第一氧化物半导体图案311中，寄生电容Cgi可以形成在第二栅电极305和第一氧化物半导体图案311之间，并且寄生电容Cbuf可以形成在电连接到第二源电极319S的虚设电极315和第一氧化物半导体图案311之间。
由于第一氧化物半导体图案311和虚设电极315通过第二源电极319S电连接，所以寄生电容Cact和寄生电容Cbuf可以并联连接，并且寄生电容Cact和寄生电容Cgi可以串联连接。此外，当栅极电压Vgat被施加到第二栅电极305时，实际施加到第一氧化物半导体图案311的有效电压Veff通过下面的式1获得。
[式1]
ΔV＝Cgi/(Cgi+Cact+Cbuf)×ΔVgat
其中，Cgi表示第二栅电极305和第一氧化物半导体图案311之间的寄生电容，Cact表示第一氧化物半导体图案311中的寄生电容，Cbuf表示虚设电极315和第一氧化物半导体图案311之间的寄生电容，△Vgat表示实际施加到第二栅电极305的电压的变化量，并且△V表示实际施加到第一氧化物半导体图案311的有效电压Veff的变化量。
因此，由于施加到第一氧化物半导体图案311的沟道的有效电压与寄生电容Cbuf成反比，所以可以通过控制寄生电容Cbuf来控制施加到第一氧化物半导体图案311的有效电压。
例如，当虚设电极315靠近第一氧化物半导体图案311设置以增加寄生电容Cbuf时，可以减小流过第一氧化物半导体图案311的实际电流。
减小流过第一氧化物半导体图案311的有效电流可以意味着能够通过实际施加到第二栅电极305的电压Vgat来控制的驱动TFT DT的控制范围被加宽。
因此，在参考图3的本公开的实施方式中，虚设电极315被设置为更靠近第一氧化物半导体图案311，以加宽驱动TFT DT控制灰度级的范围。结果，即使在低灰度级中也可以精确地控制发光元件，解决了在低灰度级中频繁出现的画面污点的问题。类似地，由于施加到第一氧化物半导体图案311的沟道上的有效电压与寄生电容Cgi成反比，因此施加到第一氧化物半导体图案311的有效电压可以通过控制寄生电容Cgi来控制。
因此，在本实施方式中，寄生电容Cbuf可以大于寄生电容Cgi。
此外，第一开关TFT ST-1可以包括形成在第一层间绝缘层307上的第二氧化物半导体图案312、设置在第二氧化物半导体图案312下方的第三栅电极306A、覆盖第二氧化物半导体图案312的第二层间绝缘层308和第三层间绝缘层310、以及形成在第三层间绝缘层310上的第三源电极318S和第三漏电极318D。
第二氧化物半导体图案312可以包括在其中央的第三沟道区域312C和设置在第三沟道区域312C两侧的第三源极区域312S和第三漏极区域312D。
第三源电极318S和第三漏电极318D可以分别通过第六接触孔CH6和第七接触孔CH7连接到第三源极区域312S和第三漏极区域312D。
具体地，第二栅电极305和第三栅电极306A可以分别设置在第一氧化物半导体图案311和第二氧化物半导体图案312下方，以保护氧化物半导体图案免受从氧化物半导体图案的下部引入的光的影响。
此外，第一栅电极304、第二栅电极305和第三栅电极306A可以设置在同一层中，从而使用单个掩模同时形成。也就是说，可以减少或最小化掩模工艺。但本公开不限于此。
此外，第一源电极317S、第一漏电极317D、第二源电极319S、第二漏电极319D、第三源电极318S和第三漏电极318D可以设置在同一层中。也就是说，源电极和漏电极可以全部被设置在第三层间绝缘层310上。因此，可以使用一个掩模同时形成源电极和漏电极，从而减少或最小化掩模工艺。但本公开不限于此。
此外，参照图3，根据本公开的示例性实施方式的一个子像素可以进一步包括存储电容器Cst。
存储电容器Cst可以存储通过数据线施加的数据电压达一定时间段，并将该数据电压提供给发光元件。
存储电容器Cst可以包括彼此对应的两个电极和设置在两个电极之间的电介质。存储电容器Cst可以包括由与第一多晶半导体图案303相同的材料制成并具有导电性的存储电容器的第一电极309A和由与第一栅电极304相同的材料制成并设置在与第一栅电极304相同的层中的存储电容器的第二电极309B。
第一栅极绝缘层302可以插置在存储电容器的第一电极309A和存储电容器的第二电极309B之间。
存储电容器Cst的第二电极309B可以通过第八接触孔CH8电连接到第二源电极319S，第八接触孔CH8可以形成为穿过第一层间绝缘层307、第二层间绝缘层308和第三层间绝缘层310。
此外，可以使用一个掩模同时形成所有接触孔(例如，第一接触孔CH1至第八接触孔CH8)。结果，可以减少或最小化多个掩模的使用并缩短形成多个不同接触孔的工艺。
使用一个掩模同时形成第一接触孔CH1至第八接触孔CH8，使得在第三层间绝缘层310上同时形成第一源电极317S、第一漏电极317D、第三源电极318S、第三漏电极318D、第二源电极319S和第二漏电极319D。由此，可以减少或最小化掩模的数量并且可以缩短工艺。
上面已经描述了根据本公开的示例性实施方式的构成子像素的像素电路部分370的配置。由于根据本公开的示例性实施方式的像素电路部分370由包括不同类型的半导体材料的多个TFT组成，所以像素电路部分370具有多个层，导致需要使用许多掩模。因此，可以看出，本公开的实施方式具有其中同时形成多个层以减少或最小化所使用的掩模的数量的配置。
例如，构成第一TFT GT的第一半导体图案303和存储电容器的第一电极309A可以同时形成在同一层中。
此外，第一栅电极304、第二栅电极305、第三栅电极306A和存储电容器的第二电极309B可以同时形成在同一层中。
此外，第一氧化物半导体图案311和第二氧化物半导体图案312可以同时形成在同一层中。
另外，第一源电极317S、第一漏电极317D、第二源电极319S、第二漏电极319D、第三源电极318S和第三漏电极318D可以同时形成在同一层中。
此外，参照图3，第一平坦化层PLN1和第二平坦化层PLN2可以顺序地形成在像素电路部分370上方，以使像素电路部分370的上部平坦化。可以在形成第一平坦化层PLN1之前进一步形成第四层间绝缘层313。然而，可以不实质上形成第四层间绝缘层313。
发光元件部分380可以包括作为阳极电极的第一电极323、对应于第一电极323的作为阴极电极的第二电极327、以及插置在第一电极323和第二电极327之间的发光层325。可以针对每个子像素形成第一电极323，也就是说，多个子像素中的每个子像素分别具有第一电极323，并且所述多个子像素具有公共的第二电极327。另外，本公开不限于此。例如，发光层325也可以实现为诸如微型LED的无机发光器件层。
此外，发光元件部分380可以通过形成在第一平坦化层PLN1上的连接电极321连接到像素电路部分370。具体地，构成像素电路部分370的发光元件部分380的第一电极323和驱动TFT DT的第二漏电极319D可以经由填充在第九接触孔CH9中的连接电极321彼此电连接，第九接触孔CH9形成为穿过第四层间绝缘层313和第一平坦化层PLN1。
第一电极323可以通过穿过第二平坦化层PLN2的第十接触孔CH10连接到连接电极321。
第一电极323可以具有包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的具有相对高功函数值的材料制成，并且不透明导电膜可以具有包括Al、Ag、Cu、Pb、Mo、Ti或其合金的单层或多层结构。例如，第一电极323可以具有其中透明导电膜和不透明导电膜以及透明导电膜顺序层叠的结构，或其中透明导电膜和不透明导电膜顺序层叠的结构，但本公开不限于此。第一电极323可以向发光层325供应空穴。第一电极323的类型没有特别限制，只要它能向发光层325供应空穴即可。
发光层325可以通过在第一电极323上按顺序或按相反顺序层叠空穴相关层、有机发光层和电子相关层而形成。例如，发光层325可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的一层或更多层，但本公开不限于此。
堤层324可以是暴露每个子像素的第一电极323的限定每个子像素的发光区域的像素限定膜或像素限定层。堤层324可以由不透明材料(例如，黑色材料)制成，以防止相邻子像素之间的光学干扰。在这种情况下，堤层324可以包括由彩色颜料、有机黑、炭黑墨水和碳中的至少一种制成的遮光材料。根据本公开的实施方式的显示装置还可以包括但不限于间隔件326。例如，间隔件326可以设置在堤层324上。间隔件326可以确保精细金属掩模(FMM)和第一电极323之间的间隙，使得FMM在发光层325的沉积工艺中不与第一电极323接触。
作为阴极电极的第二电极327可以面对第一电极323，并且发光层325插置在第二电极327和第一电极323之间，并且第二电极327可以形成在发光层325的上表面和侧表面上。例如，第二电极327可以一体地形成在显示区域的整个表面上。当应用于顶部发光型有机发光显示装置时，第二电极327可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的透明导电层制成，但本公开不限于此。
用于抑制湿气渗透的封装部分328可以设置在第二电极327上。
封装部分328可以包括顺序层叠的第一无机封装层328a、第二有机封装层328b和第三无机封装层328c。
第一无机封装层328a和第三无机封装层328c可以由诸如氧化硅(SiOx)或氮化硅(SiNx)之类的无机材料制成。第二有机封装层328b可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料制成。第一无机封装层328a、第二有机封装层328b和第三无机封装层328c的材料不限于此。
此外，封装部分328不限于三层，例如，封装部分328可以包括无机封装层和有机封装层交替层叠的n层(其中，n为大于3的整数)。
尽管未在图3中示出，触摸面板可以进一步设置在封装部分328上方。
在上文中，参照图3，已经描述了本公开的第一实施方式，其包括在设置在显示区域AA的子像素中的多个TFT当中的包括氧化物半导体图案的驱动TFT DT和使用氧化物半导体图案的开关TFT ST-1、以及设置在非显示区域NA的GIP区域中并包括多晶半导体图案的第一TFT GT。
然而，在本公开中，具有不同结构的开关TFT可以设置在子像素中。
在下文中，将参照图5描述具有不同结构的第一开关TFT ST-1和第二开关TFT ST-2的情况。
将省略或简要提供关于与参照图3的本公开的第一实施方式的配置相同的配置的描述，并且下面将主要描述与本公开的第一实施方式的不同之处。
参照图5，设置在非显示区域NA中的第一TFT GT可以与参照图3的第一实施方式的第一TFT GT相同或基本相同。此外，设置在显示区域AA的子像素中的驱动TFT DT可以具有与参照图3的第一实施方式的驱动TFT DT相同或基本相同的配置。
参照图2，子像素可以包括内部补偿电路，该内部补偿电路包括多个开关TFT。其中，与其它开关TFT相比，连接到驱动TFT DT的栅极节点的第二开关TFT T3可以对驱动电压非常敏感地操作，导致子像素中的初始亮度不平衡。为了解决这个问题，需要增加第二开关TFT T3的阈值电压。
因此，本公开的内部补偿电路可以包括在开关TFT中具有高阈值电压的第二开关TFT ST-2。
参照图5，第一开关TFT ST-1可以表示其阈值电压不受控制的开关TFT，并且第二开关TFT ST-2可以具有阈值电压高于第一开关TFT ST-1的阈值电压的结构。
在氧化物TFT中，可以在氧化物TFT的栅电极和有源图案之间形成寄生电容。随着栅电极和有源图案之间的距离增加，寄生电容减小，结果，阈值电压增加。
因此，参照图5，与第一开关TFT ST-1的第三栅电极306A相比，第二开关TFT ST-2的第四栅电极306B可以位于更远离氧化物半导体图案312的位置。
也就是说，第四栅电极306B可以设置在第一栅极绝缘层302上，该第一栅极绝缘层302是与其上设置有第一栅电极304的层相同的层，并且第三栅电极306A可以设置在沉积在第一栅极绝缘层302上的第一层间绝缘层307上。此外，第二氧化物半导体图案312可以设置在沉积在第一层间绝缘层307上的第二栅极绝缘层314上。因此，第二开关TFT ST-2中的第二氧化物半导体图案312和第四栅电极306B之间的距离可以被配置为比第一开关TFT ST-1中的第二氧化物半导体图案312和第三栅电极306A之间的距离更长。
作为参照，为了便于描述，通过第一开关TFT ST-1和第二开关TFT ST-2具有相同配置的元件用相同的附图标记来表示。
第二开关TFT ST-2可以是连接到驱动TFT DT的栅极节点的采样开关晶体管的示例，并且第一开关TFT可以是其它开关TFT的示例。
另外，在参照图5的本公开的第二实施方式中，存储电容器Cst可以包括与第四栅电极306B设置在同一层中的存储电容器的第一电极309A和设置在第一层间绝缘层307上的存储电容器的第二电极309B。
可以使用一个掩模在第一栅极绝缘层302上形成存储电容器的第一电极309A和第四栅电极306B。
另外，可以使用一个掩模在第一层间绝缘层307上形成驱动TFT DT的第二栅电极305、第一开关TFT ST-1的第三栅电极306A和存储电容器的第二电极309B。因此，减少了掩模工艺。
参照图5，结果，设置在子像素中的所有TFT可以具有栅电极设置在有源图案下方底部栅极结构。
此外，本公开的子像素中的开关TFT可以具有双栅极结构。
参照图6，开关TFT可以具有双栅极结构，该双栅极结构具有分别设置在有源图案上方和下方的栅电极。
参照图6，第一TFT GT、存储电容器Cst和驱动TFT DT的配置可以与图5所示的子像素的配置相同或基本相同，因此将省略或简要提供其描述。
尽管为了便于描述在图6中仅示出了一个开关TFT，但是子像素中的所有开关TFT可以具有相同或基本相同的结构。然而，如图5所示，具有不同结构的开关TFT可以一起设置在一个子像素中。
参照图6，将描述构成子像素的第一开关TFT ST-1可以具有双栅极结构。
第一开关TFT ST-1可以包括设置在第二氧化物半导体图案312下方(例如，设置在第一层间绝缘层307上)的第三栅电极306A和设置在第二氧化物半导体图案312上方(例如，设置在第二层间绝缘层308上)的第五栅电极306C。在一些实施方式中，第三栅电极306A与第二氧化物半导体图案312的第一面交叠，并且第五栅电极306C与第二氧化物半导体图案312的与第二氧化物半导体图案312的第一面相对的第二面交叠。第三栅电极306A和第五栅电极306C可以彼此电连接。
当开关TFT被配置为具有双栅极结构时，可以增加沟道迁移率，可以流过更多的电流，并且可以通过保护有源层免受外部光的影响来提高TFT的稳定性。
在子像素中设置多个开关TFT，并且子像素中的除了驱动TFT DT之外的所有其余开关TFT可以被制造为具有双栅极结构。
另外，即使当如图5所示一些开关TFT被配置为具有与第一开关TFT ST-1相同或基本相同的结构并且一些其它开关TFT被配置为具有与子像素中的第二开关TFT ST-2相同或基本相同的结构时，子像素中的所有开关TFT也可以具有双栅极结构。
参照图6，第三栅电极306A可以由与驱动TFT DT的第二栅电极305在同一层中由相同或基本相同的材料制成。也就是说，可以在第一层间绝缘层307上形成第三栅电极306A和第二栅电极305。
此外，第五栅电极306C和虚设电极315可以在同一层中由相同或基本相同的材料制成。也就是说，可以在第二层间绝缘层308上形成第五栅电极306C和虚设电极315。
这样，可以使用一个掩模同时形成第三栅电极306A和第二栅电极305，并且可以使用一个掩模同时形成第五栅电极306C和虚设电极315，因此缩短了工艺周期。
此外，参照图7，设置在根据本公开的显示装置的非显示区域NA中的一些TFT可以被配置为CMOS。也就是说，参照图7，包括多晶半导体图案的P型第一TFT GT和包括氧化物半导体图案的N型第三开关TFT ST-3(未示出)可以彼此互补，从而构成CMOS，但本公开的实施方式不限于此。
第三开关TFT ST-3可以具有与第一开关TFT ST-1相同或基本相同的结构。
图7例示了具有与图6所示的具有双栅极结构的第一开关TFT ST-1相同或基本相同结构的第三开关TFT ST-3。然而，第三开关TFT ST-3也可以具有类似于图5所示的第一开关TFT ST-1的单栅极结构。
此外，参照图8，设置在第一氧化物半导体图案311和虚设电极315之间的第二层间绝缘层308(未示出)可以包括具有高介电常数的多个无机绝缘层。
此外，参照图8，第二层间绝缘层308可以是包括由氧化硅膜(SiO2)制成的第一子第二层间绝缘层308a和由氟氮化硅膜(SiN:F)制成的第二子第二层间绝缘层308b的层叠层。氧化硅膜(SiO2)可以具有约4.5的介电常数，而氟氮化硅膜(SiN:F)可以具有约7的介电常数。因此，当第二层间绝缘层308由包括氟氮化硅(SiN:F)的多个层组成时，与第二层间绝缘层308由单层氧化硅(SiO2)构成的情况相比，第二层间绝缘层308可以具有更高的介电常数。也就是说，当第二层间绝缘层308由氧化硅(SiO2)膜和氟氮化硅(SiN:F)膜的层叠层组成而不是由氧化硅(SiO2)膜的单层组成以形成第二层间绝缘层308时，可以减小绝缘膜的厚度。
另外，氟氮化硅(SiN:F)膜在绝缘膜中具有低的氧含量，并且适于沉积在易受氧粒子影响的氧化物半导体图案上。
如从式1已知的，减小第二层间绝缘层308的厚度可以增加寄生电容Cbuf，并且因此增大S因子。
此外，参照图8，第二源电极319S可以通过第三接触孔CH3连接到第二源极区域311S。另外，第二源电极319S也可以电连接到虚设电极315。在这种情况下，参照图8，第二源电极319S可以以侧面接触方法配置，其中第二源电极319S接触虚设电极315的侧表面，使得第二源电极319S通过一个接触孔(即第三接触孔CH3)同时连接到第二源极区域311S和虚设电极315。利用上述配置，可以增加虚设电极315与第一氧化物半导体图案311交叠的面积。此外，可以减少接触孔的数量。
以上说明书和附图仅仅是对本公开的技术思想的说明，并且本公开所属领域的技术人员可以在不脱离本公开的本质特征的情况下做出各种修改和变型，诸如配置的组合、分离、替换和改变。因此，提供本公开的实施方式仅用于说明的目的，而不旨在限制本公开的技术精神，并且本公开的技术思想的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求来解释，并且与其等同的范围内的所有技术思想应被解释为包括在本公开的范围内。
附图标记
100：显示装置 101：基板
103：选通驱动器 104：数据驱动器
370：像素电路部分 380：发光元件部分
328：封装部分
ST-1、ST-2和ST-3：第一开关TFT、第二开关TFT和第三开关TFT
Cst：存储电容器 DT：驱动TFT
317S、318S和319S：源电极 317D、318D和319D：栅电极
304：第一栅电极 305：第二栅电极
306A：第三栅电极 306B：第四栅电极
306C：第五栅电极
303：多晶半导体图案
311和312：氧化物半导体图案 315：虚设电极
相关申请的交叉引用
本申请要求在韩国知识产权局于2022年5月31日提交的韩国专利申请No.10-2022-0066661的优先权权益，其全部内容在此明确地并入本文用于所有目的。

Claims (20)

1.一种薄膜晶体管，所述薄膜晶体管包括：
半导体图案，所述半导体图案包括沟道区域以及彼此对应的源极区域和漏极区域，所述沟道区域插置在所述源极区域和所述漏极区域之间；
栅电极，所述栅电极在所述半导体图案下方与所述沟道区域交叠；
源电极和漏电极，所述源电极和所述漏电极设置在所述半导体图案上方并分别连接到所述源极区域和所述漏极区域；以及
虚设电极，所述虚设电极设置在所述半导体图案上方并且与所述半导体图案交叠，
其中，所述虚设电极连接到所述源电极或所述漏电极。
2.根据权利要求1所述的薄膜晶体管，其中，所述半导体图案包括氧化物半导体图案。
3.根据权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括：
栅极绝缘层，所述栅极绝缘层包括至少一个无机绝缘层，所述栅极绝缘层设置在所述栅电极和所述半导体图案之间；以及
第一层间绝缘层，所述第一层间绝缘层包括至少一个无机绝缘层，所述第一层间绝缘层设置在所述半导体图案和所述虚设电极之间，
其中，所述栅极绝缘层的厚度大于所述第一层间绝缘层的厚度。
4.根据权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括：
栅极绝缘层，所述栅极绝缘层包括至少一个无机绝缘层，所述栅极绝缘层设置在所述栅电极和所述半导体图案之间；以及
第一层间绝缘层，所述第一层间绝缘层包括至少一个无机绝缘层，所述第一层间绝缘层设置在所述半导体图案和所述虚设电极之间，
其中，所述第一层间绝缘层的介电常数大于所述栅极绝缘层的介电常数。
5.根据权利要求4所述的薄膜晶体管，其中，所述栅极绝缘层包括氧化硅薄膜，并且所述第一层间绝缘层包括氟氮化硅膜，所述氟氮化硅膜的介电常数高于所述氧化硅薄膜的介电常数。
6.根据权利要求1所述的薄膜晶体管，其中，所述虚设电极包括导电金属图案。
7.根据权利要求1所述的薄膜晶体管，其中，所述源电极通过接触孔连接到所述源极区域和所述虚设电极，并且所述虚设电极通过与所述接触孔的侧面接触而连接到所述源电极。
8.根据权利要求1所述的薄膜晶体管，其中，形成在所述虚设电极和所述半导体图案之间的寄生电容大于形成在所述半导体图案和所述栅电极之间的寄生电容。
9.一种显示装置，所述显示装置包括：
基板，所述基板包括显示区域和设置在所述显示区域附近的非显示区域；
第一薄膜晶体管TFT，所述第一TFT设置在所述基板上并且包括第一半导体图案以及设置在所述第一半导体图案上方的第一栅电极、第一源电极和第一漏电极；以及
第二TFT，所述第二TFT设置在所述基板上并且包括与所述第一半导体图案设置在不同的层中的第二半导体图案、设置在所述第二半导体图案下方的第二栅电极以及设置在所述半导体图案上方的第二源电极和第二漏电极，
其中，连接到所述第二源电极或所述第二漏电极并与所述第二半导体图案交叠的虚设电极被设置在所述第二半导体图案上方。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
第三TFT，所述第三TFT包括与所述第二半导体图案设置在同一层中的第三半导体图案、设置在所述第三半导体图案下方的第三栅电极以及设置在所述第三半导体图案上方的第三源电极和第三漏电极。
11.根据权利要求10所述的显示装置，所述显示装置还包括：
第四TFT，所述第四TFT包括与所述第二半导体图案设置在同一层中的第四半导体图案、设置在所述第四半导体图案下方的第四栅电极以及设置在所述第四半导体图案上方的第四源电极和第四漏电极，
其中，所述第三栅电极和所述第四栅电极设置在不同的层中。
12.根据权利要求9所述的显示装置，其中，所述第一栅电极和所述第二栅电极设置在同一层中。
13.根据权利要求9所述的显示装置，所述显示装置还包括：
存储电容器，所述存储电容器包括所述存储电容器的与所述第一栅电极设置在同一层中的第一电极和所述存储电容器的设置在所述存储电容器的所述第一电极上方的第二电极，
其中，所述第二栅电极与所述存储电容器的所述第二电极设置在同一层中。
14.根据权利要求9所述的显示装置，所述显示装置还包括：
栅极绝缘层，所述栅极绝缘层设置在所述第二栅电极和所述第二半导体图案之间并且包括至少一个无机绝缘层；以及
第一层间绝缘层，所述第一层间绝缘层设置在所述第二半导体图案和所述虚设电极之间并且包括至少一个无机绝缘层，
其中，所述栅极绝缘层的厚度大于所述第一层间绝缘层的厚度。
15.根据权利要求9所述的显示装置，所述显示装置还包括：
栅极绝缘层，所述栅极绝缘层设置在所述第二栅电极和所述第二半导体图案之间并且包括至少一个无机绝缘层；以及
第一层间绝缘层，所述第一层间绝缘层设置在所述第二半导体图案和所述虚设电极之间并且包括至少一个无机绝缘层，
其中，所述第一层间绝缘层的介电常数大于所述栅极绝缘层的介电常数。
16.根据权利要求15所述的显示装置，其中，所述栅极绝缘层包括氧化硅薄膜，并且所述第一层间绝缘层包括氟氮化硅膜，所述氟氮化硅膜的介电常数高于所述氧化硅薄膜的介电常数。
17.根据权利要求11所述的显示装置，其中，所述第一半导体图案包括多晶半导体图案，并且所述第二半导体图案、所述第三半导体图案和所述第四半导体图案中的至少一个半导体图案包括氧化物半导体图案。
18.根据权利要求9所述的显示装置，其中，所述第一TFT设置在所述非显示区域中，所述第二TFT设置在所述显示区域中。
19.根据权利要求10所述的显示装置，所述显示装置还包括：
第五栅电极，所述第五栅电极设置在所述第三半导体图案上方并且电连接到所述第三栅电极。
20.根据权利要求9所述的显示装置，其中，形成在所述虚设电极和所述第二半导体图案之间的寄生电容大于形成在所述第二半导体图案和所述第二栅电极之间的寄生电容。
CN202310585029.XA 2022-05-31 2023-05-23 薄膜晶体管和包括该薄膜晶体管的显示装置 Pending CN117153870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0066661 2022-05-31
KR1020220066661A KR20230166546A (ko) 2022-05-31 2022-05-31 박막 트랜지스터 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN117153870A true CN117153870A (zh) 2023-12-01

Family

ID=86387054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310585029.XA Pending CN117153870A (zh) 2022-05-31 2023-05-23 薄膜晶体管和包括该薄膜晶体管的显示装置

Country Status (6)

Country Link
US (1) US20230389380A1 (zh)
EP (1) EP4287257A1 (zh)
JP (1) JP2023177282A (zh)
KR (1) KR20230166546A (zh)
CN (1) CN117153870A (zh)
TW (1) TW202349727A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240030748A (ko) * 2022-08-31 2024-03-07 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
KR102543577B1 (ko) * 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200125843A (ko) * 2019-04-26 2020-11-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210022187A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 표시 장치
CN112038325B (zh) * 2020-08-20 2022-08-23 武汉华星光电半导体显示技术有限公司 显示面板
TWI778496B (zh) * 2021-01-15 2022-09-21 友達光電股份有限公司 主動元件及其製造方法

Also Published As

Publication number Publication date
TW202349727A (zh) 2023-12-16
US20230389380A1 (en) 2023-11-30
EP4287257A1 (en) 2023-12-06
JP2023177282A (ja) 2023-12-13
KR20230166546A (ko) 2023-12-07

Similar Documents

Publication Publication Date Title
US8253144B2 (en) Semiconductor device and method for manufacturing the same
US11776970B2 (en) Display device
JP7407251B2 (ja) 有機発光表示装置
EP3992705A1 (en) Display substrate and display device
EP4287257A1 (en) Thin film transistor and display device including the same
CN114628456A (zh) 有机发光显示装置
US20230200133A1 (en) Organic Light-Emitting Display Device and Thin-Film Transistor Array Substrate
US20230165074A1 (en) Organic Light-Emitting Display Device
US20240008320A1 (en) Display apparatus
US20240008310A1 (en) Organic Light Emitting Display Device
US20230337470A1 (en) Display apparatus
US20240049526A1 (en) Display Apparatus
US20230359300A1 (en) Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device
US20230413658A1 (en) Display device
US20240008308A1 (en) Organic Light Emitting Display Device
KR20240032525A (ko) 박막 트랜지스터 및 이를 갖는 전계 발광 표시 장치
CN117637762A (zh) 显示面板和显示装置
GB2609562A (en) Display device
CN117912405A (zh) 显示设备
KR20240030618A (ko) 표시장치
CN117337092A (zh) 显示装置
CN116157856A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination